FR3030110A1 - Procede d'enrobage d'un composant electronique - Google Patents

Procede d'enrobage d'un composant electronique Download PDF

Info

Publication number
FR3030110A1
FR3030110A1 FR1462195A FR1462195A FR3030110A1 FR 3030110 A1 FR3030110 A1 FR 3030110A1 FR 1462195 A FR1462195 A FR 1462195A FR 1462195 A FR1462195 A FR 1462195A FR 3030110 A1 FR3030110 A1 FR 3030110A1
Authority
FR
France
Prior art keywords
stack
coating
front face
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1462195A
Other languages
English (en)
Other versions
FR3030110B1 (fr
Inventor
De Brugiere Baptiste Goubault
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1462195A priority Critical patent/FR3030110B1/fr
Publication of FR3030110A1 publication Critical patent/FR3030110A1/fr
Application granted granted Critical
Publication of FR3030110B1 publication Critical patent/FR3030110B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2755—Selective modification
    • H01L2224/27552—Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/27554—Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

La présente invention concerne un procédé d'enrobage d'un composant électronique comportant un substrat (41) sur une face avant (43) duquel fait saillie au moins un organe d'interconnexion (42), le procédé comportant un recouvrement réalisé avec un revêtement d'enrobage au niveau d'une surface de la face avant (42) en dehors du au moins un organe d'interconnexion (42), caractérisé en ce que le recouvrement comporte la formation d'au moins un empilement (6) d'une pluralité de couches sur une zone de ladite surface.

Description

1 DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne un procédé d'enrobage d'un composant électronique, un procédé d'assemblage d'un premier composant électronique et d'un deuxième composant électronique, ainsi qu'un composant électronique. Ce dernier peut comprendre des organes électriques ou électroniques, actifs aussi bien que passifs. L'industrie de la microélectronique, ce qui est ici considéré comme incluant les nanotechnologies, est concernée.
ETAT DE LA TECHNIQUE Les systèmes électroniques ou informatiques sont de plus en plus compacts et, à cet effet, le recours à des circuits intégrés s'est généralisé. Dans le but de réaliser des circuits complexes toujours plus denses, il est connu de superposer des composants, en particulier pour former des ensembles tridimensionnels dont la dimension en hauteur limite l'encombrement latéral et, souvent, permet de réduire la longueur des chemins de connexion électrique. On peut par exemple hybrider directement des puces avec des billes de soudure sur des substrats multicouches réalisant les interconnexions entre les puces. Une technique dite « flip-chip » conduit à l'hybridation de centaines de puces sur des substrats, par report individuel des puces sur un substrat. D'une manière générale, un report comprend une mise en vis-à-vis de deux faces de deux composants (tels une puce et un substrat principal), avec un raccordement électrique d'organes d'interconnexion présents sur chacune des faces. On forme ainsi un assemblage électriquement cohérent en empilement.
Dans une optique de réduire les épaisseurs des composants, tout en accroissant la densité des intégrations, des problèmes de résistance mécanique et/ou d'exposition à l'air des organes d'interconnexion, telles des billes de soudure, il est connu de procéder à un enrobage de la face active des composants. Au cours des dernières années, plusieurs techniques d'enrobage se sont développées. Ces techniques peuvent être classées en deux grandes catégories : l'enrobage appliqué après assemblage appelé « post-enrobage » et l'enrobage appliqué avant assemblage appelé « pré-enrobage ». A titre d'exemple, un procédé d'enrobage de composants électroniques avant leur assemblage, encore appelé « spin coating », consiste à déposer une goutte calibrée d'une substance d'enrobage telle qu'une résine d'enrobage sur la face du composant à recouvrir. Une rotation du composant induite par un support rotatif produit 3030110 2 un étalement de la résine sur toute la face du composant, autour des organes d'interconnexion. La publication WO-A1-2008/069805 montre que cette technique, comme d'autres, sont difficiles à ajuster pour obtenir l'enrobage souhaité. En particulier, ce 5 document explique qu'un enrobage efficace est difficile à conjuguer avec un non- recouvrement des organes d'interconnexion ; une solution y est proposée, qui nécessite un produit répulsif additionnel évitant la pollution des organes d'interconnexion par la résine d'enrobage. D'une manière générale, il existe un besoin pour améliorer l'enrobage de 10 composants, en particulier dans les phases de pré-enrobage. Les techniques actuelles sont en effet limitées dans les configurations d'enrobage que l'on peut obtenir. RESUME DE L'INVENTION Un aspect de mode de réalisation de l'invention concerne un procédé d'enrobage 15 de tout ou partie d'un composant électronique comportant un substrat sur une face avant duquel fait saillie au moins un organe d'interconnexion, le procédé comportant un recouvrement réalisé avec un revêtement d'enrobage au niveau d'une surface de la face avant en dehors du au moins un organe d'interconnexion. De manière avantageuse, le recouvrement comporte la formation d'au moins un empilement d'une 20 pluralité de couches sur au moins une zone de ladite surface De préférence, la formation d'au moins un empilement est effectuée par une méthode de fabrication additive dans laquelle les couches de la pluralité de couches sont formées de manière successive. Ainsi, l'invention offre une nouvelle solution pour opérer les enrobages, avec des 25 empilements de couches dont, notamment, la nature, le nombre et la forme peuvent être adaptés suivant les besoins. Par exemple, on peut entourer les organes d'interconnexion avec la matière d'enrobage, sans risquer une pollution de ces organes. D'autres exemples d'avantages sont donnés plus loin. Alors que les techniques actuelles sont toutes orientées « pleine plaque » en le 30 sens qu'elles impliquent nécessairement un recouvrement complet de la face du composant, la présente invention combat ce préjugé et offre la possibilité de dépôts de revêtements d'enrobage localisés. En outre, en mettant en oeuvre des techniques de fabrication additive multicouches, l'invention peut, selon certains modes de réalisation, ajuster très 35 finement l'épaisseur des empilements à réaliser.
3030110 3 Suivant d'autres aspects de modes de réalisation de l'invention, on décrit un procédé d'assemblage d'un premier composant électronique comportant un premier substrat sur une face avant duquel fait saillie au moins un premier organe d'interconnexion et d'un deuxième composant électronique comportant un deuxième 5 substrat sur une face avant duquel fait saillie au moins un deuxième organe d'interconnexion, procédé dans lequel on effectue une étape de mise en contact d'au moins une paire d'organes d'interconnexion, ladite paire comprenant un premier organe d'interconnexion et un deuxième organe d'interconnexion, par rapprochement des faces avant des premier et deuxième composants, caractérisé en ce qu'il 10 comprend, avant l'étape de mise en contact, un enrobage de tout ou partie d'au moins un parmi le premier composant électronique et le deuxième composant électronique en mettant en oeuvre le procédé introduit précédemment. En enchainant un enrobage adapté selon l'invention, puis un assemblage de deux composants, on peut par exemple produire un écoulement du revêtement 15 d'enrobage lors de l'assemblage de sorte à remplir les espaces intercalaires entre les organes d'interconnexion. Est aussi présenté un composant électronique comportant un substrat sur une face avant duquel fait saillie au moins un organe d'interconnexion, comportant un revêtement d'enrobage au niveau d'une surface de la face avant en dehors du au 20 moins un organe d'interconnexion, caractérisé en ce que le revêtement comporte au moins un empilement d'une pluralité de couches sur une zone de ladite surface. D'autres aspects de l'invention sont un composant obtenu par le procédé d'enrobage et un ensemble de composants obtenu par le procédé d'assemblage. L'invention a aussi trait à un système de composants selon l'invention assemblés 25 par leurs faces avant. INTRODUCTION DE DESSINS Les buts, objets, ainsi que les caractéristiques et avantages de l'invention ressortiront mieux de la description détaillée d'un mode de réalisation de cette dernière qui est illustré par les dessins d'accompagnement suivants dans lesquels : 30 - les figures la à le présentent des étapes successives potentielles de fabrication d'un système de composants assemblés avec, en figure la, le positionnement par exemple d'une plaque encore souvent appelée en anglais « wafer », sur un support, en figure 1 b le tronçonnage de la plaque en une pluralité de composants individuels, en figure le la manipulation d'un de ces composants destiné à 35 être rapporté en figure 1d sur une zone prédéterminée d'un autre composant pour l'assembler comme en figure 1 e ; 3030110 4 - les figures 2 à 4 montrent des modes de réalisation d'une première couche d'un empilement de formation d'un revêtement d'enrobage à la surface d'un composant ; - les figures 5 à 9 présentent différents modes de réalisation de configurations 5 d'empilements à la surface du composant ; - les figures 10 et 11 présentent deux modes de réalisation d'un assemblage de composants ; - les figures 12 à 14 montrent des variantes de l'invention avec des organes d'interconnexion de diverses formes ; 10 - les figures 15 à 17 présentent des modes de réalisation pour un assemblage de deux composants ; - les figures 18 à 20 montrent une première possibilité de fabrication de couche, par la méthode additive appelée en anglais « Fused Deposition Modeling » (ou dépôt de filament fondu); 15 - les figures 21 et 22 montrent un deuxième exemple de méthode de fabrication additive appelée « stéréolithographie » Les dessins joints sont donnés à titre d'exemples et ne sont pas limitatifs de l'invention. Ces dessins sont des représentations schématiques et ne sont pas nécessairement à l'échelle de l'application pratique. En particulier, les épaisseurs 20 relatives des couches et des substrats ne sont pas forcément représentatives de la réalité. DESCRIPTION DETAILLEE Avant d'entrer dans le détail de mode de réalisation de l'invention, notamment en 25 référence aux dessins, des caractéristiques non limitatives que l'invention peut présenter individuellement ou selon toutes combinaisons sont introduites brièvement ci-après : - le recouvrement est opéré de sorte à ce que le au moins un empilement ne couvre pas toute la surface de la face avant en dehors du au moins un organe 30 d'interconnexion ; - la formation d'au moins un empilement comporte une formation d'un empilement avec au moins deux couches de la pluralité de couches constituées de matériaux différents ; - les matériaux des au moins deux couches ont des caractéristiques physiques 35 différentes choisies parmi : la conductivité électrique, la conductivité 3030110 5 thermique, la viscosité, l'élasticité, la dureté, le coefficient de dilation thermique ; - les couches de matériaux différents sont déposées plusieurs fois de manière alternée ; 5 - la formation d'au moins un empilement comporte la formation d'une pluralité d'empilements sur des zones distinctes de la surface de la face avant ; éventuellement, un empilement donné peut être associé à un seul ou à plusieurs organes d'interconnexion ; - la pluralité d'empilements comporte au moins deux empilements de hauteurs 10 différentes ; - au moins un empilement comporte au moins deux couches de sections différentes suivant un plan parallèle à un plan défini par la face avant du substrat ; - la hauteur du au moins un empilement est supérieure ou égale à celle du au moins un organe d'interconnexion ; néanmoins la situation inverse est 15 possible ; - on effectue la formation d'au moins un empilement primaire sur la face avant du premier substrat et d'au moins un empilement complémentaire sur la face avant du deuxième substrat, lesdits empilements primaire et complémentaire étant configurés pour former une paire d'empilements de sorte que, lors du 20 rapprochement des faces avant des premier et deuxième composants, lesdits empilements primaire et complémentaire soient mis en contact ; - la hauteur résultante de la paire d'empilements est choisie supérieure à celle de l'une quelconque parmi la au moins une paire d'organes d'interconnexion ; dans le cas contraire, au moins un des organes d'interconnexion de la paire 25 correspondante est de préférence choisi en un matériau apte à se déformer ou conçu pour permettre la mise en contact lors de l'assemblage (insertion, emboitement, etc.) desdits empilements primaire et complémentaire ; - lors du rapprochement des faces avant des premier et deuxième composants, l'exercice d'une pression relative entre les premier et deuxième composants est 30 configure pour déformer plastiquement au moins partielle de l'empilement primaire et/ou l'empilement complémentaire ; cette plastification peut être assistée par chauffage (thermocompression). Ainsi, pour obtenir ladite plastification on peut jouer sur les paramètres suivants: pression, temps et température ; - cette plastification peut avoir lieu au niveau d'une ou de plusieurs couches d'au 35 moins un empilement ; la plastification peut comprendre un écoulement d'au moins une couche d'enrobage en un matériau polymère non réticulé ou non 3030110 6 totalement réticulé ; éventuellement après l'exercice d'une pression, une étape de réticulation finale de ladite au moins une couche d'enrobage est opérée. - on effectue la formation d'au moins un empilement individuel sur la face avant du premier substrat sans opérer de recouvrement sur une portion de la 5 surface de la face avant du deuxième composants, ladite portion étant située en regard dudit empilement individuel lors du rapprochement des faces avant des premier et deuxième composants, la hauteur dudit empilement individuel étant choisie de sorte que, lors du rapprochement des faces avant des premier et deuxième composants, ledit empilement individuel et ladite portion 10 soient mis en contact ; - la hauteur dudit empilement individuel est choisie supérieure à la hauteur résultante de l'une quelconque parmi la au moins une paire d'organes d'interconnexion ; bien entendu, comme précédemment, dans le cas contraire, au moins un des organes d'interconnexion de la paire 15 correspondante est de préférence choisi en un matériau apte à se déformer ou conçu pour permettre la mise en contact de l'empilement individuel avec ladite portion lors de l'assemblage. - lors du rapprochement des faces avant des premier et deuxième composants, l'exercice d'une pression relative entre les premier et deuxième composants 20 est configuré pour déformer plastiquement au moins partiellement l'empilement individuel. - la déformation plastique comprend un écoulement d'au moins une couche de l'empilement d'enrobage, ladite couche étant en un matériau polymère non réticulé ou non totalement réticulé. 25 - après l'exercice d'une pression, une étape de réticulation finale de ladite au moins une couche d'enrobage est opérée ; - un assemblage est réalisé à partir d'un premier et d'un deuxième composants configurés pour former deux paires d'organes d'interconnexion adjacentes, dans lequel on forme au moins un empilement intercalé entre les deux paires 30 d'organes d'interconnexion adjacentes, et dans lequel, lors du rapprochement des faces avant des premier et deuxième composants, on déforme plastiquement au moins partiellement ledit au moins un empilement intercalé de sorte à ce qu'il remplisse intégralement un espace compris entre les deux paires d'organes, l'une parmi la face avant du premier substrat et la face avant 35 du deuxième substrat et un niveau de hauteur prédéterminé à partir de ladite 3030110 7 une parmi la face avant du premier substrat et la face avant du deuxième substrat ; - le niveau de hauteur prédéterminé de l'empilement est choisi égal à la hauteur résultante des paires d'organes d'interconnexion adjacentes après 5 assemblage. Il est précisé que dans le cadre de la présente invention, le terme « sur », « surmonte » ou « sous-jacent » ou leurs équivalent ne signifient pas obligatoirement « au contact de ». Ainsi par exemple, le dépôt d'une deuxième couche d'enrobage sur une première couche, ne signifie pas obligatoirement que les deux couches sont 10 directement au contact l'une de l'autre mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact soit en étant séparée d'elle par une autre couche ou un autre élément. Dans la description qui suit, les épaisseurs sont généralement mesurées selon des directions perpendiculaires au plan de la face avant, la dimension en épaisseur 15 correspondant à celle du substrat du composant. Une définition de certains termes employés dans la présente description est donnée ci-après. Eventuellement, des exemples d'implémentations structurelles des éléments correspondant à ces termes sont donnés à des fins non limitatives. - L'expression « composant électronique » s'entend de tout dispositif pouvant 20 avoir une application dans le domaine de l'électronique et de la microélectronique, le terme « microélectronique » étant considéré comme intégrant les nanotechnologies. Le terme « composant électronique » n'est pas limité à des composants ayant une fonction électrique. En ce sens, l'expression « organe d'interconnexion » désigne tout organe permettant de réaliser une liaison entre deux parties d'un assemblage, en 25 particulier deux composants assemblés par un report. L'interconnexion peut donc être électrique, de sorte à relier électriquement les deux composants, mais aussi ou alternativement par exemple mécanique, pour participer à la liaison mécanique entre les composants. Des organes d'interconnexion peuvent être des billes, des interconnexions tubulaires du type insert, ou encore, par exemple, des préformes. 30 - Une technique préférée pour la réalisation multicouche de l'enrobage est la fabrication additive. Le terme recouvre les techniques de fabrication par apport de matière et en plusieurs couches. Il s'agit d'un procédé de mise en forme d'une pièce par ajout de matière et par empilement de couches successives. Une définition de la fabrication additive est donnée par I'ASTM International (organisme de normalisation).
35 A titre d'illustration, pour une mode de fabrication additive, le matériau de base peut être principalement utilisé sous forme liquide, de poudre, de fil ou de ruban. Cette 3030110 8 matière peut être présente dès le début du processus de fabrication ou déposée au fur et à mesure de ce processus. Un procédé de stéréolithographie consiste à insoler couche pour couche un matériau photosensible présent sous forme liquide dans un bassin. Au fur et à mesure que la plateforme mobile descend dans le bac de résine, un 5 laser par exemple ultraviolet balaye les zones à réticuler définies par le modèle numérique. Dans le cas d'un apport de matière au cours de la fabrication, on peut mettre en oeuvre un procédé de fabrication par filament de plastique fondu (Fused deposition Modeling (FDM) en anglais). Avec ce procédé, le matériau de base est apporté au fur 10 et à mesure de la fabrication de la pièce à l'aide d'une buse chauffante qui se déplace aux endroits définis par le modèle numérique. La mise en forme de la matière peut se faire grâce à un laser, une lumière visible, ultraviolet ou infra-rouge, ou grâce à une source de chaleur. Le processus de mise en forme peut être physique (fusion, frittage, etc.) ou chimique (polymérisation, 15 réticulation, etc.). La fabrication additive couvre aussi le procédé de fusion sélective par laser (Selective Laser Melting (SLM) en anglais) qui consiste à fondre par un balayage laser, des poudres métalliques déposées couche par couche. Le procédé de frittage sélectif par laser (Selective Laser Sintering (SLS) en anglais) fonctionne sur le même principe à la seule différence que les poudres ne sont pas fondues mais 20 suffisamment chauffées pour atteindre la soudure des poudres. D'autres technologies de fabrication additives sont la fusion par faisceau d'électrons, le polyjet, le dépôt direct de matière ou l'impression jet d'encre. Les techniques dites d'impression tridimensionnelle 3D sont considérées comme comprises dans le terme de « fabrication additive ». 25 - Le terme « substrat » s'entend de tout support semi-conducteur ou non, formant tout ou partie d'un composant. Il peut être mono ou multicouches. Typiquement, l'orientation du substrat définit, de part et d'autre de son épaisseur, deux faces. L'une des faces, au niveau de laquelle on souhaite réaliser un enrobage, est ici appelée face avant en ce sens qu'elle comporte un ou plusieurs organes 30 d'interconnexion pour l'accostage d'un autre composant. Il n'est pas exclu que l'autre face soit enrobée. Il n'est pas non plus exclu que cette face comporte des organes d'interconnexion. - Le revêtement d'enrobage peut servir d'isolant électrique. Il peut aussi avoir une fonction de conduction électrique dans la mesure où, de manière avantageuse, 35 l'invention offre la possibilité de régler la conductance de l'empilement en sélectionnant le ou les matériaux de l'empilement selon leur conductivité.
3030110 9 Les figures la à le présentent quelques étapes de fabrication possibles pour un système de composants assemblés. En figure la, on a illustré un support 1 recevant une plaque 2 sur laquelle ont été préalablement formés une pluralité de composants électroniques. A titre d'exemple, 5 une telle plaque, encore dénommée « wafer », peut se présenter sous la forme d'un substrat, par exemple en un matériau semi-conducteur avec une pluralité de composants et de circuits électroniques formés sur au moins une face des composants. Toute autre configuration de composants entre dans le cadre de la présente invention.
10 La plaque 2 incorporant les différents composants est l'objet en figure 1b d'une découpe en une pluralité de morceaux individuels chacun réalisant un composant 3. Les découpes sont réalisées suivant des lignes de découpe dont un exemple est donné au repère 21 en figure 1 b. En figure 1c, on a schématisé la préhension d'un composant 3 parmi les 15 composants découpés, ce composant étant destiné à être assemblé avec un autre composant 4 schématisé par la surface 4 en la figure ld. La zone d'assemblage entre les deux composants 3, 4 est par ailleurs schématisée à cette figure. Pour réaliser l'assemblage, on peut par exemple avoir recours à des organes d'interconnexion qui vont permettre avantageusement à la fois de produire une continuité électrique entre 20 les deux composants 3, 4 et de réaliser en tout ou partie l'assemblage mécanique entre les composants. Par exemple, on peut avoir recours à des microbilles de soudure dont la matière va, entre les deux composants 3, 4, réaliser une soudure autogène. Un résultat est schématisé en figure 1 e. L'invention ne fait pas d'hypothèse sur le type de composant 4 sur lequel on peut 25 rapporter le composant 3. Néanmoins, il peut par exemple s'agir d'un composant 4 de plus grande dimension en surface, le composant 4 pouvant recevoir un ou plusieurs composants 3 et être lui-même un substrat découpable en plusieurs composants. Les illustrations données aux figures 2 à 9 sont réalisées dans l'exemple d'un enrobage d'un composant 4 mais il est entendu qu'un même type d'enrobage peut être 30 appliqué au composant 3. Par ailleurs, la réalisation d'un enrobage sur une face avant d'au moins un composant avant l'assemblage illustré aux figures ld et le est en soi connu. D'une manière générale, on cherchera à recouvrir uniquement la partie de la face avant située en dehors des organes d'interconnexion sans couvrir ces derniers.
35 Cependant, cette possibilité n'est pas exclue par l'invention. Par exemple, il n'est pas 3030110 10 exclu qu'une fine partie de l'enrobage soit réalisée en superposition de tout ou partie d'au moins un des organes d'interconnexion. La figure 2 présente un exemple de tels organes d'interconnexion sous forme de billes réalisées sur une face avant 43 d'un substrat 41 d'un composant 4. Dans le cas 5 représenté, la face arrière 44 opposée à la face avant 43 ne comporte pas de composant actif ou passif. Il n'est pas exclu pour autant que cette face arrière 44 soit elle-même le lieu de formation d'un ou plusieurs composants. La figure 2 montre par ailleurs la réalisation d'une couche d'enrobage 5 sur la face avant 43. Les matériaux d'enrobage utilisables sont les matériaux polymères.
10 On peut par exemple choisir comme matériau d'enrobage : - des résines époxy ; - des résines photosensibles ; - des polymères thermoplastiques ; - des polymères thermodurcissables ; 15 - des cires, des vernis ou encore des silicones. Dans le cas de l'exemple de la figure 2, toute la face avant 43 en dehors des organes d'interconnexion 42 est couverte par la couche d'enrobage 5. La figure 3 en montre une variante avec la couche d'enrobage 5 située uniquement dans une zone entre les organes d'interconnexion 42, en laissant une 20 portion de la face avant 43 non recouverte par la couche d'enrobage 5, ici en périphérie du composant 4. On notera que l'épaisseur de la couche d'enrobage 5 est avantageusement bien plus faible que la hauteur 45 des organes d'interconnexion 42. Une autre variante est donnée en figure 4 avec une couche d'enrobage 5 réalisée en plusieurs portions discontinues sur la face avant 43. Notamment, une 25 portion située entre deux organes d'interconnexion 42 est intégralement recouverte alors que des portions situées entre d'autres organes d'interconnexion 42 ne sont que partiellement recouvertes. Les zones recouvertes 7 peuvent donc être de configurations particulièrement diverses suivant la nécessité de recouvrement de la face avant 43.
30 La réalisation d'empilements 6 pour réaliser le revêtement d'enrobage à partir de couches d'enrobage 5 empilées permet d'obtenir différentes configurations de revêtements à la surface du composant 4. La figure 5 illustre l'une d'entre elles avec un empilement 6 réalisé avec sept couches d'enrobage 5 successives, ces différentes couches remplissant intégralement, 35 jusqu'à un niveau de hauteur prédéterminé au-dessus de la surface de la face avant 43, 3030110 11 les espaces intercalaires entre les organes d'interconnexion 42. Ceux-ci restent cependant saillants dans le cas de la figure 5. Dans le cas de la figure 6, des empilements 6 similaires à ceux de la figure 5 sont prévus dans trois espaces intercalaires entre les organes d'interconnexion 42.
5 Cependant, à la périphérie de ce groupe d'organes d'interconnexion 42, par exemple en bordure du composant 4, les empilements 6 sont de plus faible hauteur et sont par exemple réalisés en limitant le nombre d'empilements successifs. Ainsi, par exemple, certains empilements comportent sept couches d'enrobage 5 alors que les deux empilements périphériques ne comportent que quatre couches 10 d'enrobage 5. Eventuellement, plus de cent couches peuvent être formées. Un empilement comprend au moins deux couches. Une autre variante est réalisée en figure 7 avec des empilements 6 ne couvrant pas l'intégralité de l'espace intercalaire entre les organes d'interconnexion 42. Ainsi, les couches 6 sont déposées successivement de manière locale en laissant subsister, 15 à partir de la face avant 43, des zones non recouvertes telle que la partie repérée 8 à la figure 7. Dans le cas représenté à la figure 7, les zones qui sont par contre recouvertes portant la référence 7, sont de même hauteur et réalisées avec le même nombre de couches mais cette configuration n'est pas limitative. Par ailleurs, en figure 7, la hauteur des empilements 6 est inférieure à la hauteur 45 des organes 20 d'interconnexion 42 ou, d'une façon plus générale, du plus haut des organes d'interconnexion 42 si ces derniers ont des hauteurs différentes. Par contre, dans la variante de la figure 8, au moins un des empilements 6 et par exemple tous, ont une hauteur 61 supérieure à celle des organes d'interconnexion 42. On comprend que, dans ce cas, les organes d'interconnexion 42 se trouvent logés dans des espaces tels 25 que la surface distale 63 des empilements 6 soit située au-dessus des organes d'interconnexion 42 et éventuellement au-dessus de tout autre organe saillant au-delà de la face avant 43. Tant en figure 7 qu'en figure 8, les empilements 6 sont de même nature et réalisés avec les mêmes dimensions et les mêmes formes. Ce cas n'est pas limitatif de 30 l'invention comme le montre la figure 9 avec une pluralité d'empilements 6 présentant au moins une caractéristique différente parmi : la hauteur, la largeur, le profil latéral 62, le nombre de couches, etc. Un intérêt de l'ajustement des empilements 6 est de pouvoir faire varier l'épaisseur totale déposée pour s'adapter aux dimensions des interconnexions. Un 35 autre intérêt cumulatif ou alternatif est de permettre un écoulement optimal des couches d'enrobage 5 lors de l'assemblage qui sera décrit en détail plus loin. Un autre 3030110 12 intérêt est de régler le profil de l'empilement par modification des sections des couches successives. On peut avec l'invention éviter l'apparition de bulles d'air, c'est-à-dire de zones non remplies par le matériau d'enrobage. La variation du profil du matériau d'enrobage 5 peut aussi permettre d'éviter une trop forte présence de matériau d'enrobage à certains endroits et de suivre, par exemple, le profil des organes d'interconnexion 42 pour s'ajuster le plus finement à leur forme. La figure 10 illustre un exemple de deux composants 3, 4 après assemblage, exemple dans lequel le revêtement d'enrobage a complètement rempli les espaces 10 interstitiels entre les organes d'interconnexion 42. En outre, un filet sous forme de congé 10 a été formé sur la périphérie du composant 3 assemblé sur le composant 4. La variation des formes ou des profils des empilements 6 permet notamment de régler la forme du congé 10. De façon préférentielle, le volume du matériau d'enrobage déposé en une 15 pluralité de couches 5 est ajusté de sorte à remplir l'espace final entre les composants, en comblant la différence de hauteur 9 illustrée en figure 11. Cet espace intercalaire reflété par la hauteur 9 est généralement contrôlé par la dimension des organes d'interconnexion 42. Grâce au dépôt d'une pluralité de couches 5, on peut finement contrôler l'épaisseur totale du matériau d'enrobage de sorte à ajuster le volume du 20 matériau d'enrobage en fonction du volume des espaces intercalaires entre les organes d'interconnexion 42. Outre le comblement total d'espaces intercalaires entre les organes d'interconnexion 42, un intérêt de la présente invention est la préservation, à la surface de la face avant 43, de zones non enrobées, par exemple au niveau des lignes de 25 découpe 21 schématiquement représentées à la figure 1 b. A ce niveau, l'absence d'enrobage évite d'interférer avec les découpes. A ce sujet, on notera que l'enrobage du composant 4 ou du composant 3 peut être réalisé avant ou après la phase de découpe. Ainsi, préférentiellement, on réalisera les phases d'enrobage sur des plaquettes 2 complètes et non sur les composants déjà individualisés.
30 La figure 12 montre par ailleurs des organes d'interconnexion 42 de hauteurs différentes et l'adaptation des hauteurs des empilements 6 à la hauteur de chaque organe d'interconnexion 42. Les figures 13 et 14 montrent des variantes de l'invention et l'applicabilité de l'invention à des organes d'interconnexion 42 de toutes natures. Ainsi, dans le cas de 35 la figure 13, les interconnexions sont du type tube creux et présentent un trou central 3030110 13 qu'il ne faut pas remplir d'enrobage. Par contre, les espaces périphériques aux tubes sont intégralement remplis dans le cas de la figure 13. Alternativement, les organes d'interconnexion 42 peuvent être de formes complexes comme dans le cas de la figure 14 et le dépôt multicouche permet de 5 s'adapter au profil de ces organes complexes. Comme indiqué précédemment, les couches d'enrobage 5 successives peuvent être réalisées en un seul et même matériau ou en différents matériaux. On peut par exemple alterner deux matériaux différents ou plus. On peut réaliser autant de couches que de matériaux différents à déposer. On peut par exemple dans les zones où le 10 comblement des espaces intercalaires entre les organes d'interconnexion 42 est facile à réaliser par le dépôt des couches d'enrobage, utiliser des matériaux moins visqueux que dans les zones où un comblement des espaces interstitiels entre les organes d'interconnexion 42 devra être réalisé par un écoulement lors de l'assemblage. Dans ces endroits, sur la ou les couches superficielles de l'empilement 6, on pourra utiliser 15 des matériaux plus fluides que pour les couches sous-jacentes. La différence de matériaux peut aussi être sélectionnée suivant certaines propriétés physiques des matériaux et notamment la conductivité électrique ou encore l'étanchéité aux gaz ou aux liquides. On décrit ci-après des exemples d'assemblage entre deux composants 3, 4.
20 Ainsi que schématisé en figures 1d et 1e, l'assemblage 3, 4 s'effectue en plaçant une face avant 43 du composant 4 au regard de la face avant du composant 3. Le composant 4 comporte des organes d'interconnexion 42 tout comme le composant 3. Dans le cas de la figure 15, les organes d'interconnexion 42 du composant 4 sont des billes de soudure et les organes d'interconnexion 31 du composant 3 sont des motifs 25 conducteurs (plots et/ou pistes) sur la face avant de ce composant 3. Les organes d'interconnexion 42, 31 sont disposés de sorte à être positionnables en regard pour former une paire d'organes d'interconnexion 12 pouvant être mis au contact lors de la phase d'assemblage, cette phase étant réalisée suivant la direction de la flèche de la figure 15.
30 Cette figure montre en outre que le composant 4 a fait l'objet d'un revêtement par une pluralité de couches formant des empilements de configuration complexe. Par exemple, on note que les extrémités distales des empilements 6 du composant 4 sont configurées pour entrer en contact avec des zones de la face avant du composant 3 situées en dehors des organes d'interconnexion 31. En outre, les empilements 6 sont 35 d'une hauteur supérieure à la hauteur des organes d'interconnexion 42, si bien que 3030110 14 l'accostage entre les deux composants 3, 4 s'effectue d'abord par les surfaces distales des empilements 6. Dans le mode de réalisation de cette figure, on notera en outre que le composant 3 ne comporte pas de revêtement d'enrobage.
5 On comprend que, lors de l'assemblage, une pression exercée suivant le sens de la flèche permettra une mise en contact des empilements 6 avec la surface du composant 3 et une déformation plastique progressive de la matière d'une ou plusieurs des couches d'enrobage 5 des empilements 6. De cette façon, de manière avantageuse, on va remplir l'intégralité des espaces intercalaires entre les organes 10 d'interconnexion 42 et 31 et les faces avant des composants 3, 4, si bien qu'aucun espace notamment empli d'air ne peut subsister à ces endroits. La déformation plastique s'entend notamment comme couvrant une déformation au moins en partie irréversible (ou encore permanente ou résiduelle), par opposition à une déformation élastique dans laquelle un retour à la forme initiale est produit lors d'un relâchement 15 des contraintes appliquées. A titre préféré, pour réaliser un écoulement de matière des couches d'enrobage 5 lors de la mise en pression du composant 3 sur le composant 4, on peut utiliser, pour la ou les couches destinées à cet écoulement, des matériaux d'enrobage ayant une viscosité dynamique comprise entre 10-3 Pa.s (Pascal seconde) et 106 Pa.s, ces 20 valeurs étant prises de préférence à 20°C. Un autre exemple de réalisation d'un assemblage de composants 3, 4 est donné en figure 16 au niveau de laquelle c'est cette fois le composant 3 qui est équipé d'empilements 6 de revêtements d'enrobage. Par contre, le composant 4 est laissé à nu au niveau de sa face avant 43. Un fonctionnement similaire à celui précédemment 25 décrit en référence à la figure 15 peut être mis en oeuvre pour réaliser l'accostage entre les deux composants ayant noté que la hauteur des empilements 6 est dans ce cas au moins égale à celle des organes d'interconnexion. On peut aussi avoir des organes d'interconnexion plus hauts que l'épaisseur d'enrobage, et qui se déforment ou s'em boitent aussi lors de l'assemblage.
30 La figure 17 montre une autre possibilité dans laquelle des revêtements d'enrobage sont aussi bien formés sur le composant 3 que le composant 4. A cet effet, des paires d'empilements 6 portant la référence 11 sont ainsi produites de sorte qu'un empilement 6 du composant 4 coopère avec un empilement 6 du composant 3. De préférence, on s'arrange pour que la hauteur cumulée des empilements 6 d'une paire 35 d'empilements 11 soit supérieure à la hauteur cumulée des organes d'interconnexion 42, 31 d'une paire d'organes d'interconnexion 12.
3030110 15 La fabrication de la pluralité de couches d'enrobage 5 peut-être réalisée par les différentes techniques de fabrication additives décrites précédemment. On donne aux figures18 à 20 des exemples d'une telle fabrication additive par une technique de dépôt FDM (de l'anglais « Fused Deposition Modeling ») utilisant un fil fondu pour le 5 dépôt. Avec ce procédé de base, le matériau de base est apporté au fur et à mesure de la fabrication de la couche d'enrobage 5 à l'aide d'une buse chauffante formant une tête de dépôt 13 qui se déplace à des endroits prédéfinis par une commande numérique. En figure 18, le dépôt d'une première couche est ainsi particulièrement précis et 10 permet de combler intégralement les espaces interstitiels entre les organes d'interconnexion 42. L'altitude suivant la direction z est ajustée en fonction de la couche d'enrobage 5 à réaliser et de la typologie de la surface, ici définie par le plan xy. On peut ainsi déposer le matériau d'enrobage aux endroits souhaités. Les couches suivantes peuvent être réalisées de la même façon en modifiant l'altitude suivant la 15 direction z comme dans le cas de la figure 19. La succession de ces couches peut être réalisée en variant un ou plusieurs paramètres de couches, par exemple l'épaisseur, la surface du dépôt ou le matériau. Une autre variante est donnée en figure 20, avec un déplacement de la tête 13 tel qu'on évite les organes d'interconnexion 42 et que l'on dépose localement les 20 empilements 6 de couches d'enrobage. Comme précédemment, ces dépôts sont successifs, réalisés itérativement une couche d'enrobage 5 après l'autre. Une variante de réalisation de procédé des empilements 6 en déposant successivement en déposant les couches d'enrobage 5 est donnée aux figures 21 et 22. Ce procédé de fabrication additive est du type stéréolithographique. Dans ce cas, 25 le composant 4 est placé sur un support lui-même immergé dans un bain d'une solution d'enrobage 16. Le support peut notamment comprendre un plateau 15 présentant une mobilité suivant une direction perpendiculaire au plan xy (direction z des figures 18 à 20). En figure 21, l'immersion du composant 4 dans la solution d'enrobage 16 est opérée de sorte à laisser une fine couche du matériau de la solution 30 d'enrobage 16 recouvrir la face avant 43. Ensuite, une tête d'insolation 14 est utilisée pour réticuler les zones souhaitées de la solution d'enrobage 16 pour former la couche d'enrobage 5. Dans le cas de la figure 21, seuls les espaces intercalaires entre les organes d'interconnexion 42 sont réticulés pour former la couche d'enrobage 5 à cet endroit.
35 Par contre, les zones situées en périphérie du groupe d'interconnexions, au niveau des bordures du composant 4 sont laissées libres.
3030110 16 Ensuite, une descente progressive du plateau 15 à l'intérieur de la solution d'enrobage 16 permet de faire apparaître au-dessus de la couche d'enrobage 5 un nouveau film de solution d'enrobage 16 qui peut être à son tour réticulé par la tête d'insolation 14. Cette tête peut notamment être configurée pour générer un faisceau de 5 lumière ultraviolette. Les positions de réticulation peuvent être différentes d'une couche à l'autre comme dans les cas précédents. Une fois la succession de couches 5 réalisée, le substrat est retiré du bain de la solution d'enrobage 16. Seules les zones de matériau d'enrobage insolées restent sur le composant 4. Le matériau d'enrobage non insolé est évacué et éventuellement un rinçage peut être réalisé.
10 On notera que les deux exemples de techniques de fabrication précédentes ne sont pas limitatifs. Aussi, il est possible de combiner l'une ou l'autre de ces techniques avec une ou plusieurs autres techniques de fabrication additive telles que le polyjet, le jetting, le frittage laser, etc. Ainsi, on peut alterner la technique de dépôt. Par exemple, une couche 15 d'enrobage 5 peut être réalisée avec une autre technologie que la technologie utilisée pour la couche précédente ou la couche suivante. On peut notamment réaliser une première couche par stéréolithographie d'un premier matériau suivie par une stéréolithographie d'un deuxième matériau. Dans ce cas, il faudra changer le bain de la solution d'enrobage 16. On peut 20 aussi réaliser la stéréolithographie d'une couche d'enrobage 5 en un premier matériau suivie d'une déposition FDM (ou toute autre technologie de fabrication additive) pour le même matériau ou un autre matériau. Un intérêt est de faire varier le type de matériau d'enrobage d'une couche à l'autre et de pouvoir notamment jouer sur les propriétés isolantes ou conductrices 25 électriquement telles qu'indiquées précédemment. On notera qu'il est avantageux de réaliser des couches d'enrobage 5 sans les réticuler ou sans les réticuler totalement à l'issue de leur déposition. De cette façon, une certaine viscosité résiduelle est laissée aux matériaux des empilements 6 pour la phase d'assemblage entre les composants 3 et 4. Eventuellement, après l'assemblage, une réticulation finale peut intervenir de 30 sorte à durcir, avantageusement totalement cette fois, les matériaux des empilements 6. D'une manière générale, on peut utiliser différentes techniques de réticulation ou polymérisation, partielle ou totale, aussi bien avant qu'après l'assemblage des deux composants. On peut notamment : 35 - réaliser un stockage en température, en étuve en particulier, pendant un temps prédéfini. La température est de préférence comprise entre 25°C et 450°C et 3030110 17 /ou le temps de stockage est supérieur à 1 seconde. Par exemple, le matériau diélectrique Intervia® de la société Rohm et Haas peut faire l'objet d'un étuvage à 200°C pendant 2 heures ; ou encore, la résine E512 de la société Epotecny peut être stockée à 25°C pendant 48 heures ; la résine 5 Epo-tek® H2OE d'Epoxy Technology peut être stockée à 120°C pendant 15 minutes ; - opérer une insolation sous rayons ultraviolets ; par exemple les matériaux utilisés sont sensibles à des longueurs d'onde comprises entre 10nm et 1mm pour des temps d'insolation supérieurs à 1seconde ; suivant un exemple, une 10 résine « Epo-tek® 0G116-31 » de la société Epoxy Technology, peut être insolée par une lampe UV d'intensité 100mVV/cm2, à une longueur d'onde comprise entre 240nm et 365nm, et pendant 2 minutes ; suivant un autre exemple, la résine Vitralit® 7989 peut être insolée par une lampe UV d'intensité 45mW/cm2, à une longueur d'onde de 365nm, et pendant 5 15 secondes ; - utiliser des matériaux capable de ramollir au-delà d'un seuil de température donné, par exemple 20°C ; ces matériaux peuvent être des polymères thermoplastiques qui peuvent être indéfiniment ramollis (diminution de la viscosité) ou durcis (augmentation de la viscosité) respectivement en les 20 chauffant ou en les refroidissant.
3030110 18 REFERENCES 1. Support 2. Plaque 5 21. Ligne de découpe 3. Composant 31. Organe d'interconnexion 4. Composant 41. Substrat 10 42. Organe d'interconnexion 43. Face avant 44. Face arrière 45. Hauteur 5. Couche d'enrobage 15 6. Empilement 61. Hauteur 62. Profil 63. Surface distale 7. Zone recouverte 20 8. Partie non recouverte 9. Ecartement 10. Congé 11. Paire d'empilements 12. Paire d'organes d'interconnexion 25 13. Tête de dépôt 14. Tête d'insolation 15. Plateau 16. Solution d'enrobage

Claims (22)

  1. REVENDICATIONS1. Procédé d'enrobage de tout ou partie d'un composant électronique comportant un substrat (41) sur une face avant (43) duquel fait saillie au moins un organe d'interconnexion (42), le procédé comportant un recouvrement réalisé avec un revêtement d'enrobage au niveau d'une surface de la face avant (43) en dehors du au moins un organe d'interconnexion (42), caractérisé en ce que le recouvrement comporte la formation d'au moins un empilement (6) d'une pluralité de couches sur au moins une zone de ladite surface.
  2. 2. Procédé selon la revendication 1 dans lequel la formation d'au moins un empilement (6) est effectuée par une méthode de fabrication additive dans laquelle les couches de la pluralité de couches sont formées de manière successive.
  3. 3. Procédé selon l'une des revendications précédentes, dans lequel le recouvrement est opéré de sorte à ce que le au moins un empilement (6) ne couvre pas toute la surface de la face avant (43) en dehors du au moins un organe d'interconnexion (42).
  4. 4. Procédé selon l'une des revendications précédentes dans lequel la formation d'au moins un empilement (6) comporte une formation d'un empilement (6) avec au moins deux couches de la pluralité de couches constituées de matériaux différents.
  5. 5. Procédé selon la revendication précédente, dans lequel les matériaux des au moins deux couches ont des caractéristiques physiques différentes choisies parmi la conductivité électrique, la conductivité thermique, la viscosité, l'élasticité, la dureté, le coefficient de dilation thermique.
  6. 6. Procédé selon l'une des deux revendications précédentes dans lequel les couches de matériaux différents sont déposées plusieurs fois de manière alternée.
  7. 7. Procédé selon l'une des revendications précédentes dans lequel la formation d'au moins un empilement (6) comporte la formation d'une pluralité d'empilements (6) sur des zones distinctes de la surface de la face avant (43).
  8. 8. Procédé selon la revendication précédente, dans lequel la pluralité d'empilements (6) comporte au moins deux empilements (6) de hauteurs différentes.
  9. 9. Procédé selon l'une des revendications précédentes, dans lequel au moins un empilement (6) comporte au moins deux couches de sections différentes suivant un plan parallèle à un plan défini par la face avant (43) du substrat (41). 3030110 20
  10. 10. Procédé selon l'une des revendications précédentes dans lequel la hauteur du au moins un empilement (6) est supérieure ou égale à celle du au moins un organe d'interconnexion (42).
  11. 11. Procédé d'assemblage d'un premier composant électronique (4) 5 comportant un premier substrat (41) sur une face avant (43) duquel fait saillie au moins un premier organe d'interconnexion (42) et d'un deuxième composant électronique (31) comportant un deuxième substrat sur une face avant (43) duquel fait saillie au moins un deuxième organe d'interconnexion (3), procédé dans lequel on effectue une étape de mise en contact d'au moins une paire d'organes d'interconnexion (12), ladite paire 10 comprenant un premier organe d'interconnexion (42) et un deuxième organe d'interconnexion (31), par rapprochement des faces avant des premier et deuxième composants (3, 4), caractérisé en ce qu'il comprend, avant l'étape de mise en contact, un enrobage de tout ou partie d'au moins un parmi le premier composant électronique (4) et le deuxième composant électroniques (3) en mettant en oeuvre le procédé selon 15 l'une des revendications précédentes.
  12. 12. Procédé selon la revendication précédente dans lequel on effectue la formation d'au moins un empilement primaire sur la face avant (43) du premier substrat (41) et d'au moins un empilement complémentaire sur la face avant du deuxième substrat, lesdits empilements primaire et complémentaire étant configurés pour former 20 une paire d'empilements (11) de sorte que, lors du rapprochement des faces avant (43) des premier et deuxième composants (3, 4), lesdits empilements primaire et complémentaire soient mis en contact.
  13. 13. Procédé selon la revendication précédente, dans lequel la hauteur résultante de la paire d'empilements est choisie supérieure à celle de l'une quelconque 25 parmi la au moins une paire d'organes d'interconnexion.
  14. 14. Procédé selon la revendication précédente, comprenant, lors du rapprochement des faces avant des premier et deuxième composants (3, 4), l'exercice d'une pression, relative entre les premier et deuxième composants configurée (3, 4) pour opérer une plastification au moins partielle de l'empilement primaire et/ou de 30 l'empilement complémentaire.
  15. 15. Procédé selon l'une des revendications 11 à 14, dans lequel on effectue la formation d'au moins un empilement individuel sur la face avant (43) du premier substrat (41) sans opérer de recouvrement sur une portion de la surface de la face avant du deuxième composant (4), ladite portion étant située en regard dudit empilement individuel lors du rapprochement des faces avant des premier et deuxième composants (3, 4), la hauteur dudit empilement individuel étant choisie de sorte que, 3030110 21 lors du rapprochement des faces avant des premier et deuxième composants (3, 4), ledit empilement individuel et ladite portion soient mises en contact.
  16. 16. Procédé selon la revendication précédente dans lequel la hauteur dudit empilement individuel est choisie supérieure à la hauteur résultante de l'une 5 quelconque parmi la au moins une paire d'organes d'interconnexion (12).
  17. 17. Procédé selon la revendication précédente, comprenant, lors du rapprochement des faces avant des premier et deuxième composants (3, 4), l'exercice d'une pression relative entre les premier et deuxième composants configurée pour opérer une plastification au moins partielle de l'empilement individuel. 10
  18. 18. Procédé selon la revendication précédente ou la revendication 14, dans lequel la plastification comprend un écoulement d'au moins une couche de l'empilement d'enrobage, ladite couche étant en un matériau polymère non réticulé ou non totalement réticulé.
  19. 19. Procédé selon la revendication précédente, comprenant, après l'exercice 15 d'une pression, une étape de réticulation finale de ladite au moins une couche d'enrobage.
  20. 20. Procédé selon l'une des revendications 11 à 19 pour l'assemblage d'un premier et d'un deuxième composants (3, 4) configurés pour former deux paires d'organes d'interconnexion (12) adjacentes, dans lequel on forme au moins un 20 empilement intercalé entre les deux paires d'organes d'interconnexion adjacentes, et dans lequel, lors du rapprochement des faces avant des premier et deuxième composants (3, 4), on plastifie au moins partiellement ledit au moins un empilement intercalé de sorte à ce qu'il remplisse intégralement un espace compris entre les deux paires d'organes, l'une parmi la face avant du premier substrat et la face avant du 25 deuxième substrat et un niveau de hauteur prédéterminé à partir de ladite une parmi la face avant (43) du premier substrat et la face avant du deuxième substrat.
  21. 21. Procédé selon la revendication précédente dans lequel le niveau de hauteur prédéterminé est choisi égal à la hauteur résultante des paires d'organes d'interconnexion (12) adjacentes après assemblage 30
  22. 22. Composant électronique comportant un substrat sur une face avant duquel fait saillie au moins un organe d'interconnexion, comportant un revêtement d'enrobage au niveau d'une surface de la face avant en dehors du au moins un organe d'interconnexion, caractérisé en ce que le revêtement comporte au moins un empilement d'une pluralité de couches sur une zone de ladite surface. 35
FR1462195A 2014-12-10 2014-12-10 Procede d'enrobage d'un composant electronique Expired - Fee Related FR3030110B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1462195A FR3030110B1 (fr) 2014-12-10 2014-12-10 Procede d'enrobage d'un composant electronique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1462195A FR3030110B1 (fr) 2014-12-10 2014-12-10 Procede d'enrobage d'un composant electronique

Publications (2)

Publication Number Publication Date
FR3030110A1 true FR3030110A1 (fr) 2016-06-17
FR3030110B1 FR3030110B1 (fr) 2017-12-15

Family

ID=52469164

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1462195A Expired - Fee Related FR3030110B1 (fr) 2014-12-10 2014-12-10 Procede d'enrobage d'un composant electronique

Country Status (1)

Country Link
FR (1) FR3030110B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895812B2 (en) * 2017-07-11 2024-02-06 Microsoft Technology Licensing, Llc Additively manufactured protrusions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228829A1 (en) * 2005-04-08 2006-10-12 Shih-Ping Hsu Method for fabricating a flip chip package
US20070117277A1 (en) * 2000-06-08 2007-05-24 Salman Akram Methods for fabricating protective layers on semiconductor device components
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
US20120220080A1 (en) * 2005-03-24 2012-08-30 Texas Instruments Incorporated Method for Fabricating Flip-Attached and Underfilled Semiconductor Devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117277A1 (en) * 2000-06-08 2007-05-24 Salman Akram Methods for fabricating protective layers on semiconductor device components
US20120220080A1 (en) * 2005-03-24 2012-08-30 Texas Instruments Incorporated Method for Fabricating Flip-Attached and Underfilled Semiconductor Devices
US20060228829A1 (en) * 2005-04-08 2006-10-12 Shih-Ping Hsu Method for fabricating a flip chip package
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895812B2 (en) * 2017-07-11 2024-02-06 Microsoft Technology Licensing, Llc Additively manufactured protrusions

Also Published As

Publication number Publication date
FR3030110B1 (fr) 2017-12-15

Similar Documents

Publication Publication Date Title
EP2053646B1 (fr) Procede d'interconnexion verticale au sein de modules electroniques 3D utilisant des vias
WO2015055786A1 (fr) Procédé d'obtention d'une couche ondulée localement suspendue sur un substrat exploitant une déformation par formation de rides
EP2737964A1 (fr) Procédé de fusion de poudre avec chauffage de la zone adjacente au bain
EP0570784A1 (fr) Carte comprenant au moins un élément électronique, et procédé de fabrication d'une telle carte
EP2771908B1 (fr) Hybridation flip-chip de composants microelectroniques par chauffage local des elements de connexion
EP2441088B1 (fr) Procédé de positionnement des puces lors de la fabrication d'une plaque reconstituée
FR3030109B1 (fr) Methode de fabrication d'un module electronique et module electronique
EP2365741B1 (fr) Procede de metallisation de vias borgnes
EP3182450A1 (fr) Dispositif d'inductance et son procédé de fabrication
FR3030110A1 (fr) Procede d'enrobage d'un composant electronique
FR2925222A1 (fr) Procede de realisation d'une inerconnexion electrique entre deux couches conductrices
EP3009678B1 (fr) Dispositif de refroidissement par liquide caloporteur pour composants électroniques
FR2994768A1 (fr) Hybridation face contre face de deux composants microelectroniques a l'aide d'un recuit uv
EP3651195B1 (fr) Procédé de fabrication d'un circuit de refroidissement
WO2020083833A1 (fr) Fabrication de composants et dispositifs piezoelectriques avec un procede d'impression tridimensionnelle
EP3002789B1 (fr) Procede de recuit localise d'elements semi-conducteurs a l'aide d'une zone reflectrice
EP2920811B1 (fr) Interposeur en graphene et procede de fabrication d'un tel interposeur
EP2766927B1 (fr) Hybridation flip-chip de composants microelectroniques au moyen d'elements de connexion resistifs fusibles suspendus
EP3917872A1 (fr) Procédé de fabrication de dispositifs microfluidiques 3d
EP2953433A1 (fr) Procede de fabrication d'un composant electrique configurable
EP2332882B1 (fr) Procédé de réalisation d'un revêtement de surface contrôlé tridimensionnellement dans une cavité
FR2642899A1 (fr) Procede d'enrobage d'un circuit integre sur un support, dispositif pour la mise en oeuvre et ensemble electronique obtenu par la mise en oeuvre du procede
FR2878506A1 (fr) Procede de conditionnement de micro-composants et ensemble de micro-composants en resultant
FR3007315A1 (fr) Grille de connexion decoupee et procede de fabrication de celle-ci, assiste par soudage au laser
FR3001652A1 (fr) Matrice pour moule d'injection integrant des pistes resistives de chauffage

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160617

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20200906