FR3024932A1 - Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre - Google Patents

Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre Download PDF

Info

Publication number
FR3024932A1
FR3024932A1 FR1457839A FR1457839A FR3024932A1 FR 3024932 A1 FR3024932 A1 FR 3024932A1 FR 1457839 A FR1457839 A FR 1457839A FR 1457839 A FR1457839 A FR 1457839A FR 3024932 A1 FR3024932 A1 FR 3024932A1
Authority
FR
France
Prior art keywords
frame
received
data
frames
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1457839A
Other languages
English (en)
Other versions
FR3024932B1 (fr
Inventor
Laurent Morel-Fourrier
Mathieu Conq
Nicolas Geneste
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Safran Electronics and Defense SAS
Original Assignee
Sagem Defense Securite SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sagem Defense Securite SA filed Critical Sagem Defense Securite SA
Priority to FR1457839A priority Critical patent/FR3024932B1/fr
Priority to PCT/EP2015/053239 priority patent/WO2015124538A1/fr
Priority to US15/120,022 priority patent/US10477539B2/en
Priority to CN201580009528.8A priority patent/CN106068500B/zh
Publication of FR3024932A1 publication Critical patent/FR3024932A1/fr
Application granted granted Critical
Publication of FR3024932B1 publication Critical patent/FR3024932B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446—Resources in time domain, e.g. slots or frames
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/4028—Bus for use in transportation systems the transportation system being an aircraft

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Procédé de transmission de données entre un dispositif électronique émetteur et un dispositif électronique receveur reliés l'un à l'autre par une liaison de données, comprenant les étapes de : - envoyer les données sous la forme d'au moins trois trames identiques envoyées successivement et associées chacune à une information de validité calculée sur la trame concernée, - vérifier la validité des trames reçues au fur et à mesure de leur réception par le dispositif électronique receveur et rendre disponible pour traitement la première trame valide et ignorer les autres.

Description

L'invention concerne la sécurisation de la transmission de données entre des dispositifs électroniques. Ces dispositifs électroniques sont par exemple des calculateurs utilisés pour le pilotage d'un aéronef. Dans un aéronef, le ou les moteurs sont commandés par une unité de commande moteur (ou ECU de l'anglais « Engine Control Unit ») comprenant plusieurs dispositifs électroniques de traitement de données comme des calculateurs reliés les uns aux autres par des liaisons séries par lesquelles des trames de données sont échangées. Ces liaisons séries sont soumises à des perturbations, résultant par exemple de champs électriques et/ou électromagnétiques et d'impacts de foudre, qui peuvent altérer les données transmises sur les liaisons. Malgré cela, il est nécessaire que la commande des moteurs ne soit pas altérée dans ces circonstances. Un but de l'invention est d'améliorer la fiabilité de la transmission des données. A cet effet, on prévoit, selon l'invention, un procédé de transmission de données entre un dispositif électronique émetteur et un dispositif électronique receveur reliés l'un à l'autre par une liaison de données, comprenant les étapes de : - envoyer les données sous la forme d'au moins trois trames identiques envoyées successivement et associées chacune à une information de validité calculée sur la trame concernée, - vérifier la validité des trames reçues au fur et à mesure de leur réception par le dispositif électronique receveur, rendre disponible pour traitement la première trame valide et ignorer les autres.
3024932 2 La multiplication temporelle des trames limite le risque qu'une perturbation altère les données transmises. En outre, la présence de l'information de validité facilite la détection des trames corrompues par le 5 dispositif récepteur et accélère le traitement des données. Avantageusement, le procédé comprend l'étape, lorsqu'aucune des trames reçues n'est valide, de reconstituer une trame par vote majoritaire à partir des 10 trois trames reçues. La comparaison des données des trames reçues permet de reconstituer simplement une trame, par exemple par un algorithme de vote majoritaire, éliminant ainsi des erreurs qui résulteraient d'une perturbation.
15 Avantageusement alors, le procédé comprend les étapes de calculer une information de validité sur la trame reconstituée, et de rendre disponible pour traitement la trame reconstituée si elle est valide. La robustesse de la transmission est encore 20 améliorée. De préférence, la reconstitution de trame est effectuée au fur et à mesure de la réception des données de la troisième trame. Le besoin en mémoire est ainsi limité alors que la 25 rapidité du traitement est favorisée. De préférence alors, le dispositif électronique receveur comportant au moins une première zone de mémoire tampon et au moins une deuxième zone de mémoire tampon : - la première trame reçue et son information de 30 validité sont enregistrées dans la première zone de mémoire tampon ; - si la première trame reçue n'est pas valide, la deuxième trame reçue et son information de validité sont enregistrées dans la deuxième zone de mémoire tampon ; 3024932 3 - si la deuxième trame reçue n'est pas valide, la troisième trame reçue et son information de validité sont enregistrées dans la première zone de mémoire tampon ; 5 - la trame reconstituée et son information de validité sont enregistrées dans la deuxième zone tampon. Ceci limite les besoins en mémoire tampon. Avantageusement, la liaison de données étant 10 susceptible de subir une perturbation de durée maximale théorique prédéterminée, les trames sont espacées d'une durée intercalaire supérieure à la durée maximale théorique prédéterminée. La durée intercalaire est décomptée du début de 15 l'émission d'une trame au début de l'émission de la trame suivante. Ainsi, une même perturbation ne peut altérer le même bit de deux trames successives. Avantageusement encore, la liaison de données étant susceptible de subir deux perturbations consécutives 20 espacées d'une durée minimale théorique prédéterminée, chaque trame a une durée inférieure à la durée minimale théorique prédéterminée. Le risque qu'une trame soit altérée par deux perturbations consécutives est de la sorte limité.
25 L'invention a également pour objet un ensemble de traitement de données comprenant au moins un dispositif électronique émetteur et un dispositif électronique receveur reliés l'un à l'autre par une liaison de données, les dispositifs électroniques étant agencés pour 30 mettre en oeuvre le procédé de l'invention. D'autres caractéristiques et avantages de l'invention ressortiront à la lecture de la description qui suit d'un mode de mise en oeuvre particulier et non limitatif de l'invention.
3024932 4 Il sera fait référence aux dessins annexés, parmi lesquels : - la figure 1 est une vue schématique d'un dispositif mettant en oeuvre l'invention, 5 - la figure 2 est un schéma-bloc illustrant les différentes étapes du procédé de l'invention. En référence aux figures, le procédé selon l'invention est mis en oeuvre dans un appareil comprenant deux dispositifs électroniques 1A, 1B comportant chacun 10 un circuit de traitement 2A, 25, tel qu'un processeur associé à une mémoire vive et à une mémoire de masse. La mémoire vive comprend deux zones de mémoire tampon dédiées au stockage temporaire des données transmises (les zones de mémoire tampon sont notées dans la suite 15 mémoire tampon 1 et mémoire tampon 2 pour plus de commodité et sans référence aux figures). Chaque circuit de traitement 2A, 2B est relié à une interface de communication 3A, 33. Les interfaces de communication 3A, 3B sont reliées l'une à l'autre à travers des filtres 4A, 20 4B par une liaison série 5. Les dispositifs 1A, 1B peuvent être tour à tour émetteur et récepteur. Ces différents composants ont une structure connue en elle-même et ne seront donc pas décrits plus en détail. En fonctionnement, des trames de données sont 25 transmises entre les dispositifs électroniques 1A, 1B pour être traitées par les circuits de traitement 2A, 23. L'appareil est agencé pour mettre en oeuvre un procédé de transmission qui est basé sur : - du côté de l'émetteur, une triplication 30 temporelle telle que chaque trame de données est envoyée trois fois (frame 1, 2, 3) avec une donnée de validité associée à chaque trame ; - du côté récepteur, une correction de trame basée sur l'information de validité et un 35 algorithme de vote majoritaire bit à bit.
3024932 5 Les dispositifs 1A, 1B sont plus précisément agencés pour mettre en oeuvre le procédé de transmission de données comprenant les étapes de : pour une trame de données à transmettre, préparer au 5 moins deux trames répliquées pour obtenir un jeu de trois trames à transmettre (ceci est l'opération de triplication) ; - calculer sur chaque trame une information de validité et l'associer à chaque trame ; 10 - transmettre successivement dans le temps les trames avec leurs informations de validité ; - vérifier la validité de la première trame reçue avec son information de validité et, en cas de succès, traiter la première trame et négliger 15 les autres trames du même jeu de trames ; si la première trame de données reçue n'est pas valide, attendre la prochaine trame et vérifier la validité de la deuxième trame reçue avec son information de validité et, en cas de succès, 20 traiter la deuxième trame et négliger les autres trames du même jeu de trames ; si la deuxième trame reçue n'est pas valide, attendre la prochaine trame et comparer, à la volée et bit à bit, la troisième trame reçue 25 avec la première trame reçue et la deuxième trame reçue pour reconstituer une trame au moyen d'un algorithme de vote majoritaire et calculer une information de validité de la trame reconstituée ; 30 - vérifier la validité de la troisième trame et si la troisième trame reçue est valide, traiter la troisième trame reçue ; - si la troisième trame reçue n'est pas valide, vérifier la validité de la trame reconstituée 35 et traiter la trame reconstituée si elle est 3024932 6 valide et la négliger si la trame reconstituée n'est pas valide. L'information de validité est ici le résultat d'un contrôle de redondance cyclique (ou CRC de l'anglais 5 « Cyclic Redundancy Check »), par exemple une somme de contrôle (ou « checksum »), qui permet de vérifier l'intégrité des données de la trame. Ce type de contrôle est connu en lui-même. Du côté récepteur, les trames 1 et 2 sont mémorisées 10 dans une mémoire tampon. La trame 3 est utilisée pour réaliser si nécessaire une correction d'erreur à la volée. Plus précisément, la trame 3 est comparée en temps réel, bit à bit, avec les trames 1 et 2 précédemment reçues et mémorisées : ceci permet de reconstituer en 15 temps réel une trame corrigée qui est stockée dans la mémoire tampon. Comme à chaque trame est associée une information de validité, le circuit de traitement du dispositif récepteur peut vérifier la validité de chaque trame 20 reçue. Chaque trame est donc vérifiée au regard de sa propre information de validité. La première trame qui est reçue, et dont la validité est confirmée par l'information de validité, est utilisée pour le traitement.
25 Par conséquent, pendant la réception : - la première trame reçue dont la validité est confirmée est rendue disponible pour le traitement ; - les trames suivantes du jeu de trames sont 30 ignorées. Si la trame 1 (première trame reçue) est validée (étape 10), la trame 1 est rendue accessible pour le traitement à réaliser et les trames 2 (deuxième trame reçue) et 3 (troisième trame reçue) sont ignorées.
3024932 7 Si la trame 1 n'est pas valide alors que la trame 2 est valide (étape 20), la trame 2 est rendue accessible et la trame 3 est ignorée. Si les trames 1 et 2 ne sont pas valides, le 5 dispositif récepteur réalise une détection d'erreur sur la trame 3. Chaque mot de la trame 3 est comparé (bit à bit) aux mots reçus des trames 1 et 2. Les bits majoritaires sont mémorisés et forment une trame reconstituée.
10 Si la trame 3 est validée (étape 30), alors la trame 3 est rendue disponible pour le traitement et les trames 1 et 2 sont ignorées. Si la trame 3 n'est pas correcte, le récepteur vérifie l'information de validité de la trame 3 15 reconstituée. Si l'information de validité est correcte (étape 40), alors la trame reconstituée est rendue disponible. Si l'information de validité n'est pas correcte, alors la transmission de données est considérée comme ayant échoué 20 (étape 50). Un exemple de trames reçues et de trame reconstituée est illustré dans le tableau ci-dessous. Alors que les trames de données reçues 1, 2 et 3 devraient être identiques (puisqu'elles sont identiques avant leur 25 transmission), il est visible qu'elles sont différentes en raison d'erreurs introduites durant la transmission. CRC1, CRC2, CRC3 and CRC4 sont les informations de validité respectivement des trames 1, 2, 3, et de la trame reconstituée.
30 Trame 1 Trame 2 Trame3 Trame reconstituée 11011000 10010000 10011000 10011000 00110010 00110010 00110010 00110010 11110111 11110111 11110111 11110111 5 3024932 8 11000001 11000101 11001001 11000001 10011000 10011000 10011000 10011000 11101111 11111111 11111111 11111111 00110010 00110010 00110010 00110010 00000000 10011000 10011000 10011000 00110010 00110010 00110010 00110010 10011000 10011000 10011000 10011000 11011000 10010000 10011010 10011000 00110010 00110010 00110010 00110010 10011000 10011000 10011000 10011000 CRC1 CRC2 CRC3 CR04 Tableau 1 Les différents cas correspondant à la réception des trois trames sont listés dans le tableau 2 ci-dessous. Dans ce tableau, "OK" signifie que la trame est valide, "KO" signifie que la trame n'est pas valide, "x" signifie que la trame est ignorée. Trame Trame Trame Statut Algorithme 1 2 3 après correction OK X x X Stocker la trame 1 dans la mémoire tampon 1. Si CR01 est OK, alors attendre une durée supérieure au temps d'inactivité (32 bits, « idle time ») après la fin de la trame 1 (les trames 2 et 3 sont ignorées). Indiquer que les données sont disponibles dans la mémoire tampon 1. Stocker la trame 1 dans la mémoire tampon 1. Si CR01 est KO, alors stocker la trame 2 dans la mémoire tampon 2 et si KO OK x X CR02 est OK, alors attendre une durée supérieure au temps d'inactivité après la fin de la trame 2 (la trame 3 est 3024932 9 ignorée). Indiquer que les données de la mémoire tampon 2 sont disponibles. KO KO OK X Stocker la trame 1 dans la mémoire tampon 1. Si CR01 est KO, alors stocker la trame 2 dans la mémoire tampon 2 et si CR02 est KO, alors stocker la trame 3 dans la mémoire tampon 1 et réaliser une correction à la volée dans la mémoire tampon 2. Si CRC3 est OK, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3. Indiquer que les données de la mémoire tampon 1 sont disponibles. KO KO KO OK Stocker la trame 1 dans la mémoire tampon 1. Si CR01 est KO, alors stocker la trame 2 dans la mémoire tampon 2 et si CR02 est KO, alors stocker la trame 3 dans la mémoire tampon 1 et réaliser une correction à la volée dans la mémoire tampon 2. Si CR03 est KO et si CR04 est OK, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3. Indiquer que les données de la mémoire tampon 2 sont disponibles. KO KO KO KO Stockage de la trame 1 dans la mémoire tampon 1. Si CR01 est KO, alors stocker la trame 2 dans la mémoire tampon 2 et si CR02 est KO, alors stocker la trame 3 dans la mémoire tampon 1 et réaliser une correction à la volée dans la mémoire tampon 2. Si CRC3 et CRC 4 sont KO, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3.
3024932 10 Indiquer que les données sont corrompues. Tableau 2 Quand toutes les trames ont été reçues, il n'y a qu'un cas dans lequel les données rendues disponibles 5 pour le traitement sont erronées : les trois trames ont été corrompues et, lors de la comparaison bit à bit, deux des trames partagent des bits corrompus de la même manière. Le tableau 3 liste différents cas possibles quand au 10 moins une trame transmise n'a pas été reçue. Lorsqu'une trame ou plus manquent, la correction de trame n'est pas réalisable et la première trame correcte reçue est utilisée. Trame 1 Trame 2 Trame 3 Statut Algorithme après correction Manquante OK X N/A Stocker la trame 2 dans la mémoire tampon 1. Si CRC2 est OK, attendre une durée supérieure au temps d'inactivité après la fin de la trame 2 et ignorer la trame 3. Indiquer que les données de la mémoire tampon 1 sont disponibles. Manquante KO OK N/A Stocker la trame 2 dans la mémoire tampon 1. Si CRC2 est KO, stocker trame 3 dans la mémoire tampon 2. Si CRC3 est OK, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3. Indiquer que les données de la mémoire tampon 2 sont disponibles.
3024932 11 Manquante KO KO N/A Stocker la trame 2 dans la mémoire tampon 1. Si CR02 est KO, stocker trame 3 dans la mémoire tampon 2. Si CR03 est KO, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3. Indiquer que les données sont corrompues. Manquante KO Manquante N/A Stocker la trame 2 dans la mémoire tampon 1. Si CR02 est KO, attendre une durée supérieure au temps d'inactivité après la fin de la trame 2. Indiquer que les données sont corrompues. ManquanteManquante OK N/A Stocker la trame 3 dans la mémoire tampon 1. Si CR03 est OK, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3. Indiquer que les données sont corrompues. ManquanteManquante KO N/A Stocker la trame 3 dans la mémoire tampon 1. Si CR03 est KO, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3. Indiquer que les données sont corrompues. KO Manquante OK N/A Stocker la trame 1 dans la mémoire tampon 1. Si CR01 est KO, stocker la trame 3 dans la mémoire tampon 2. Si CR03 est OK, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3. Indiquer que les données de la mémoire tampon 2 3024932 12 sont disponibles. KO Manquante KO N/A Stocker la trame 1 dans la mémoire tampon 1. Si CRC1 est KO, stocker la trame 3 dans la mémoire tampon 2. Si CR03 est KO, attendre une durée supérieure au temps d'inactivité après la fin de la trame 3. Indiquer que les données sont corrompues. KO ManquanteManquante N/A Stocker la trame 1 dans la mémoire tampon 1. Si CRC1 est KO, attendre une durée supérieure au temps d'inactivité après la fin de la trame 1. Indiquer que les données sont corrompues. KO KO Manquante N/A Stocker la trame 1 dans la mémoire tampon 1. Si CRC1 est KO, stocker la trame 2 dans la mémoire tampon 2. Si CRC2 est KO, attendre une durée supérieure au temps d'inactivité après la fin de la trame 2. Indiquer que les données sont corrompues. Tableau 3 Le mécanisme de l'invention combine un mécanisme de correction (triplication) avec un mécanisme de 5 vérification de validité pour avoir une bonne robustesse. Ainsi, la plupart des défaillances dans la transmission peuvent être détectées et corrigées. Dans les cas extrêmes où la correction n'est pas possible, la défaillance est détectée et la transmission 10 est considérée comme ayant échoué.
3024932 13 La mise en oeuvre de l'invention ne suppose aucun coût supplémentaire et ne nécessite que des ressources de calcul relativement faibles. L'invention est utilisable à toute transmission de 5 données entre dispositifs électroniques de traitement de données.

Claims (8)

  1. REVENDICATIONS1. Procédé de transmission de données entre un dispositif électronique émetteur et un dispositif électronique receveur reliés l'un à l'autre par une liaison de données, comprenant les étapes de : - envoyer les données sous la forme d'au moins trois trames identiques envoyées successivement et associées chacune à une information de validité calculée sur la trame concernée, - vérifier la validité des trames reçues au fur et à mesure de leur réception par le dispositif électronique receveur et rendre disponible pour traitement la première trame valide et ignorer les autres.
  2. 2. Procédé selon la revendication 1, comprenant l'étape, lorsqu'aucune des trames reçues n'est valide, de reconstituer une trame par vote majoritaire à partir des trois trames reçues.
  3. 3. Procédé selon la revendication 2, comprenant les étapes de calculer une information de validité sur la trame reconstituée, et de rendre disponible pour traitement la trame reconstituée.
  4. 4. Procédé selon la revendication 2 ou la revendication 3, dans lequel la reconstitution de trame est effectuée au fur et à mesure de la réception des données de la troisième trame.
  5. 5. Procédé selon la revendication 4, le dispositif électronique receveur comportant au moins une première zone de mémoire tampon et au moins une deuxième zone de mémoire tampon, dans lequel : la première trame reçue et son information de validité sont enregistrées dans la première zone de mémoire tampon ; si la première trame reçue n'est pas valide, la deuxième trame reçue et son information de 3024932 15 validité sont enregistrées dans la deuxième zone de mémoire tampon ; - si la deuxième trame reçue n'est pas valide, la troisième trame reçue et son information de 5 validité sont enregistrées dans la première zone de mémoire tampon ; - la trame reconstituée et son information de validité sont enregistrées dans la deuxième zone tampon. 10
  6. 6. Procédé selon la revendication 1, la liaison de données étant susceptible de subir une perturbation de durée maximale théorique prédéterminée, dans laquelle les trames sont espacées d'une durée intercalaire supérieure à la durée maximale théorique prédéterminée. 15
  7. 7. Procédé selon la revendication 1, la liaison de données étant susceptible de subir deux perturbations consécutives espacées d'une durée minimale théorique prédéterminée, dans laquelle chaque trame a une durée inférieure à la durée minimale théorique prédéterminée. 20
  8. 8. Ensemble de traitement de données comprenant au moins un dispositif électronique émetteur et un dispositif électronique receveur reliés l'un à l'autre par une liaison de données, les dispositifs électroniques étant agencés pour mettre en oeuvre le procédé selon les 25 revendications 1 à 7.
FR1457839A 2014-02-21 2014-08-14 Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre Active FR3024932B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1457839A FR3024932B1 (fr) 2014-08-14 2014-08-14 Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre
PCT/EP2015/053239 WO2015124538A1 (fr) 2014-02-21 2015-02-16 Procédé de transmission de données présentant une robustesse améliorée, et ensemble de dispositifs permettant la mise en œuvre de ce procédé
US15/120,022 US10477539B2 (en) 2014-02-21 2015-02-16 Data transmission method with improved robustness, and a set of devices for performing it
CN201580009528.8A CN106068500B (zh) 2014-02-21 2015-02-16 具有改善的稳健性的数据传输方法，以及用于执行该方法的一组设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1457839A FR3024932B1 (fr) 2014-08-14 2014-08-14 Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre

Publications (2)

Publication Number Publication Date
FR3024932A1 true FR3024932A1 (fr) 2016-02-19
FR3024932B1 FR3024932B1 (fr) 2017-12-01

Family

ID=51987267

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1457839A Active FR3024932B1 (fr) 2014-02-21 2014-08-14 Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre

Country Status (4)

Country Link
US (1) US10477539B2 (fr)
CN (1) CN106068500B (fr)
FR (1) FR3024932B1 (fr)
WO (1) WO2015124538A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3024932B1 (fr) * 2014-08-14 2017-12-01 Sagem Defense Securite Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre
EP3507944B1 (fr) * 2016-09-02 2022-02-16 ABB Schweiz AG Vote amélioré pour redondance de ligne profibus
JP6717214B2 (ja) 2017-01-18 2020-07-01 株式会社オートネットワーク技術研究所 通信装置、通信システム及びコンピュータプログラム
FR3071118B1 (fr) 2017-09-12 2020-09-04 Thales Sa Dispositif electronique et procede de reception de donnees via un reseau de communication rebonde, systeme de communication et programme d'ordinateur associes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241548A (en) * 1991-05-23 1993-08-31 Motorola, Inc. Method for error correction of a transmitted data word
EP0797326A2 (fr) * 1996-02-23 1997-09-24 Texas Instruments Deutschland Gmbh Méthode de génération d'un signal de réponse corrigé à partir d'un signal de réponse numérique altéré
US20020095635A1 (en) * 2001-01-17 2002-07-18 Stefan Wager Error correction using packet combining during soft handover
EP2453604A2 (fr) * 2010-11-12 2012-05-16 Honeywell International, Inc. Systèmes et procédés de fourniture de données sans fil simplex robustes tolérantes aux erreurs pour systèmes utilisant le transfert de données corrélées temporelles

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455830A (en) * 1992-02-20 1995-10-03 Gregg; Thomas A. Error detection and recovery in parallel/serial buses
US5673291A (en) * 1994-09-14 1997-09-30 Ericsson Inc. Simultaneous demodulation and decoding of a digitally modulated radio signal using known symbols
FI106493B (fi) * 1999-02-09 2001-02-15 Nokia Mobile Phones Ltd Menetelmä ja järjestelmä pakettimuotoisen datan luotettavaksi siirtämiseksi
US20020168033A1 (en) * 2000-02-15 2002-11-14 Hiroshi Suzuki Turbo decoder
US6888844B2 (en) * 2000-04-07 2005-05-03 Broadcom Corporation Method for selecting an operating mode for a frame-based communications network
US6697441B1 (en) * 2000-06-06 2004-02-24 Ericsson Inc. Baseband processors and methods and systems for decoding a received signal having a transmitter or channel induced coupling between bits
US7352770B1 (en) * 2000-08-04 2008-04-01 Intellon Corporation Media access control protocol with priority and contention-free intervals
US7061866B2 (en) * 2002-01-10 2006-06-13 Intel Corporation Metered packet flow for packet switched networks
KR100584170B1 (ko) * 2002-07-11 2006-06-02 재단법인서울대학교산학협력재단 터보 부호화된 복합 재전송 방식 시스템 및 오류 검출 방법
JP4110964B2 (ja) * 2002-12-25 2008-07-02 日本電気株式会社 伝送システムおよびデータ転送方法
US7539489B1 (en) * 2003-04-04 2009-05-26 Veriwave, Incorporated Location-based testing for wireless data communication networks
KR100638017B1 (ko) * 2003-05-30 2006-10-23 엘지전자 주식회사 네트워크 디바이스
JP4440037B2 (ja) * 2004-08-11 2010-03-24 株式会社東芝 通信装置及び通信方法
US8031583B2 (en) * 2005-03-30 2011-10-04 Motorola Mobility, Inc. Method and apparatus for reducing round trip latency and overhead within a communication system
US7889654B2 (en) * 2005-03-30 2011-02-15 At&T Intellectual Property Ii, L.P. Loss tolerant transmission control protocol
US7379450B2 (en) * 2006-03-10 2008-05-27 International Business Machines Corporation System and method for peer-to-peer multi-party voice-over-IP services
US8331386B2 (en) * 2007-02-07 2012-12-11 Agere Systems Llc CRC checking and MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network
JP4859987B2 (ja) * 2007-03-06 2012-01-25 トムソン ライセンシング 適応的でスケーラブルなパケット誤り訂正装置及び方法
KR101378257B1 (ko) * 2007-06-15 2014-03-25 삼성전자주식회사 무선 센서 네트워크에서 가상 백본 구축 방법
US8422411B2 (en) * 2007-10-07 2013-04-16 Motorola Mobility Llc Flexible frame structure in wireless communication system
WO2009141860A1 (fr) * 2008-05-19 2009-11-26 富士通株式会社 Dispositif, procédé et logiciel de vérification
US8238247B2 (en) * 2009-03-25 2012-08-07 Wi-Lan, Inc. System and method for proactive repeat transmission of data over an unreliable transmission medium
WO2011034350A2 (fr) * 2009-09-21 2011-03-24 Lg Electronics Inc. Procédé et appareil d'émission et de réception de signal dans une station relais
US9094419B2 (en) * 2009-11-10 2015-07-28 Netgen Communications, Inc. Real-time facsimile transmission over a packet network
CN102098240A (zh) * 2009-12-15 2011-06-15 意法半导体研发(深圳)有限公司 提高传输效率的灵活的自适应差分系统
CN101826038B (zh) * 2010-04-28 2012-02-08 复旦大学 一种抗sram fpga器件seu的电路及方法
US8588347B1 (en) * 2010-06-23 2013-11-19 Marvell International Ltd. Systems and methods for performing efficient blind decoding at a wireless receiver
US8566669B2 (en) * 2010-07-07 2013-10-22 Ocz Technology Group Inc. Memory system and method for generating and transferring parity information
US8774043B2 (en) * 2011-06-08 2014-07-08 Citrix Systems, Inc. Methods and apparatus for using a layered gear to analyze and manage real-time network quality of service transmission for mobile devices on public networks
US9178757B2 (en) * 2013-12-31 2015-11-03 General Electric Company Serial link fault detection system and method
US9374194B2 (en) * 2013-12-31 2016-06-21 General Electric Company Transmission system error detection and correction system and method
FR3024932B1 (fr) * 2014-08-14 2017-12-01 Sagem Defense Securite Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241548A (en) * 1991-05-23 1993-08-31 Motorola, Inc. Method for error correction of a transmitted data word
EP0797326A2 (fr) * 1996-02-23 1997-09-24 Texas Instruments Deutschland Gmbh Méthode de génération d'un signal de réponse corrigé à partir d'un signal de réponse numérique altéré
US20020095635A1 (en) * 2001-01-17 2002-07-18 Stefan Wager Error correction using packet combining during soft handover
EP2453604A2 (fr) * 2010-11-12 2012-05-16 Honeywell International, Inc. Systèmes et procédés de fourniture de données sans fil simplex robustes tolérantes aux erreurs pour systèmes utilisant le transfert de données corrélées temporelles

Also Published As

Publication number Publication date
CN106068500B (zh) 2017-12-05
US10477539B2 (en) 2019-11-12
WO2015124538A1 (fr) 2015-08-27
US20170070989A1 (en) 2017-03-09
FR3024932B1 (fr) 2017-12-01
CN106068500A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
FR3024932A1 (fr) Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre
EP3008533A2 (fr) Système de commande de vol électrique pour aéronef
CN102136887A (zh) 传输块循环冗余校验方法及装置
FR3006133A1 (fr) Procede de decodage d'un code correcteur, par exemple un turbo-code, par analyse du spectre etendu des mots du code
FR3038752A1 (fr)
EP2209009A1 (fr) Procédé de commande d'un aéronef mettant en oeuvre un système de vote
US20160365948A1 (en) Method and a system for packet reconstruction
US9312991B2 (en) Packet loss recovery on a wireless link in a transmission layer protocol session
FR3014622A1 (fr) Architecture de transmission de donnees critiques dans des systemes avioniques
EP1605621A2 (fr) Transmission de données à capacité de correction d'erreurs améliorée
EP0204612A1 (fr) Procédé de transmission, avec possibilité de correction de paquets d'erreurs, de messages d'information et dispositifs de codage et de décodage pour la mise en oeuvre de ce procédé
EP2865100B1 (fr) Dispositif de correction de deux erreurs avec un code de distance de hamming trois ou quatre
WO2017068441A1 (fr) Limitation de bande passante
US6915471B2 (en) Encoder and method for encoding data
FR3093831A1 (fr) Dispositif pour et procédé de transmission de données
EP2533458A1 (fr) Méthode de génération de clé secrète pour système de communication sans fil
WO2006087497A2 (fr) Procede et dispositif de synchronisation trame
EP3893117B1 (fr) Circuit de vérification du contenu de registres
FR2922699A1 (fr) Decodage iteratif dans un reseau maille, procede et systeme correspondants
WO2020109733A2 (fr) Gestion des données pour le stockage de trames de données dans la mémoire d'un système de transmission de données
KR102119764B1 (ko) 차량용 메시지 패킷을 송수신하는 장치 및 방법
FR3082960A1 (fr) Architecture electronique de vehicule automobile avec redondance des reseaux d’alimentation electrique et de communication inter-calculateurs.
EP3552346A1 (fr) Procédé d'émission d'un message, procédé de réception, dispositif d'émission, dispositif de réception et système de communication associés
FR2981231A1 (fr) Procede de transmission de paquets de donnees
FR3118844A1 (fr) Systeme de transfert securise de donnees numeriques d'aeronef, systeme producteur de donnees, systeme consommateur de donnees, et procede de transfert assoscie

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160219

PLFP Fee payment

Year of fee payment: 3

CD Change of name or company name

Owner name: SAFRAN ELECTRONICS & DEFENSE, FR

Effective date: 20170111

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10