FR3020897A1 - Transistor mos a tension de seuil ajustable - Google Patents

Transistor mos a tension de seuil ajustable Download PDF

Info

Publication number
FR3020897A1
FR3020897A1 FR1454171A FR1454171A FR3020897A1 FR 3020897 A1 FR3020897 A1 FR 3020897A1 FR 1454171 A FR1454171 A FR 1454171A FR 1454171 A FR1454171 A FR 1454171A FR 3020897 A1 FR3020897 A1 FR 3020897A1
Authority
FR
France
Prior art keywords
mos transistor
threshold voltage
region
gate
metal compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1454171A
Other languages
English (en)
Inventor
Rossella Ranica
Vincent Barral
Nicolas Planes
Laurent Garchery
David Petit
Sabrina Kohler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1454171A priority Critical patent/FR3020897A1/fr
Publication of FR3020897A1 publication Critical patent/FR3020897A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

L'invention concerne un transistor MOS dont l'empilement conducteur de grille (11) comprend, sur un isolant de grille (13), un composé métallique (17) surmonté de silicium polycristallin (119), le silicium polycristallin comprenant une région inférieure (119B) en contact avec le composé métallique, une région centrale (119C) et une région supérieure (119A), dans lequel la région inférieure est plus fortement dopée que la région centrale.

Description

B13331 - 14-GR4-0072FR01 1 TRANSISTOR MOS A TENSION DE SEUIL AJUSTABLE Domaine La présente demande concerne le domaine des transistors MOS et notamment les transistors MOS sur SOI ("Semiconductor On Insulator" - semiconducteur sur isolant).
Elle vise plus particulièrement la réalisation de transistors MOS à tension de seuil ajustable. Exposé de l'art antérieur La figure 1 est une vue en coupe schématique d'un transistor MOS formé dans et sur une couche semiconductrice 1 de 10 type SOI ("Semiconductor On Insulator" - semiconducteur sur isolant). La couche 1 repose sur une couche isolante 3 reposant sur un substrat semiconducteur 5. Le transistor comprend, dans la couche semiconductrice 1, des régions 7 de source et de drain séparées l'une de l'autre par une région de formation de canal 15 9. Au-dessus de la région de formation de canal 9, le transistor comprend un empilement conducteur de grille 11 séparé de la couche semiconductrice 1 par un isolant de grille 13. L'empilement conducteur de grille 11 est bordé latéralement d'espaceurs 15 en un matériau isolant. Au-dessus de l'isolant de grille 13, 20 l'empilement conducteur de grille comprend un composé métallique 17 surmonté d'une couche de silicium polycristallin 19. Le composé métallique peut être une couche d'un nitrure métallique, B13331 - 14-GR4-0072FR01 2 d'un métal, d'un alliage métallique ou de plusieurs de ces éléments. Un tel transistor est généralement réalisé par les étapes successives suivantes : a) dépôt de l'isolant de grille 13 puis des couches 17 et 19 de l'empilement conducteur de grille, b) gravure pour ne laisser en place que l'empilement conducteur de grille 11, c) dépôt et gravure d'un ou plusieurs matériaux isolants pour former les espaceurs 15, cette étape entraînant généralement la présence d'une couche d'un isolant au sommet de l'empilement conducteur de grille, et d) implantation simultanée des régions de source et de drain et du silicium polycristallin.
L'implantation de l'étape d) entraîne que la concen- tration en espèces dopantes dans le silicium polycristallin de grille 19 est plus élevée dans une partie supérieure 19A et décroît jusqu'à l'interface avec le composé métallique 17. La tension de seuil, ou tension de mise en conduction, d'un tel transistor MOS dépend principalement du niveau de dopage de la région de formation de canal, des matériaux de l'empilement conducteur de grille et de l'épaisseur de l'isolant de grille. Elle dépend aussi de la longueur de grille du transistor, c'est-à-dire de la distance source - drain.
En figure 2, une courbe 21 représente l'évolution de la tension de seuil Vt, en volts, d'un transistor MOS en fonction de sa longueur de grille L en nm. Cette courbe est obtenue pour un transistor MOS du type de celui de la figure 1 dans lequel le canal est de type N et la région de formation de canal 9 n'est pas dopée. La courbe 21 montre que, pour des longueurs de grille comprises entre 30 et 200 nm, la tension de seuil augmente d'environ 0,4 V à environ 0,5 V, et que, pour des longueurs de grille supérieures à 200 nm la tension de seuil est quasiment constante à une valeur voisine de 0,5 V.
B13331 - 14-GR4-0072FR01 3 Ainsi, pour ajuster la tension de seuil d'un transistor "long", c'est-à-dire un transistor dont la longueur de grille est supérieure à 0,2 pin, il faudrait agir sur l'un des trois paramètres susmentionnés (dopage de la région de canal, 5 matériaux de l'empilement conducteur et épaisseur de l'isolant de grille), ce qui pose des problèmes technologiques sérieux. Il serait souhaitable de disposer d'un transistor MOS dont la tension de seuil soit ajustable sans modification des trois paramètres susmentionnés. 10 Résumé Ainsi, un mode de réalisation prévoit un transistor MOS dont l'empilement conducteur de grille comprend, sur un isolant de grille, un composé métallique surmonté de silicium polycristallin, le silicium polycristallin comprenant une région 15 inférieure en contact avec le composé métallique, une région centrale et une région supérieure, dans lequel la région inférieure est plus fortement dopée que la région centrale. Selon un mode de réalisation, la région supérieure est plus fortement dopée que la région centrale. 20 Selon un mode de réalisation, le transistor MOS est de type SOI. Selon un mode de réalisation, le transistor MOS a une région de formation de canal non dopée. Selon un mode de réalisation, le composé métallique 25 est du nitrure de titane. Selon un mode de réalisation, l'épaisseur du composé métallique est inférieure à 10 nm. Selon un mode de réalisation, le transistor MOS est du type à canal N, et la région inférieure est dopée par des atomes 30 d'arsenic ou de bore. Selon un mode de réalisation, la région supérieure du silicium polycristallin de grille est dopée avec des atomes de bore et de phosphore.
B13331 - 14-GR4-0072FR01 4 Selon un mode de réalisation, le transistor MOS est du type à canal P, et la région inférieure est dopée par des atomes d'arsenic. Selon un mode de réalisation, la région supérieure du 5 silicium polycristallin de grille est dopée avec des atomes de bore et de phosphore. Un mode de réalisation prévoit un procédé d'ajustement de la tension de seuil d'un transistor MOS tel que ci-dessus, comprenant les étapes suivantes : 10 sélectionner une espèce dopante et choisir la concen- tration maximale en fonction de la tension de seuil visée ; et implanter l'espèce dopante ayant une concentration maximale dans une région inférieure du silicium polycristallin en contact avec le composé métallique. 15 Selon un mode de réalisation, le transistor est de type à canal N et le dopant sélectionné est de l'arsenic, le procédé consistant à augmenter la concentration maximale pour diminuer la tension de seuil. Selon un mode de réalisation, le transistor est de 20 type à canal N et le dopant sélectionné est du bore, le procédé consistant à augmenter la concentration maximale pour augmenter la tension de seuil. Selon un mode de réalisation, le transistor est de type à canal P et le dopant sélectionné est de l'arsenic, le 25 procédé consistant à augmenter la concentration maximale pour diminuer la tension de seuil. Selon un mode de réalisation, la concentration maximale est choisie supérieure à 5*1017 at./cm3. Brève description des dessins 30 Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe schématique d'un 35 transistor MOS ; B13331 - 14-GR4-0072FR01 la figure 2 illustre la dépendance entre la tension de seuil d'un transistor MOS et la longueur de la grille ; la figure 3 est une vue en coupe schématique d'un mode de réalisation d'un transistor MOS ; et 5 les figures 4 à 6 illustrent la dépendance entre la tension de seuil et la longueur de grille pour divers exemples de transistors MOS. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de 10 plus, les diverses figures ne sont pas tracées à l'échelle. Description détaillée La figure 3 représente un mode de réalisation d'un transistor MOS formé dans et sur une couche semiconductrice 1 de type SOI. Le transistor comprend les mêmes éléments que ceux du 15 transistor de la figure 1 désignés par les mêmes références. Dans un silicium polycristallin de grille 119 de ce transistor, une région inférieure 119B, en contact avec le composé métallique 17, présente une plus forte concentration en espèces dopantes qu'une région centrale 119C. La région supérieure 119A 20 du silicium polycristallin est plus fortement dopée que la région centrale 119C. Plus particulièrement, il existe un maximum de concentration en espèces dopantes dans la région inférieure 119B, au voisinage de l'interface entre le silicium polycristallin et le composé métallique 17, et il existe un 25 maximum de concentration en espèces dopantes dans la région supérieure 119A, au voisinage du sommet du silicium polycristallin 119. Entre ces maxima, la concentration en espèces dopantes décroit dans la région centrale 119C. A titre d'exemple, le maximum de concentration en 30 espèces dopantes dans la région supérieure 119A est compris entre 5* 1017 et 5* 1019 at./cm3, par exemple égal à 5*1018 at./cm3, le minimum de concentration en espèces dopantes dans la région centrale 119C est compris entre 5* 1016 et 5*1017 at./cm3, par exemple égal à 1017 at./cm3, et le maximum de concentration 35 en espèces dopantes dans la région inférieure 119B est compris B13331 - 14-GR4-0072FR01 6 entre 5*1017 et 5*1019 at./cm3, par exemple égal à 5*1018 at./cm3. Le composé métallique 17 peut être choisi pour avoir son niveau de Fermi à mi-chemin entre la bande de valence et la bande de conduction du matériau semiconducteur de la couche 1 de sorte que, en valeur absolue, la tension de seuil d'un transistor MOS à canal N peut être sensiblement égale à la tension de seuil d'un transistor MOS à canal P. Par exemple, pour une couche semiconductrice 1 en silicium, on pourra choisir du TiN.
L'isolant de grille 13 peut être un isolant à constante diélectrique élevée tel que du HfSiON pouvant être formé sur une couche d'accrochage en un matériau tel que le SiON. La couche semiconductrice 1 peut être une couche de silicium monocristal-lin et la couche isolante 3 peut être une couche d'oxyde de silicium. Les espaceurs 15 sont, par exemple, en nitrure de silicium. A titre d'exemple, les épaisseurs des diverses couches et régions pourront être les suivantes : - de 5 à 50 nm, par exemple 7 nm, pour la couche semiconductrice 1, - de 2 à 5 nm, par exemple 3 nm, pour l'isolant de grille 13, - de 2 à 10 nm, par exemple 6,5 nm, pour le composé métallique 17, et - de 20 à 100 nm, par exemple 43 nm, pour le silicium polycristallin 119. Pour réaliser le transistor de la figure 3, le silicium polycristallin de grille 119 est prédopé entre une étape a) de dépôt des matériaux de la grille et une étape b) de gravure de ces matériaux. L'énergie d'implantation du prédopage est choisie pour qu'il existe un maximum de concentration en espèces dopantes dans la région inférieure 119B, au voisinage de l'interface entre le silicium polycristallin 119 et le composé métallique 17. Un autre maximum de concentration en espèces dopantes est obtenu après une étape d) de dopage du silicium polycristallin de grille 119, cet autre maximum étant localisé B13331 - 14-GR4-0072FR01 7 dans la région supérieure 119A, au voisinage du sommet du silicium polycristallin. Lors de cette étape d), le silicium polycristallin est généralement surmonté d'une couche isolante, par exemple une couche d'oxyde de silicium, résultant d'une étape classique de formation d'un masque dur. A titre d'exemple, l'étape d) de dopage du silicium polycristallin 119 et des régions 7 de source et de drain comprend les étapes successives suivantes : - pour un transistor à canal N : - implanter des atomes de phosphore avec une dose de 1,5*1015 at./cm2 sous 3 keV, - implanter de nouveau des atomes de phosphore avec une dose de 1,5*1015 at./cm2 sous 3 keV, et - implanter des atomes d'arsenic avec une dose de 2*1015 at./cm2 à 7 keV. - pour un transistor MOS à canal P : - implanter des atomes de bore avec une dose de 2,4*1015 at./cm2 sous 3,3 keV, et - implanter du BF2 avec une dose de 2*1015 at./cm2 à 5 keV.
Comme cela est décrit ci-après en relation avec les figures 4 à 6, les espèces dopantes implantées lors du prédopage sont, par exemple, des atomes d'arsenic ou des atomes de bore. En figure 4, trois courbes 23, 25 et 27 illustrent l'évolution de la tension de seuil Vt, en volts, en fonction de la longueur de grille L pour trois exemples de transistors MOS à canal N dans lesquels la région de formation de canal 9 n'est pas dopée. La courbe 23 correspond à un transistor MOS du type de celui de la figure 1 dépourvu de prédopage du silicium polycristallin de grille. Chacune des courbes 25 et 27 corres- pond à un transistor MOS du type de celui de la figure 3 dans lequel, par suite d'un prédopage du silicium polycristallin de grille, la concentration en espèces dopantes de la région inférieure 119B est plus élevée que celle de la région centrale 119C. Les transistors correspondant aux courbes 25 et 27 sont prédopés par implantation d'atomes d'arsenic, la concentration B13331 - 14-GR4-0072FR01 8 en atomes d'arsenic étant plus élevée dans la région inférieure 119B du transistor correspondant à la courbe 27 que dans celle du transistor correspondant à la courbe 25. A titre d'exemple, la prédopage est effectué avec une dose de 3*1015 at./cm2 sous 3 keV pour le transistor correspondant à la courbe 25 et avec une dose de 4*1015 at./cm2 sous 4 keV pour le transistor de la courbe 27. Les courbes 23, 25 et 27 ont des allures similaires. Pour des longueurs de grille inférieures à 0,2 gm, c'est-à-dire pour des transistors "courts", la tension de seuil croît avec la longueur de grille. Pour des longueurs de grille supérieures à 0,2 pin, c'est-à-dire pour des transistors "longs", la tension de seuil est quasiment constante. On constate que, pour une longueur de grille donnée, la tension de seuil du transistor correspondant à la courbe 23 est plus élevée d'environ 25 mV que celle du transistor correspondant à la courbe 25, et que la tension de seuil du transistor correspondant à la courbe 25 est plus élevée d'environ 25 mV que celle du transistor correspondant à la courbe 27.
Les courbes 23, 25 et 27 montrent qu'on abaisse la tension de seuil d'un transistor MOS à canal N en augmentant la concentration en espèces dopantes de type N dans la région inférieure 119C du silicium polycristallin 119, c'est-à-dire au voisinage de l'interface avec le composé métallique 17.
Le prédopage pourra être réalisé dans des régions correspondant à des transistors choisis d'une puce de circuit intégré. Par exemple on choisira de prédoper toutes les régions correspondant à des transistors "longs". Dans ce cas, on peut prévoir de recouvrir toutes les régions correspondant à des transistors "courts" d'un masque anti-implantation. Ainsi, comme l'illustre la courbe 29 en traits pointillés épais, les transistors "courts" auront des tensions de seuil correspondant à celles de la courbe 23 et les transistors "longs" auront une tension de seuil correspondant par exemple à la courbe 27.
B13331 - 14-GR4-0072FR01 9 En figure 5, deux courbes 31 et 33 illustrent l'évolution de la tension de seuil Vt, en volts, en fonction de la longueur de grille L pour deux exemples de transistors MOS à canal N dans lesquels la région de formation de canal 9 n'est 5 pas dopée. La courbe 31 correspond à un transistor MOS du type de celui de la figure 1 dépourvu de prédopage du silicium polycristallin de grille. La courbe 33 correspond à un transistor MOS du type de celui de la figure 3 dans lequel, par suite d'un prédopage du silicium polycristallin de grille, la concen10 tration en espèces dopantes de la région inférieure 119B est plus élevée que celle de la région centrale 119C. Le transistor correspondant à la courbe 33 est prédopé par implantation d'atomes de bore, par exemple, avec une dose de 3*1015 at./cm2 sous 1,5 keV. 15 Les courbes 31 et 33 ont des allures similaires. Pour des longueurs de grille inférieures à 0,2 pin, c'est-à-dire pour des transistors "courts", la tension de seuil croît avec la longueur de grille. Pour des longueurs de grille supérieures à 0,2 pin, c'est-à-dire pour des transistors "longs", la tension de 20 seuil est quasiment constante. On constate que, pour une longueur de grille donnée, la tension de seuil du transistor correspondant à la courbe 33 est plus élevée d'environ 35 mV que celle du transistor correspondant à la courbe 31. Les courbes 31 et 33 montrent qu'on augmente la 25 tension de seuil d'un transistor MOS à canal N en augmentant la concentration en espèces dopantes de type P dans la région inférieure 119B du silicium polycristallin 119, c'est-à-dire au voisinage de l'interface avec le composé métallique 17. Plus particulièrement, dans la zone correspondant aux transistors 30 "courts" (longueur de grille inférieure à 200 nm), on augmente la variation de la tension de seuil, Vt, en fonction de la variation de longueur de grille, ce qui peut être avantageux dans certaines applications. Comme cela a été décrit en relation avec la figure 4, 35 le prédopage pourra être réalisé dans des régions correspondant B13331 - 14-GR4-0072FR01 10 à des transistors choisis d'une puce de circuit intégré, par exemple, en prévoyant de recouvrir d'un masque anti-implantation toutes les régions correspondant aux autres transistors. En figure 6, deux courbes 35 et 37 illustrent l'évolu- tion de la tension de seuil Vt, en valeur absolue et en volts, en fonction de la longueur de grille L pour deux exemples de transistors MOS à canal P dans lesquels la région de formation de canal 9 n'est pas dopée. La courbe 35 correspond à un transistor MOS du type de celui de la figure 1 dépourvu de prédopage du silicium polycristallin de grille. La courbe 37 correspond à un transistor MOS du type de celui de la figure 3 dans lequel, par suite d'un prédopage du silicium polycristallin de grille, la concentration en espèces dopantes de la région inférieure 119B est plus élevée que celle de la région centrale 119C. Le transistor correspondant à la courbe 37 est prédopé par implantation d'atomes d'arsenic, par exemple, avec une dose de 3*1015 at./cm2 sous 3 keV. Les courbes 35 et 37 ont des allures similaires. Pour des longueurs de grille inférieures à 0,2 pin, c'est-à-dire pour des transistors "courts", la valeur absolue de la tension de seuil croît avec la longueur de grille. Pour des longueurs de grille supérieures à 0,2 pin, c'est-à-dire pour des transistors "longs", la tension de seuil est quasiment constante. On constate que, pour une longueur de grille donnée, la valeur absolue de la tension de seuil du transistor correspondant à la courbe 37 est plus faible que celle du transistor correspondant à la courbe 35, l'écart entre ces courbes étant, par exemple, égal à environ 35 mV pour des transistors à canal "long". Les courbes 35 et 37 montrent qu'on diminue la valeur absolue de la tension de seuil d'un transistor MOS à canal P en augmentant la concentration en espèces dopantes de type N dans la région inférieure 119B du silicium polycristallin 119, c'est-à-dire au voisinage de l'interface avec le composé métallique 17.
B13331 - 14-GR4-0072FR01 11 Comme cela a été décrit en relation avec la figure 4 ou 5, le prédopage pourra être réalisé dans des régions correspondant à des transistors choisis d'une puce de circuit intégré, par exemple, en prévoyant de recouvrir d'un masque anti- implantation toutes les régions correspondant à d'autres transistors. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, le prédopage du silicium polycristallin de grille pour moduler la tension de seuil d'un transistor peut être appliqué à d'autres transistors MOS que celui représenté en figure 3, par exemple, un transistor comprenant d'autres types d'espaceurs que ceux représentés, par exemple des espaceurs d'air. Le prédopage peut aussi être effectué sur le silicium polycristallin de grille d'un transistor comprenant des régions de source, drain et formation de canal ayant des topologies différentes de celles décrites précédemment, par exemple, des régions de drain et de source comprenant une portion épitaxiée. En outre, bien que l'on ait décrit un transistor formé dans une couche de silicium de type SOI, le transistor pourra également être formé sur un substrat semiconducteur massif. On pourra aussi prévoir de remplacer le silicium par un autre semiconducteur, par exemple du Si-Ge. Bien que dans la description faite précédemment, la longueur de grille limite entre des transistors "courts" et des transistors "longs" est égale à 0,2 pin, on comprendra que la longueur de grille limite entre transistors "courts" et transistors "longs" peut être choisie égale à la longueur grille au-delà de laquelle la tension de seuil d'un transistor devient quasiment constante. Afin de moduler la tension de seuil d'un transistor MOS, on a décrit un prédopage du silicium polycristallin de grille sous certaines conditions d'implantation avec du bore ou de l'arsenic pour obtenir un maximum de concentration au voisi- nage de l'interface entre le silicium polycristallin et le B13331 - 14-GR4-0072FR01 12 composé métallique. L'homme de métier pourra adapter les conditions d'implantation et/ou utiliser d'autres espèces dopantes sans qu'il ne fasse preuve d'activité inventive. Plus généralement, les niveaux de dopage et les épaisseurs des diverses couches et/ou régions indiqués précédemment sont donnés à titre indicatif et pourront être adaptés par l'homme de métier, par exemple, la région de formation de canal pourra être une région dopée. On comprendra que des étapes supplémentaires de fabri- cation pourront être effectuées pour réaliser les modifications susmentionnées. On pourra prévoir des étapes supplémentaires, par exemple, une étape de siliciuration de la région supérieure 119A du silicium polycristallin de grille et/ou de la surface supérieure des régions de drain et de source.

Claims (15)

  1. REVENDICATIONS1. Transistor MOS dont l'empilement conducteur de grille (11) comprend, sur un isolant de grille (13), un composé métallique (17) surmonté de silicium polycristallin (119), le silicium polycristallin comprenant une région inférieure (119B) en contact avec le composé métallique, une région centrale (119C) et une région supérieure (119A), dans lequel la région inférieure est plus fortement dopée que la région centrale.
  2. 2. Transistor MOS selon la revendication 1, dans lequel la région supérieure (119A) est plus fortement dopée que la région centrale (119C).
  3. 3. Transistor MOS selon la revendication 1 ou 2, de type SOI.
  4. 4. Transistor MOS l'une quelconque des revendications 1 à 3, ayant une région de formation de canal (9) non dopée.
  5. 5. Transistor MOS selon l'une quelconque des revendi- cations 1 à 4, dans lequel le composé métallique (17) est du nitrure de titane.
  6. 6. Transistor MOS selon l'une quelconque des revendications 1 à 5, dans lequel l'épaisseur du composé métallique (17) est inférieure à 10 nm.
  7. 7. Transistor MOS selon l'une quelconque des revendications 1 à 6, du type à canal N, dans lequel la région inférieure (119B) est dopée par des atomes d'arsenic ou de bore.
  8. 8. Transistor MOS selon la revendication 6 ou 7, dans 25 lequel la région supérieure (119A) du silicium polycristallin de grille (119) est dopée avec des atomes de bore et de phosphore.
  9. 9. Transistor MOS selon l'une quelconque des revendications 1 à 5, du type à canal P, dans lequel la région inférieure (119B) est dopée par des atomes d'arsenic. 30
  10. 10. Transistor MOS selon la revendication 9, dans lequel la région supérieure (119A) du silicium polycristallin de grille (119) est dopée avec des atomes de bore et de phosphore.B13331 - 14-GR4-0072FR01 14
  11. 11. Procédé d'ajustement de la tension de seuil d'un transistor MOS selon l'une quelconque des revendications 1 à 5, comprenant les étapes suivantes : sélectionner une espèce dopante et choisir la concen5 tration maximale en fonction de la tension de seuil visée ; et implanter l'espèce dopante ayant une concentration maximale dans une région inférieure (119B) du silicium polycristallin (119) en contact avec le composé métallique (17).
  12. 12. Procédé selon la revendication 11, dans lequel le 10 transistor est de type à canal N et le dopant sélectionné est de l'arsenic, le procédé consistant à augmenter la concentration maximale pour diminuer la tension de seuil.
  13. 13. Procédé selon la revendication 11, dans lequel le transistor est de type à canal N et le dopant sélectionné est du 15 bore, le procédé consistant à augmenter la concentration maximale pour augmenter la tension de seuil.
  14. 14. Procédé selon la revendication 11, dans lequel le transistor est de type à canal P et le dopant sélectionné est de l'arsenic, le procédé consistant à augmenter la concentration 20 maximale pour diminuer la tension de seuil.
  15. 15. Procédé selon l'une quelconque des revendications 11 à 14, dans lequel la concentration maximale est choisie supérieure à 5*1017 at./cm3.
FR1454171A 2014-05-09 2014-05-09 Transistor mos a tension de seuil ajustable Pending FR3020897A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1454171A FR3020897A1 (fr) 2014-05-09 2014-05-09 Transistor mos a tension de seuil ajustable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1454171A FR3020897A1 (fr) 2014-05-09 2014-05-09 Transistor mos a tension de seuil ajustable

Publications (1)

Publication Number Publication Date
FR3020897A1 true FR3020897A1 (fr) 2015-11-13

Family

ID=50976961

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1454171A Pending FR3020897A1 (fr) 2014-05-09 2014-05-09 Transistor mos a tension de seuil ajustable

Country Status (1)

Country Link
FR (1) FR3020897A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994014198A1 (fr) * 1992-12-11 1994-06-23 Intel Corporation Transistor a oxyde metallique comportant une electrode porte composite et procede de fabrication de cet element
US5885874A (en) * 1997-04-21 1999-03-23 Advanced Micro Devices, Inc. Method of making enhancement-mode and depletion-mode IGFETS using selective doping of a gate material
US6365463B2 (en) * 1999-05-21 2002-04-02 Nat Semiconductor Corp Method for forming a high-precision analog transistor with a low threshold voltage roll-up and a digital transistor with a high threshold voltage roll-up
US20120038009A1 (en) * 2010-08-11 2012-02-16 Globalfoundries Singapore PTE, LTD. Novel methods to reduce gate contact resistance for AC reff reduction
US20130105905A1 (en) * 2011-10-31 2013-05-02 Yun-Hyuck Ji Semiconductor device with metal gate and high-k dielectric layer, cmos integrated circuit, and method for fabricating the same
US20130334608A1 (en) * 2011-02-10 2013-12-19 Daisaku Ikoma Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994014198A1 (fr) * 1992-12-11 1994-06-23 Intel Corporation Transistor a oxyde metallique comportant une electrode porte composite et procede de fabrication de cet element
US5885874A (en) * 1997-04-21 1999-03-23 Advanced Micro Devices, Inc. Method of making enhancement-mode and depletion-mode IGFETS using selective doping of a gate material
US6365463B2 (en) * 1999-05-21 2002-04-02 Nat Semiconductor Corp Method for forming a high-precision analog transistor with a low threshold voltage roll-up and a digital transistor with a high threshold voltage roll-up
US20120038009A1 (en) * 2010-08-11 2012-02-16 Globalfoundries Singapore PTE, LTD. Novel methods to reduce gate contact resistance for AC reff reduction
US20130334608A1 (en) * 2011-02-10 2013-12-19 Daisaku Ikoma Semiconductor device
US20130105905A1 (en) * 2011-10-31 2013-05-02 Yun-Hyuck Ji Semiconductor device with metal gate and high-k dielectric layer, cmos integrated circuit, and method for fabricating the same

Similar Documents

Publication Publication Date Title
US20210384349A1 (en) High Voltage Transistor Structure
US9768074B2 (en) Transistor structure and fabrication methods with an epitaxial layer over multiple halo implants
US7612364B2 (en) MOS devices with source/drain regions having stressed regions and non-stressed regions
US7615435B2 (en) Semiconductor device and method of manufacture
US20060154428A1 (en) Increasing doping of well compensating dopant region according to increasing gate length
FR2812970A1 (fr) Transistor a effet de champ de type metal-oxyde-semiconducteur a sillicium sur isolant et son procede de fabrication
EP3203527A1 (fr) Transistor a heterojonction a haute mobilite electronique de type normalement bloque
FR2981503A1 (fr) Transistor mos non sujet a l'effet hump
KR100763230B1 (ko) 반도체 소자용 매몰 웰
FR2953062A1 (fr) Diode de protection bidirectionnelle basse tension
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR3020897A1 (fr) Transistor mos a tension de seuil ajustable
FR3099638A1 (fr) Procédé de fabrication comprenant une définition d’une longueur effective de canal de transistors MOSFET
US11488871B2 (en) Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate
FR3069374A1 (fr) Transistor mos a effet bosse reduit
FR3069376A1 (fr) Transistor comprenant une grille elargie
EP3731281A1 (fr) Dispositif semiconducteur latéral doté d'une source surélevée et d'un drain et procédé de fabrication correspondant
FR3069377A1 (fr) Transistor mos a double blocs de grille a tension de claquage augmentee
US9966435B2 (en) Body tied intrinsic FET
EP0065464B1 (fr) Procédé de fabrication de circuits intégrés de type MOS
WO1998047173A1 (fr) Transistor mos a fort gradient de dopage sous sa grille
EP1369909A1 (fr) Procédé de fabrication d'un transistor MOS de longueur de grille réduite, et ciruit intégré comportant un tel transistor
FR2815174A1 (fr) Transistors mos miniaturises de type ldd
US20150303061A1 (en) Dual pocket approach in pfets with embedded si-ge source/drain
US10580898B2 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20151113