FR3003085A1 - Substrat semi-conducteur monolithique a base de silicium, divise en sous-cellules - Google Patents
Substrat semi-conducteur monolithique a base de silicium, divise en sous-cellules Download PDFInfo
- Publication number
- FR3003085A1 FR3003085A1 FR1352097A FR1352097A FR3003085A1 FR 3003085 A1 FR3003085 A1 FR 3003085A1 FR 1352097 A FR1352097 A FR 1352097A FR 1352097 A FR1352097 A FR 1352097A FR 3003085 A1 FR3003085 A1 FR 3003085A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- type
- wafer
- boxes
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 108
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 49
- 239000010703 silicon Substances 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000001301 oxygen Substances 0.000 claims abstract description 40
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000010292 electrical insulation Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 24
- 239000002800 charge carrier Substances 0.000 claims description 19
- 230000004913 activation Effects 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 81
- 239000001257 hydrogen Substances 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 238000001994 activation Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013532 laser treatment Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 230000005355 Hall effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000007725 thermal activation Methods 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 238000004566 IR spectroscopy Methods 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/03529—Shape of the potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Photovoltaic Devices (AREA)
Abstract
La présente invention concerne un substrat semi-conducteur monolithique (10) à base de silicium, divisé verticalement en sous-cellules isolées les unes des autres, comprenant un base (1) en silicium de type p ou de type n présentant une concentration en oxygène interstitiel comprise entre 1017 et 2.1018 cm-3, et intégrant au niveau d'au moins une de ses faces des caissons surdopés n+ et/ou p+ non contigus les uns par rapport aux autres, caractérisé en ce qu'au moins une zone du substrat, intercalée entre deux caissons successifs et s'étendant sur toute l'épaisseur (e) du substrat, est une zone d'isolation électrique (3) présentant une concentration en donneurs thermiques à base d'oxygène interstitiel distincte de celle de la base (1). Elle concerne encore des procédés de fabrication d'un tel substrat.
Description
La présente invention se rapporte à un nouveau substrat semi-conducteur monolithique à base de silicium, divisé verticalement en plusieurs sous-cellules isolées les unes des autres, et à différentes variantes de procédé pour sa préparation. Un tel substrat est particulièrement avantageux dans le cadre de l'élaboration de cellules et modules photovoltaïques. Actuellement, les modules photovoltaïques (PV) sont majoritairement fabriqués à partir de l'assemblage de cellules en silicium mono- ou multi-cristallin, ces cellules étant généralement réalisées à partir de plaquettes, également appelées « wafers », de conductivité électrique p.
Dans des modules PV de taille raisonnable, de l'ordre du m2, le standard de taille pour les plaquettes (156 x 156 mm) fait que les tensions de circuit ouvert (Vo, en terminologie anglo-saxonne) des modules PV sont limitées à quelques dizaines de Volts. Différentes voies ont été explorées pour tenter d'augmenter la tension Vo, des modules PV.
Une première option pourrait consister à utiliser des matériaux autres que le silicium (Si) cristallin, notamment des semi-conducteurs présentant des amplitudes de bande interdite (ou « band gap » en langue anglaise) supérieures au 1,1 eV (électron-volt) du silicium, comme par exemple un matériau de type Si amorphe sur Si cristallin, issu de la technologie dite à hétéroj onction, ou encore des matériaux du type CdTe (tellurure de cadmium). Malheureusement, l'amélioration en termes de tensions de circuit ouvert est limitée, car l'utilisation de semi-conducteurs à bande interdite trop élevée (>2 eV) conduit à une baisse significative de la quantité de photons absorbée et à une perte en rendement de conversion énergétique. Une autre possibilité serait de réduire la taille des cellules par rapport au standard actuel de 156 x 156 mm, ce qui permettrait, par mise en série d'un plus grand nombre de cellules formant le module, d'accroître la valeur de la tension Vo,. Cependant cette solution rendrait plus délicate les opérations de manutention pour l'élaboration des modules. Par ailleurs, la nécessité de garder un espace entre cellules formant le module PV pour la connectique conduit à une perte de surface utile (i.e. permettant la photogénération de porteurs électriques). Cette perte de surface est plus importante avec la mise en oeuvre d'un plus grand nombre de cellules de taille réduite. Enfin, sauf à utiliser une technologie de cellule à contacts arrière (RCC, Rear Contact Cell en terminologie anglo saxonne), cette solution pose des problèmes délicats de métallisation et de connectique. Pour tenter de réduire cette perte de surface utile, il pourrait être envisagé de réaliser une plaquette monolithique de taille standard 156 x 156 mm, et de graver a posteriori des tranchées, par exemple par ablation laser, ce qui aurait pour effet de créer effectivement une pluralité de cellules de plus petite taille. Cependant, le traitement de gravure est susceptible de conduire à une fragilisation de la plaquette, et donc à des problèmes de tenue mécanique. Par ailleurs, il demeure un problème d'isolation entre les sous-cellules (même pour une isolation correspondant à 50 % de l'épaisseur du substrat, comme cela est mentionné dans le document [1]. Pour pallier cette difficulté, Goetzberger [1] propose de réaliser une séparation électrique, soit par dopage, soit par bombardement électronique pour créer une zone de défauts de structure de haute résistivité. Cependant, ces solutions ont pour inconvénient majeur de créer des centres recombinants pour les porteurs minoritaires. Par ailleurs, rien dans le document [1] ne permet de juger de l'efficacité de l'isolation électrique ainsi réalisée ; il est d'ailleurs mentionné que la séparation peut n'être pas totalement efficace. Plus récemment, Pozner et al. [2] ont envisagé par modélisation la mise en série de cellules à plans de jonction p-n verticaux, à la différence de la configuration des wafers classiques où le plan de jonction est horizontal. L'intérêt de cette approche est de pouvoir envisager un traitement de type collectif, sur substrat monolithique, pour la réalisation des cellules. Toutefois, de nombreuses questions techniques restent ouvertes quant à la réalisation en pratique d'une telle structure, dont le coût risque, par ailleurs, d'être très élevé. Par conséquent, il demeure un besoin de disposer de dispositifs semi- conducteurs à base de silicium, appropriés pour la réalisation de modules PV à haute tension de circuit ouvert, et minimisant les surfaces inactives (i.e. ne permettant pas la collecte des porteurs photogénérés). La présente invention vise précisément à proposer un nouveau dispositif semiconducteur à base de silicium monolithique, subdivisé en plusieurs sous-cellules isolées électriquement les unes des autres, et permettant de pallier les inconvénients précités, ainsi que des procédés pour accéder à un tel dispositif Plus précisément, la présente invention concerne, selon un premier de ses aspects, un substrat semi-conducteur monolithique à base de silicium, divisé verticalement en sous-cellules isolées les unes des autres, comprenant une base en silicium de type p ou de type n présentant une concentration en oxygène interstitiel comprise entre 1017 et 2.1018 cm-3, et intégrant au niveau d'au moins une de ses faces des caissons surdopés n+ et/ou p+ non contigus les uns par rapport aux autres, caractérisé en ce qu'au moins une zone du substrat, intercalée entre deux caissons successifs et s'étendant sur toute l'épaisseur du substrat, est une zone d'isolation électrique présentant une concentration en donneurs thermiques à base d'oxygène interstitiel distincte de celle de la base.
Dans la suite du texte, et sauf indication contraire, la plaquette, le substrat semi-conducteur et le dispositif sont caractérisés lorsqu'ils sont observés dans leur position horizontale. Ainsi, en particulier, le substrat selon l'invention est défini comme étant divisé verticalement en sous-cellules, dans un plan vertical de coupe du substrat positionné horizontalement.
Par « zone d'isolation électrique », on entend une zone du substrat présentant une forte résistivité, en particulier supérieure ou égale à 2 kflcm et avantageusement supérieure ou égale à 10 kflcm. De manière idéale, une telle zone peut être une zone intrinsèque, dans laquelle les concentrations de porteurs de charge de type électrons et de porteurs de charge de type trous sont similaires.
Selon un autre de ses aspects, la présente invention propose des procédés permettant d'accéder, de manière aisée, à un tel substrat, via le contrôle des concentrations locales en donneurs thermiques à base d'oxygène interstitiel. Les donneurs thermiques à base d'oxygène interstitiel sont des petits agglomérats d'oxygène, typiquement formés de l'association de 3 à 20 atomes d'oxygène, qui se comportent en donneurs d'électrons dans le silicium. Il est connu [3] que, dans des plaquettes de silicium contenant de l'oxygène, des recuits thermiques à des températures de 400-500 °C permettent la formation de ces donneurs thermiques. Lorsque ces donneurs thermiques sont générés dans le silicium de type p, ils peuvent alors entraîner une compensation du matériau et son changement de conductivité.
On désignera par la suite par « donneurs thermiques », ou plus simplement sous l'abréviation « DT », les donneurs thermiques à base d'oxygène interstitiel.
Comme détaillé dans la suite du texte, un substrat selon l'invention peut être élaboré à partir d'une plaquette (encore appelée « wafer ») de silicium standard de conductivité électrique initiale homogène de type p, mais également à partir de plaquettes de silicium à forte résistivité, en particulier supérieure à 1 kflcm, voire des plaquettes en silicium dit intrinsèque, dans lesquelles les concentrations de trous et d'électrons dans le matériau sont similaires. Dans la suite du texte, on désignera par le terme « plaquette », le matériau de départ, destiné à subir une pluralité d'étapes, comme détaillé dans la suite du texte, pour former le « substrat » final selon l'invention dans lequel sont intégrés les caissons surdopés n+ et p+ et les zones d'isolation électrique. Au sens de l'invention, on entend par « substrat » final, le matériau final obtenu à l'issue des différentes étapes de transformation de la plaquette de départ, et dans lequel sont intégrés les caissons et les zones d'isolation électrique. En particulier, au sens de l'invention, on entend par « substrat de type p» (respectivement de type n), un substrat comportant une majeure partie (appelée « base ») dopée selon un type p (respectivement un type n) et dans lequel sont au moins intégrés les zones d'isolation électrique et les caissons surdopés n+ et/ou p+. Selon encore un autre de ses aspects, la présente invention concerne un dispositif semi-conducteur comportant un substrat tel que défini précédemment.
Un dispositif semi-conducteur selon l'invention est avantageusement une cellule photovoltaïque. Il peut s'agir d'une cellule à émetteur face avant, une cellule bifaciale, une cellule à émetteur face arrière, une cellule à contacts en face arrière (RCC), notamment de structure de type contacts arrières interdigités (MC) ou encore de structure de type MWT (« Metallization Wrap Through » en langue anglaise), ou une cellule à hétérojonction de type a-Si :H sur c-Si. Les dispositifs selon l'invention, divisés en une pluralité de sous-cellules de tailles contrôlées, permettent avantageusement de produire des modules PV présentant une tension de circuit ouvert accrue, tout en conservant une taille raisonnable standard de l' ordre du m2.
D'autres caractéristiques, avantages et modes d'application des substrats et dispositifs selon l'invention et des procédés pour leur préparation, ressortiront mieux à la lecture de la description détaillée qui va suivre, des exemples de réalisation de l'invention et à l'examen des dessins annexés, sur lesquels : - la figure 1 représente, de manière schématique, dans un plan vertical de coupe, la structure d'un substrat semi-conducteur conforme à l'invention, selon un mode de réalisation particulier ; - la figure 2 représente, de manière schématique, dans un plan vertical de coupe, la structure de dispositifs conformes à l'invention selon deux modes de réalisation particuliers (figure 2a: cas d'une cellule bifaciale ; figure 2b : cas d'une cellule RCC) ; - la figure 3 représente, de manière schématique, les différentes étapes d'un procédé de préparation d'un substrat selon l'invention, selon un premier mode de réalisation ; - la figure 4 représente, de manière schématique, les différentes étapes d'un procédé de préparation d'un substrat selon l'invention, selon un second mode de réalisation ; - la figure 5 représente, de manière schématique, les différentes étapes d'un procédé de préparation d'un substrat selon l'invention, selon un troisième mode de réalisation ; - la figure 6 représente, de manière schématique, les différentes étapes d'un procédé de préparation d'un substrat selon l'invention, selon un quatrième mode de réalisation ; - la figure 7 représente, de manière schématique, les différentes étapes du procédé de préparation d'un dispositif selon l'invention, mises en oeuvre en exemple 1 ; - la figure 8 représente, de manière schématique, les différentes étapes du procédé de préparation d'un dispositif selon l'invention, mises en oeuvre en exemple 2. Il convient de noter que, pour des raisons de clarté, les différents éléments sur les figures sont représentés en échelle libre, les dimensions réelles des différentes parties n'étant pas respectées.30 Dans la suite du texte, les expressions « compris entre ... et ... », « allant de ... » et « variant de .. » sont équivalentes et entendent signifier que les bornes sont incluses, sauf mention contraire. Sauf indication contraire, l'expression « comportant/comprenant un(e) » doit 5 être comprise comme « comportant/comprenant au moins un(e) ». SUBSTRAT SEMI-CONDUCTEUR MONOLITHIQUE A BASE DE SILICIUM ET DIVISE EN SOUS-CELLULES Il est fait référence dans la description qui suit, à la figure 1 annexée. 10 Le substrat semi-conducteur monolithique à base de silicium (10) selon l'invention comprend une base (1) en silicium de type p ou de type n, autrement dit comporte une majeure partie dopée de type p ou de type n. La base du substrat dopée p peut plus particulièrement comprendre une concentration en porteurs de charge majoritaires de type trous comprise entre 1014 et 5.106 15 cm-3, en particulier de 1014 à 1016. La concentration en porteurs de charge de type trous peut par exemple être déduite par la méthode de mesure par effet Hall. La base du substrat dopée n peut plus particulièrement comprendre une concentration en porteurs de charges majoritaires de type électrons comprise entre 1014 et 20 2.106 cm-3, en particulier de 1014 à 1016. La teneur en porteurs de charge de type électrons peut être par exemple déterminée par mesure de l'effet Hall (qui permet de déterminer le type de dopage). Un substrat (10) selon l'invention peut présenter une épaisseur (e) allant de 100 à 500 pm, en particulier de 150 à 300 p.m. 25 Il peut présenter une longueur totale (Lp) allant de 10 à 30 cm, en particulier de 12,5 à 15,6 cm. Comme précisé ci-dessus, la base (1) du substrat selon l'invention comprend une concentration en oxygène interstitiel comprise entre 1017 et 2.1018 cm-3, en particulier entre 5.1017 et 1 5 . 1 0 1 8 c m -3 . 30 Cette concentration prend en compte la teneur en oxygène interstitiel, non présent sous forme d'agglomérats (donneurs thermiques).
La concentration en oxygène interstitiel peut être par exemple obtenue par analyse par spectroscopie infrarouge à transformée de Fourier (en langue anglaise « Fourier Transformed InfraRed Spectroscopy » (FTIR)).
Selon un autre de ses caractéristiques, le substrat (10) selon l'invention présente, au niveau d'au moins une de ses faces, des caissons surdopés n+ et/ou p+, non contigus les uns par rapport aux autres. Par « non contigus », on entend signifier que les caissons intégrés dans le substrat au niveau d'une même face ne sont pas adjacents les uns aux autres. Ils sont espacés par une zone d'isolation électrique, comme représenté dans un plan vertical de coupe en figure 1. Autrement dit, les caissons intégrés au niveau d'une même face ne forment pas une couche dopée continue. Les caissons n+ peuvent présenter un taux de dopage en éléments dopants de type n, par exemple en phosphore, supérieur ou égal à 1.1019 cm-2, en particulier allant de 1019 à 2.102° cm-3. Les caissons p+ peuvent présenter un taux de dopage en éléments dopants de type p, par exemple en bore, supérieur ou égal à 1.1019 cm-2, en particulier allant de 1019 à 2.1020 cm-2.
Il appartient à l'homme du métier d'ajuster l'agencement des caissons et des zones d'isolation électrique du substrat de l'invention, notamment au regard de l'architecture du dispositif semi-conducteur, notamment de la cellule photovoltaïque, qu'il souhaite former à partir de ce substrat. Ainsi, selon une première variante de réalisation, comme représenté en figure 1, le substrat peut comporter, au niveau de chacune de ses faces, une alternance de caissons surdopés n+ et p+. Plus particulièrement, chaque caisson surdopé n+ ou p+, intégré dans le substrat au niveau de l'une de ses faces, fait face à un caisson de conductivité opposée p+ ou n+, intégré dans le substrat au niveau de la face opposée.
Selon un mode de réalisation particulier, tous les caissons successifs au niveau d'une même face peuvent être de même nature.
Autrement dit, le substrat de l'invention peut présenter au niveau de l'une de ses faces, une succession de caissons surdopés n+ et, au niveau de la face opposée, une succession de caissons surdopés p+, comme représenté par exemple en figures 3c, 4b, 5c et 6b.
Par caissons « successifs », on entend désigner deux caissons non contigus qui se suivent au niveau d'une même face. Autrement dit, deux caissons successifs sont espacés l'un de l'autre par une zone d'isolation électrique (3). Alternativement, le substrat de l'invention peut présenter, au niveau de chacune de ses faces, des caissons successifs de conductivité alternée n+ et p+, comme c'est le cas par exemple pour le substrat représenté en figure 1. Dans le cadre de cette variante de réalisation, des zones d'isolation électrique (3) peuvent être formées au niveau de chacune des zones du substrat intercalée entre deux caissons successifs. Ainsi, selon un mode de réalisation particulier, le substrat de l'invention peut être divisé en sous-cellules (2) alternées de type n+/n/p+ et p+/n/n+ isolées les unes des autres par des zones d'isolation électrique (3), comme représenté en figure 1, ou bien de type n+/p/p+ et p+/p/n+ isolées les unes des autres par des zones d'isolation électrique. Une telle configuration est par exemple mise en oeuvre pour la fabrication d'une cellule photovoltaïque bifaciale telle qu'illustrée en figure 2a.
La largeur (Le) des caissons intégrés dans le substrat peut être adaptée au regard de la structure de la cellule photovoltaïque souhaitée. D'une manière générale, chacun des caissons surdopés n+ et/ou p+ peut présenter, dans un plan vertical de coupe, une largeur (Le) d'au moins 1 mm, en particulier allant de 1 mm à 10 cm, et plus particulièrement de 5 mm à 5 cm.
Selon une seconde variante de réalisation, comme c'est le cas pour le dispositif représenté en figure 2b, le substrat de l'invention peut présenter, au niveau d'une seule de ses deux faces, une alternance de caissons surdopés n+ et p+. En particulier, il peut présenter, au niveau de la face opposée aux caissons, une 30 couche continue dopée n+ ou p+.
Une telle architecture peut être mise en oeuvre, par exemple, pour la fabrication d'une cellule photovoltaïque à contacts et jonctions en face arrière (RCC), par exemple à contacts arrières interdigités (IBC). Dans le cadre de cette variante de mise en oeuvre, la largeur (Le) des caissons n+ et p+ est généralement comprise entre 200 et 1500 um. Toujours dans le cadre de la réalisation d'une cellule de type RCC, le dispositif (100) selon l'invention peut comporter des zones d'isolation électrique (3) tous les 15 à 20 éléments de symétrie, de façon à obtenir un élément de sous-cellule complet de largeur entre 5 mm et 5 cm. Par « élément de symétrie », on entend désigner, dans le plan vertical de coupe, l'ensemble formé d'un caisson p+, d'un caisson n+ et de la zone de substrat séparant les deux caissons successifs. La largeur moyenne, dans le plan de coupe, de l'élément de symétrie, peut être par exemple d'environ 1500 um. Une telle variante de cellule est représentée schématiquement en figure 2b. En revanche, il est exclu selon l'invention de mettre en oeuvre au niveau d'une des faces du substrat une couche continue n+ et, au niveau de la face opposée, une couche continue p+. D'une manière générale, les caissons n+ et/ou p+ d'un substrat (10) selon l'invention peuvent s'étendre dans le substrat sur une épaisseur allant de 100 nm à 2 um, de préférence d'environ 600 nm. Les zones d'isolation électrique (3) intercalées entre deux caissons successifs et s'étendant sur toute l'épaisseur (e) du substrat présentent de préférence une résistivité supérieure ou égale à 2 kflcm, en particulier supérieure ou égale à 10 kflcm.
La résistivité peut être mesurée par toute méthode conventionnelle, comme par exemple, par la méthode de mesure dite des 4 pointes, ou encore par mesure de l'effet des courants de Foucault induit par un champ magnétique alternatif Selon un mode de réalisation particulier, chacune des zones d'isolation électrique (3) présentent avantageusement, dans le plan vertical de coupe, une largeur (Li) 30 allant de 50 um à 5 mm, de préférence de 200 lm à 1 mm. En effet, une zone d'isolation électrique trop longue dans le dispositif final est susceptible de conduire à une perte de manière active et donc une baisse du rendement énergétique au niveau du module qui sera formé à partir de ces dispositifs. En revanche, une zone d'isolation électrique trop courte peut s'avérer insuffisante pour assurer une bonne isolation entre les sous-cellules, ce qui peut également conduire à une baisse de rendement au niveau du module résultant.
Selon encore une autre caractéristique d'un substrat selon l'invention, les zones d'isolation électrique (3) présentent une concentration en donneurs thermiques à base d'oxygène interstitiel (DT) distincte de celle de la base (1) du substrat (10). Comme détaillé plus précisément dans la suite du texte, suivant le procédé et la conductivité de la plaquette de départ mise en oeuvre pour la préparation du substrat final, les DTs peuvent être formés, soit au niveau des zones d'isolation électrique (3), soit au niveau de la base (1) du substrat (10). Il est à noter qu'un recuit global d'un substrat final conforme à l'invention, par exemple à une température supérieure ou égale à 600 °C, notamment comprise entre 600 et 700 °C, permet la dissolution (encore appelée « annihilation ») de l'ensemble des DT et conduit à retrouver un substrat de conductivité homogène hormis pour les caissons qui eux conservent leur surdopage. Cette caractéristique peut être avantageusement utilisée pour distinguer un dispositif selon l'invention, de dispositifs qui ne seraient pas obtenus par un procédé conforme à l'invention.
FABRICATION DU SUBSTRAT Il est fait référence dans la description qui suit aux figures 3 à 6 annexées, qui représentent schématiquement, les différentes étapes de transformation d'une plaquette de départ pour obtenir un substrat selon l'invention, suivant les différentes variantes de procédé développées ci-dessous.
Comme évoqué précédemment, la plaquette en silicium de départ, mise en oeuvre pour former le substrat final d'un dispositif selon l'invention, peut être de type p ou à forte résistivité. On entend plus particulièrement désigner par plaquette de silicium «à forte résistivité », une plaquette de silicium présentant une résistivité supérieure ou égale à 1 kflcm, en particulier supérieure ou égale à 2 kflcm, et avantageusement supérieure ou égale à 10 kflcm. En revanche, la plaquette en silicium de départ ne peut pas être de type n.
Quant au substrat final obtenu à l'issue des différentes étapes de transformation de la plaquette de départ, il peut comporter une base de type p ou de type n. Selon un premier mode de réalisation, un substrat (10) conforme à l'invention peut être élaboré à partir d'une plaquette en silicium dopé p comprenant plus particulièrement une concentration en porteurs de charge de type trous (po) comprise entre 1014 et 2.1016 cml, et une concentration en oxygène interstitiel [0,] comprise entre 1017 et 2.1018 cml. Selon un mode de réalisation particulier, la plaquette de départ en silicium dopé p peut présenter une concentration en porteurs de charge de type trous allant de 5.1014 à 106, en particulier de 5.1014 à 5.1015 cml. Selon un mode de réalisation particulier, la plaquette de départ en silicium dopé p présente une concentration en oxygène interstitiel [0,] allant de 5.1017 à 1 5 1018 -3 C111 . De manière avantageuse, la variation relative de la concentration en oxygène interstitiel dans la plaquette en silicium de départ est inférieure à 40 %, en particulier inférieure à 20 % et de préférence inférieure à 10 %. Une telle plaquette en silicium dopé p peut être issue d'un lingot multicristallin, monocristallin ou monolike. Elle peut être par exemple obtenue par découpe d'un lingot de silicium formé selon des techniques connues de l'homme du métier, par solidification dirigée d'un bain fondu, en particulier par la technique de refroidissement sous gradient (encore connue sous l'appellation « gradient freeze » en langue anglaise) ou par épitaxie en voie liquide ou gazeuse. La première variante décrite ci-dessous permet d'obtenir un substrat (10) selon l'invention dans lequel la base (1) est de type n, tandis que la seconde variante permet 25 d'obtenir un substrat (10) selon l'invention dans lequel la base (1) est de type p. Ainsi, selon une première variante de réalisation, comme illustré en figure 3, l'invention concerne un procédé de préparation d'un substrat (10) selon l'invention et dans lequel la base (1) est de type n, comprenant au moins les étapes consistant en : (al) disposer d'une plaquette en silicium de type p, telle que décrite 30 précédemment ; (b 1) former au niveau d'au moins l'une des faces de la plaquette lesdits caissons surdopés n+ et/ou p+ (figure 3a); (cl) soumettre l'ensemble de la plaquette à un traitement thermique global, dans des conditions propices à l'activation des donneurs thermiques à base d'oxygène interstitiel et à la conversion de l'ensemble de la plaquette de silicium de type p en type n (figure 3b) ; et (dl) soumettre une ou plusieurs zones de la plaquette entre deux caissons successifs à un traitement thermique localisé propice à l'annihilation d'une fraction des donneurs thermiques et à la conversion desdites zones en zones d'isolation électrique (3), pour obtenir le substrat (10) attendu (figure 3c). Bien entendu, l'agencement, le nombre et la nature des caissons n+ et/ou p+ 10 formés en étape (b 1) sont ajustés au regard de l'architecture souhaitée pour le substrat, comme évoqué précédemment. Ainsi, dans le cadre de la variante de réalisation représentée en figure 3a, des caissons n+ et p+ sont formés au niveau des deux faces de la plaquette. A l'issue de l'étape (cl), la base (1), formée par une portion de la plaquette initiale, est alors de type n, en particulier avec une teneur en porteurs de charge de type 15 électrons allant de 1014 à 5.1016, en particulier de 1014 à 1016 cm-3, préférentiellement de 5.1014 à 5.1015 cm-3. Selon une seconde variante de réalisation, comme illustré en figure 4, l'invention concerne un procédé de préparation d'un substrat (10) selon l'invention et dans 20 lequel la base (1) est de type p, comprenant au moins les étapes consistant en : (a2) disposer d'une plaquette en silicium de type p telle que décrite précédemment ; (b2) former au niveau d'au moins l'une des faces de la plaquette lesdits caissons surdopés n+ et/ou p+ (figure 4a) ; et 25 (c2) soumettre une ou plusieurs zones de la plaquette entre deux caissons successifs à un traitement thermique localisé propice à l'activation partielle des donneurs thermiques à base d'oxygène interstitiel et à la conversion desdites zones en zones d'isolation électrique (3), pour obtenir le substrat (10) attendu (figure 4b). Cette variante de réalisation est particulièrement avantageuse au regard du fait 30 que, dans la mesure où les zones d'isolation électrique sont réalisées par activation des donneurs thermiques, le dopage ainsi mis en oeuvre n'introduit pas de centres recombinants pour les porteurs minoritaires.
De même que pour la première variante de réalisation, l'agencement, le nombre et la nature des caissons n+ et/ou p+ formés en étape (b2) sont ajustés au regard de l'architecture souhaitée pour le substrat. Ainsi, dans le cadre de la variante de réalisation représentée en figure 4a, des caissons n+ et p+ sont formés au niveau des deux faces de la plaquette. Selon un autre mode de réalisation particulier de l'invention, un substrat (10) conforme à l'invention peut être élaboré à partir d'une plaquette en silicium à forte résistivité, comprenant plus particulièrement une concentration en porteurs de charge de type trous, comprise entre 1010 et 1014 cm-3, et une concentration en oxygène interstitiel [0] comprise entre 1017 et 2.1018 cm-3. Selon un mode de réalisation particulier, la plaquette en silicium à forte résistivité peut présenter une concentration en porteurs de charge de type trous allant de 1010 à 1013 cm-3.
Selon un mode de réalisation particulier, la plaquette de départ présente une concentration en oxygène interstitiel [0] allant de 5.1017 à 1 ,5.1018 cm-3. De même que précédemment, la variation relative de la concentration en oxygène interstitiel dans la plaquette en silicium de départ est avantageusement inférieure à 40 %, en particulier inférieure à 20 % et de préférence inférieure à 10 %.
Une telle plaquette peut être obtenue, par exemple, par tirage d'un lingot non dopé intentionnellement. La sélection d'une plaquette de départ de forte résistivité a pour intérêt de faciliter l'isolation électrique entre les sous-cellules qui seront formées sur le dispositif final.
Ainsi, selon une troisième variante de réalisation, comme illustré en figure 5, l'invention concerne un procédé de préparation d'un substrat (10) conforme à l'invention et dans lequel la base (1) est de type n, comprenant au moins les étapes consistant en : (a3) disposer d'une plaquette en silicium de forte résistivité telle que décrite précédemment ; (b3) former au niveau d'au moins l'une des faces de la plaquette lesdits caissons surdopés n+ et/ou p+ (figure Sa); (c3) soumettre l'ensemble de la plaquette à un traitement thermique global dans des conditions propices à l'activation des donneurs thermiques à base d'oxygène interstitiel et à la conversion de l'ensemble de la plaquette de silicium en type n (figure 5b) ; et (d3) soumettre une ou plusieurs zones de la plaquette entre deux caissons successifs à un traitement thermique localisé propice à l'annihilation totale des donneurs thermiques et à la reconversion desdites zones en zones d'isolation électrique (3), pour obtenir le substrat (10) attendu (figure 5c). De même que pour les première et seconde variantes de réalisation présentées ci-dessus, l'agencement, le nombre et la nature des caissons n+ et/ou p+ formés en étape (b3) sont ajustés au regard de l'architecture souhaitée pour le substrat. Ainsi, dans le cadre de la variante de réalisation représentée en figure 5a, des caissons n+ et p+ sont formés au niveau des deux faces de la plaquette. A l'issue de l'étape (c3), la base (1), formée par une portion de la plaquette 15 initiale, est alors de type n, avec, en particulier, une teneur en porteurs de charge de type électrons allant de 1014 à 2.1016, en particulier de 1014 à 1016 cm-3. Cette variante présente l'avantage, notamment comparativement à la première variante de réalisation décrite précédemment, d'autoriser une plus grande souplesse vis-à-vis du traitement thermique opéré pour l'annihilation des DTs, puisqu'il s'agit, dans le cas 20 de cette troisième variante de réalisation, de dissocier totalement en étape (d3) les DTs activés précédemment. Selon une quatrième variante de réalisation, comme illustré en figure 6, l'invention concerne encore un procédé de réalisation d'un substrat (10) conforme à l'invention et dans lequel la base (1) est de type n, comprenant au moins les étapes 25 consistant en : (a4) disposer d'une plaquette en silicium à forte résistivité telle que décrite précédemment ; (b4) former au niveau d'au moins l'une des faces de la plaquette lesdits caissons surdopés n+ et/ou p+ (Figure 6a) ; et 30 (c4) soumettre les zones de la plaquette localisées en deçà de chaque caisson à un traitement thermique localisé, propice à l'activation des donneurs thermiques à base d'oxygène interstitiel et à la conversion desdites zones en type n, pour obtenir le substrat (10) attendu (Figure 6b). De même que pour les variantes de réalisation présentées ci-dessus, l'agencement, le nombre et la nature des caissons n+ et/ou p+ formés en étape (b4) sont ajustés au regard de l'architecture souhaitée pour le substrat. Ainsi, dans le cadre de la variante de réalisation représentée en figure 6a, des caissons n+ et p+ sont formés au niveau des deux faces de la plaquette. Dans l'une ou l'autre des variantes de procédé décrites précédemment, les 10 caissons surdopés n+ et p+ peuvent être formés selon des méthodes connues de l'homme du métier. Ils sont destinés à assurer la collecte du courant et les contacts électriques entre sous-cellules. A titre d'exemple, les caissons n+ peuvent être formés par dopage localisé de la plaquette par un ou plusieurs éléments dopants de type n, notamment du phosphore. Les 15 caissons p+ peuvent être par exemple formés par dopage localisé de la plaquette par un ou plusieurs éléments dopants de type p, en particulier du bore. Le dopage peut être par exemple effectué par diffusion par voie gazeuse (POC13, BC13) après ouverture localisée d'une barrière de diffusion diélectrique (Si02, SiN), ou implantation ionique ou immersion plasma localisée de bore ou phosphore. 20 Bien entendu, le nombre de caissons intégrés est ajusté par l'homme du métier, notamment au regard du nombre de sous-cellules souhaité pour le dispositif de l'invention. Les variantes de procédé selon l'invention, décrites ci-dessus, mettent en oeuvre une ou plusieurs étapes d'activation ou d'annihilation des DT. On entend par « activation », la formation de ces donneurs thermiques à base 25 d'oxygène interstitiel. Ils se forment généralement lors d'un recuit permettant la diffusion de dimères d'oxygène qui s'associent pour former une espèce à la stoechiométrie plus complexe qui a un comportement donneur d'électrons dans le silicium. Les donneurs thermiques ainsi formés sont stables à température ambiante, mais un recuit à une température supérieure à 600 °C permet leur dissociation, ce qui 30 annule les effets de l'activation thermique précédemment réalisée. On parle alors d'« annihilation » ou « dissolution » des DTs.
Dans toutes les variantes de réalisation décrites précédemment, l'homme du métier est à même d'ajuster les conditions des traitements thermiques au regard de la conductivité souhaitée pour les zones traitées. Les traitements thermiques d'activation/annihilation des donneurs thermiques 5 peuvent être opérés sous air ou sous atmosphère inerte. D'une manière générale, le traitement thermique d'activation des DTs peut être opéré à une température supérieure ou égale 300 °C et strictement inférieure à 600 °C, en particulier allant de 400 à 500 °C, et plus particulièrement d'environ 450 °C. La durée du traitement thermique peut être supérieure ou égale à 30 minutes, en 10 particulier être comprise entre 1 heure et 20 heures. Le traitement thermique d'annihilation des DTs peut être opéré à une température supérieure ou égale à 600°C, notamment allant de 600 à 1000 °C, en particulier pendant au moins 10 secondes. Un traitement thermique global de l'ensemble de la plaquette peut être réalisé 15 par recuit thermique de la plaquette, par exemple dans un four. En revanche, dans le cadre d'un traitement thermique « localisé », autrement dit n'affectant que certaines zones de la plaquette, il appartient à l'homme du métier de mettre en oeuvre des moyens connus pour canaliser les flux de chaleur et limiter la propagation latérale de la chaleur pour garder des zones bien délimitées. 20 Le traitement thermique localisé peut être avantageusement opéré par exposition des zones à traiter à un faisceau laser, de préférence un laser à large spot si l'on souhaite irradier des zones de taille importante, par exemple avec une taille de spot de l'ordre du cm. Le laser peut par exemple fonctionner à une longueur d'onde supérieure à 500 25 nm, en particulier allant de 500 nm à 1100 nm, ce qui permet l'absorption de la chaleur en profondeur dans le matériau. Dans le cadre d'un traitement thermique opéré au niveau des zones de la plaquette dédiées à former des zones d'isolation électrique (3), le traitement laser doit être plus localisé pour atteindre la largeur (Li) des zones d'isolation électrique souhaitée, et 30 parvenir ainsi à un bon compromis entre qualité d'isolation et limitation de la taille de la zone d'isolation électrique, inactive du point de vue photovoltaïque.
Le traitement thermique des zones de la plaquette entre deux caissons successifs, dédiées à former des zones d'isolation électrique, peut alors être opéré par exposition des zones à un laser de faible taille de spot, par exemple de 20 à 100 imn. Selon un mode de réalisation particulier, le traitement laser pour la formation 5 des zones d'isolation électrique peut être associé à une pré-ablation partielle de la zone de la plaquette entre deux caissons successifs, afin d'améliorer encore la qualité d'isolation, comme représenté par exemple en figure 7c.2. Selon un mode de réalisation particulier, le substrat peut être soumis, 10 ultérieurement aux étapes précitées, à un traitement de surface, en particulier par attaque chimique, pour supprimer les éventuelles régions surfaciques écrouies résultant du traitement par laser. L'homme du métier est à même d'employer les techniques d'attaque chimique connues. Par exemple, l'attaque chimique peut être effectuée à l'aide d'une solution 15 formée d'un mélange HF, HNO3 et CH3COOH. Bien entendu, l'invention n'est nullement limitée aux procédés décrits précédemment, et d'autres variantes peuvent être mises en oeuvre. Par exemple, selon une variante de réalisation, il est possible de doper en 20 hydrogène les zones de la plaquette dont on souhaite qu'elles changent de conductivité par activation des DTs, de manière à accélérer la formation des donneurs thermiques dans les zones dopées. Le dopage en hydrogène peut être par exemple effectué via une première étape d'implantation d'hydrogène à la surface ou en sub-surface des zones à doper, suivie d'une 25 étape de diffusion de l'hydrogène sur toute l'épaisseur de la plaquette. On entend par l'implantation d'hydrogène en « sub-surface », une implantation à des profondeurs allant de quelques nanomètres à quelques microns. L'implantation de l'hydrogène peut être effectuée par des techniques classiques, par exemple par traitement plasma, notamment par dépôt chimique en phase 30 vapeur assisté par plasma (PECVD) ou par plasma d'hydrogène distant induit par micro-ondes (MIRHP).
Elle peut encore être opérée par une technique d'implantation ionique, notamment par une technique de type SmartCut®. Avantageusement, pour limiter le temps de diffusion de l'hydrogène et les risques d' exo-diffusion, le traitement plasma est réalisé sur les deux faces de la plaquette.
Les zones d'implantation d'hydrogène peuvent être définies à l'aide d'un masque (par exemple, une grille métallique), laissant accessibles uniquement les surfaces des zones à doper. La diffusion de l'hydrogène dans les zones à doper peut être par exemple favorisée par exposition desdites zones aux ultrasons, en particulier à l'aide de transducteurs piézoélectriques. En alternative, la diffusion de l'hydrogène peut être opérée par recuit thermique de la plaquette, notamment dans un four, en particulier à une température allant de 400 °C à 1000 °C, et pendant une durée allant de 5 secondes à 5 heures.
DISPOSITIFS PHOTOVOLTAIOUES Les traitements adéquats classiques seront mis en oeuvre pour l'élaboration d'un dispositif tel qu'une cellule photovoltaïque (PV), à partir d'un substrat semi-conducteur (10) selon l'invention.
D'une manière générale, un dispositif (100) selon l'invention comporte, en plus du substrat (10) tel que défini précédemment, une ou plusieurs métallisations, encore appelées « contacts conducteurs », en face avant et/ou arrière de la cellule, et ajustées de manière à permettre la mise en série des sous-cellules du dispositif A l'issue du procédé de fabrication du substrat (10) selon l'invention, on peut 25 utiliser une technologie basse température de type hétérojonction (silicium amorphe sur silicium cristallin), pour la réalisation de la cellule photovoltaïque. A titre d'exemples, peuvent être opérées, à l'issue de la fabrication du substrat (10) selon l'une ou l'autre des variantes de procédé décrites précédemment, une ou plusieurs étapes suivantes : 30 - dépôt d'une première couche de silicium amorphe intrinsèque (typiquement d'une épaisseur de l'ordre de 5 nm) et des caissons ou zones surdopées p+ et/ou n+, sur chacune des faces du substrat ; - dépôt de couches d'oxyde transparent conducteur, notamment à base d'ITO, en surface desdites couches de silicium amorphe ; - formation d'une ou plusieurs métallisations (également appelées « contacts conducteurs ») en face avant et/ou arrière du dispositif, notamment par sérigraphie de pâte 5 d'argent, à basse température. Il est cependant également possible d'élaborer une cellule photovoltaïque en utilisant la technologie classique, à haute température. Dans le cadre de la mise en oeuvre d'une telle technologie, il est nécessaire de réaliser les étapes à haute température (par exemple, de diffusion gazeuse), préalablement aux traitements thermiques 10 d'activation/annihilation des donneurs thermiques, comme illustrés dans les exemples 1 et 2. A titre d'exemple, dans le cadre d'une technologie haute température, peuvent être opérées, préalablement aux traitements thermiques d'activation/annihilation des DT, mis en oeuvre dans l'une ou l'autre des variantes de procédé de préparation du substrat, un 15 ou plusieurs étapes suivantes : - dépôt d'une ou plusieurs couches de passivation et/ou anti-reflet (5, 6), comme représenté en figure 2. Par exemple, une couche de Si02 d'épaisseur de l'ordre de 10 nm passive les surfaces dopées p+ (réduction des recombinaisons de surface) ; - formation d'une ou plusieurs métallisations (4) en face avant et/ou arrière de 20 la plaquette, notamment par sérigraphie Ag ou Ag/Al. Une étape de recuit des métallisations est réalisée ensuite dans un four à passage à 800 °C environ, pendant quelques secondes. Les cellules PV obtenues selon l'invention peuvent alors être assemblées pour élaborer un module photovoltaïque de taille raisonnable, classiquement de dimension de 25 l'ordre du m2, et présentant une tension accrue par rapport aux modules élaborés à partir de cellules classiques. Selon encore un autre de ses aspects, l'invention concerne ainsi un module photovoltaïque formé d'un ensemble de cellules photovoltaïques selon l'invention. 30 L'invention va maintenant être décrite au moyen des exemples suivants, donnés bien entendu à titre illustratif et non limitatif de l'invention.
EXEMPLES EXEMPLE 1 La plaquette de départ est une plaquette en silicium de type p, d'épaisseur de 200 i.tm et de dimension 156 x 156 mm, obtenue par découpe d'un lingot élaboré par solidification dirigée par la technique de refroidissement sous gradient. Elle présente une teneur en porteurs de charge de type trous, déterminée via la mesure de la résistivité, de 1015 cm-3, et une concentration en oxygène interstitiel, déterminée par analyse FTIR, de 7.1017 cm-3.
Création des caissons p+ et n+ Des caissons n+ et p+ alternés, de 2,5 cm de largeur, sont formés en face avant et arrière de la plaquette, comme représenté en figure 7a. Les caissons p+ et n+ sont formés par dopage localisé, respectivement par du bore et du phosphore.
Les deux faces de la plaquette sont ensuite oxydées pour former une fine couche d'oxyde de silicium d'épaisseur d'environ 10 nm. Une couche antireflet Si3N4 est ensuite déposée sur les deux faces de la plaquette.
Enfin, des métallisations sont déposées par sérigraphie Ag/A1 en face avant et face arrière. Une étape de recuit des métallisations est réalisée dans un four à passage à 800°C pendant quelques secondes. La plaquette obtenue est représentée en figure 7a. Conversion de la plaquette en type n A l'issue de cette fabrication, la plaquette subit premièrement un recuit à 450°C afin d'activer des donneurs thermiques. La durée de recuit choisie, qui est fonction de la teneur en trous et de celle en oxygène, est de 12 heures. Cette durée permet la conversion de la plaquette de type p en type n, avec une teneur en électrons à l'ambiante d'environ 1015 cm-3, comme représenté en figure 7b.30 Formation des zones d'isolation électrique A ce stade, la structure réalisée présente différents éléments de cellules n+/n/p+ et p+/n/n+ connectés en série mais non isolés électriquement les uns des autres. Cette isolation électrique est alors réalisée par désactivation localisée des donneurs thermiques par laser. Le faisceau laser est dirigé sur la face opposée au plot de métallisation. Les paramètres de durée d'irradiation et de puissance laser sont ajustés dans le but d'obtenir des zones localisées où seule une fraction des donneurs thermiques a été dissoute, permettant l'obtention d'une zone appauvrie en porteurs de charge, et donc très résistive.
La puissance laser utilisée est par exemple de 15 W, la longueur d'onde de 1064 nm, et la durée d'irradiation est de 5 secondes. La largeur des zones d'isolation formées est d'environ 500 ùm, le but étant de la réduire autant que possible pour conserver une surface active importante.
EXEMPLE 2 La plaquette de départ est une plaquette en silicium de forte résistivité, avec une teneur en porteurs trous, équivalente à la teneur en porteurs de charge de type électrons, de 1012 cm-2 et une concentration en oxygène de 7.1017 cm-2.
Création des caissons p+ et n+ Des caissons n+ et p+ alternés, de 2,5 cm de largeur, sont formés en face avant et arrière de la plaquette, comme représenté en figure 8a. Les caissons p+ et n+ sont formés par dopage localisé, respectivement par du bore et du phosphore.
Les deux faces de la plaquette sont ensuite oxydées pour former une fine couche d'oxyde de silicium, d'épaisseur d'environ 10 nm. Une couche antireflet Si3N4 est ensuite déposée sur les deux faces de la plaquette.
Enfin, des métallisations sont déposées par sérigraphie Ag/A1 en face avant et face arrière. Une étape de recuit des métallisations est réalisée dans un four à passage à 800°C pendant quelques secondes. La plaquette obtenue est représentée en figure 8a.
Conversion de la plaquette en type n A l'issu de cette fabrication, la plaquette subit premièrement un recuit à 450°C afin d'activer des donneurs thermiques. La durée de recuit choisie, qui est fonction de la teneur en trous et de celle en oxygène, est de 6 heures. Cette durée permet la conversion de la plaquette de forte résistivité en type n, avec une teneur en électrons d'environ 1015 cm-3 (Figure 8b). Formation des zones d'isolation électrique A ce stade, la structure réalisée présente différents éléments de cellules n+/n/p+ et p+/n/n+ connectés en série mais non isolés électriquement les uns des autres. Cette isolation électrique est alors réalisée par désactivation localisée par laser des donneurs thermiques. Un traitement de 10 secondes à une température de 800°C suffit à désactiver les DT et permettre la formation localisée de zones très résistives qui isolent électriquement les différents éléments de cellules (Figure 8c). La largeur de l'isolation est de 1 mm, le but étant de la réduire autant que possible pour conserver une surface active importante.
25 Références : [1] US 4,330,680; [2] Pozner et al., Progress in Photovoltaics 20 (2012), 197; 30 [3] Wijaranakula, Appl. Phys. Lett. 59 (1991), 1608.
Claims (14)
- REVENDICATIONS1. Substrat (10) semi-conducteur monolithique à base de silicium, divisé verticalement en sous-cellules (2) isolées les unes des autres, comprenant une base (1) en silicium de type p ou de type n présentant une concentration en oxygène interstitiel comprise entre 1017 et
- 2.1018 cml, et intégrant au niveau d'au moins une de ses faces des caissons surdopés n+ et/ou p+ non contigus les uns par rapport aux autres, caractérisé en ce qu'au moins une zone du substrat, intercalée entre deux caissons successifs et s'étendant sur toute l'épaisseur (e) du substrat, est une zone d'isolation électrique (3), ladite zone d'isolation électrique (3) présentant une concentration en donneurs thermiques à base d'oxygène interstitiel distincte de celle de la base (1). 2. Substrat selon la revendication 1, dans lequel chaque caisson surdopé n+ ou p+, intégré dans le substrat au niveau de l'une de ses faces, fait face à un caisson de conductivité opposée p+ ou n+ intégré dans le substrat au niveau de la face opposée.
- 3. Substrat selon la revendication précédente, ledit substrat étant divisé en sous-cellules (2) alternées de type n+/n/p+ et p+/n/n+ isolées les unes des autres par des zones d'isolation électrique (3), ou en sous-cellules alternées de type n+/p/p+ et p+/p/n+ isolées les unes des autres par des zones d'isolation électrique.
- 4. Substrat selon la revendication 2 ou 3, dans lequel chacun des caissons 20 surdopés n+ et/ou p+ présente, dans un plan vertical de coupe, une largeur (Le) d'au moins 1 mm, en particulier allant de 1 mm à 10 cm, et plus particulièrement de 5 mm à 5 cm.
- 5. Substrat selon la revendication 1, présentant, au niveau de l'une de ses faces, une alternance de caissons surdopés n+ et p+ et, au niveau de la face opposée aux caissons, une couche continue dopée n+ ou p+. 25
- 6. Substrat selon l'une quelconque des revendications précédentes, dans lequel chacune des zones d'isolation électrique (3) présente, dans le plan vertical de coupe, une largeur (Li) allant de 50 lm à 5 mm, en particulier de 200 i.tm à 1 mm.
- 7. Procédé de préparation d'un substrat (10) selon l'une quelconque des revendications 1 à 6 et dans lequel la base (1) est de type n, comprenant au moins les étapes 30 consistant en :(al) disposer d'une plaquette en silicium de type p comprenant une concentration en porteurs de charge de type trous (po) comprise entre 1014 et 2.1016 cm-3 et une concentration en oxygène interstitiel [0i] comprise entre 1017 et 2.1018 cm-3; (bl) former au niveau d'au moins l'une des faces de la plaquette lesdits caissons surdopés n+ et/ou p+ ; (cl) soumettre l'ensemble de la plaquette à un traitement thermique global, dans des conditions propices à l'activation des donneurs thermiques à base d'oxygène interstitiel et à la conversion de l'ensemble de la plaquette de silicium de type p en type n ; et (dl) soumettre une ou plusieurs zones de la plaquette entre deux caissons successifs à un traitement thermique localisé, propice à l'annihilation d'une fraction des donneurs thermiques et à la conversion desdites zones en zones d'isolation électrique (3), pour obtenir le substrat (10) attendu.
- 8. Procédé de préparation d'un substrat (10) selon l'une quelconque des 15 revendications 1 à 6 et dans lequel la base (1) est de type p, comprenant au moins les étapes consistant en : (a2) disposer d'une plaquette en silicium de type p comprenant une concentration en porteurs de charge de type trous (po) comprise entre 1014 et 2.1016 cm-3 et une concentration en oxygène [0i] comprise entre 1017 et 2.1018 cm-3; 20 (b2) former au niveau d'au moins l'une des faces de la plaquette lesdits caissons surdopés n+ et/ou p+ ; et (c2) soumettre une ou plusieurs zones de la plaquette entre deux caissons successifs à un traitement thermique localisé, propice à l'activation partielle des donneurs thermiques à base d'oxygène interstitiel et à la conversion desdites zones en zones 25 d'isolation électrique (3), pour obtenir le substrat (10) attendu.
- 9. Procédé de préparation d'un substrat (10) selon l'une quelconque des revendications 1 à 6 et dans lequel la base (1) est de type n, comprenant au moins les étapes consistant en : (a3) disposer d'une plaquette en silicium à forte résistivité, comprenant une 30 concentration en porteurs de charge de type trous comprise entre 101° et 1014 cm-3 et une concentration en oxygène interstitiel [0i] comprise entre 1017 et 2.1018 cm-3;(b3) former au niveau d'au moins l'une des faces de la plaquette lesdits caissons surdopés n+ et/ou p+ ; (c3) soumettre l'ensemble de la plaquette à un traitement thermique global, dans des conditions propices à l'activation des donneurs thermiques à base d'oxygène interstitiel et à la conversion de l'ensemble de la plaquette de silicium en type n; et (d3) soumettre une ou plusieurs zones de la plaquette entre deux caissons successifs à un traitement thermique localisé, propice à l'annihilation totale des donneurs thermiques et à la reconversion desdites zones en zones d'isolation électrique (3), pour obtenir le substrat (10) attendu.
- 10. Procédé de préparation d'un substrat (10) selon l'une quelconque des revendications 1 à 6 et dans lequel la base (1) est de type n, comprenant au moins les étapes consistant en : (a4) disposer d'une plaquette en silicium à forte résistivité comprenant une concentration en porteurs de charge de type trous, comprise entre 1010 et 1014 cm-3 et une concentration en oxygène interstitiel [0] comprise entre 1017 et 2.1018 cm-3; (b4) former au niveau d'au moins l'une des faces de la plaquette lesdits caissons surdopés n+ et/ou p+ ; et (c4) soumettre les zones de la plaquette localisées en deçà de chaque caisson à un traitement thermique localisé, propice à l'activation des donneurs thermiques à base 20 d'oxygène interstitiel et à la conversion desdites zones en type n, pour obtenir le substrat (10) attendu.
- 11.Procédé selon l'une quelconque des revendications 7 à 10, dans lequel le traitement thermique d'activation des donneurs thermiques à base d'oxygène est opéré à une température supérieure ou égale à 300 °C et strictement inférieure à 600 °C, en 25 particulier allant de 400 à 500 °C et plus particulièrement d'environ 450°C.
- 12.Procédé selon l'une quelconque des revendications 7 et 9, dans lequel le traitement thermique d'annihilation des donneurs thermiques à base d'oxygène est opéré à une température supérieure ou égale à 600 °C, notamment allant de 600 à 1000°C.
- 13.Procédé selon l'une quelconque des revendications 7 à 12, dans lequel le 30 traitement thermique localisé est opéré par exposition des zones à traiter à un faisceau laser.
- 14.Dispositif semi-conducteur (100), comportant un substrat semi-conducteur (10) monolithique à base de silicium selon l'une quelconque des revendications 1 à 6.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1352097A FR3003085B1 (fr) | 2013-03-08 | 2013-03-08 | Substrat semi-conducteur monolithique a base de silicium, divise en sous-cellules |
| EP14713264.1A EP2965350A1 (fr) | 2013-03-08 | 2014-03-06 | Substrat semi-conducteur monolithique à base de silicium, divisé en sous-cellules |
| CN201480026164.XA CN105190864A (zh) | 2013-03-08 | 2014-03-06 | 分成子单元的基于硅的单片半导体基板 |
| PCT/IB2014/059498 WO2014136083A1 (fr) | 2013-03-08 | 2014-03-06 | Substrat semi-conducteur monolithique à base de silicium, divisé en sous-cellules |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1352097A FR3003085B1 (fr) | 2013-03-08 | 2013-03-08 | Substrat semi-conducteur monolithique a base de silicium, divise en sous-cellules |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3003085A1 true FR3003085A1 (fr) | 2014-09-12 |
| FR3003085B1 FR3003085B1 (fr) | 2015-03-27 |
Family
ID=48656061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1352097A Expired - Fee Related FR3003085B1 (fr) | 2013-03-08 | 2013-03-08 | Substrat semi-conducteur monolithique a base de silicium, divise en sous-cellules |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP2965350A1 (fr) |
| CN (1) | CN105190864A (fr) |
| FR (1) | FR3003085B1 (fr) |
| WO (1) | WO2014136083A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3060852A1 (fr) * | 2016-12-21 | 2018-06-22 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif photovoltaique et procede de fabrication associe |
| CN108963018A (zh) * | 2018-07-23 | 2018-12-07 | 英利能源（中国）有限公司 | 太阳能电池的制备方法及太阳能电池组件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4330680A (en) * | 1980-10-28 | 1982-05-18 | Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Integrated series-connected solar cell |
| EP0821410A1 (fr) * | 1996-07-26 | 1998-01-28 | STMicroelectronics S.A. | Composant monolithique associant un composant haute tension et des composants logiques |
-
2013
- 2013-03-08 FR FR1352097A patent/FR3003085B1/fr not_active Expired - Fee Related
-
2014
- 2014-03-06 WO PCT/IB2014/059498 patent/WO2014136083A1/fr active Application Filing
- 2014-03-06 CN CN201480026164.XA patent/CN105190864A/zh active Pending
- 2014-03-06 EP EP14713264.1A patent/EP2965350A1/fr not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4330680A (en) * | 1980-10-28 | 1982-05-18 | Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Integrated series-connected solar cell |
| EP0821410A1 (fr) * | 1996-07-26 | 1998-01-28 | STMicroelectronics S.A. | Composant monolithique associant un composant haute tension et des composants logiques |
Non-Patent Citations (1)
| Title |
|---|
| VEIRMAN J ET AL: "A fast and easily implemented method for interstitial oxygen concentration mapping through the activation of thermal donors in silicon", ENERGY PROCEDIA - PROCEEDINGS OF THE 1ST INTERNATIONAL CONFERENCE ON CRYSTALLINE SILICON PHOTOVOLTAICS, SILICONPV 2011 2011 ELSEVIER LTD GBR, vol. 8, 17 April 2011 (2011-04-17) - 20 April 2011 (2011-04-20), pages 41 - 46, XP002717502, DOI: 10.1016/J.EGYPRO.2011.06.099 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3003085B1 (fr) | 2015-03-27 |
| WO2014136083A1 (fr) | 2014-09-12 |
| EP2965350A1 (fr) | 2016-01-13 |
| CN105190864A (zh) | 2015-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8481845B2 (en) | Method to form a photovoltaic cell comprising a thin lamina | |
| EP2172981B1 (fr) | Cellule photovoltaïque à hétérojonction à deux dopages et procédé de fabrication | |
| US8257995B2 (en) | Microwave anneal of a thin lamina for use in a photovoltaic cell | |
| EP2721650A1 (fr) | Procede de realisation d'une cellule photovoltaique a emetteur selectif | |
| FR3007200A1 (fr) | Cellule solaire a heterojonction de silicium | |
| EP2898543B1 (fr) | Procédé de réalisation d'une cellule photovoltaïque à hétérojonction | |
| EP2965350A1 (fr) | Substrat semi-conducteur monolithique à base de silicium, divisé en sous-cellules | |
| KR101484620B1 (ko) | 실리콘 태양전지 | |
| FR3071358B1 (fr) | Procede de fabrication d'une cellule photovoltaique a homojonction | |
| WO2014136082A1 (fr) | Plaquette de silicium monolithique presentant une alternance de zones dopees n et de zones dopees p | |
| EP2801118B1 (fr) | Procédé de fabrication d'une cellule photovoltaïque | |
| EP3314670A1 (fr) | Procede d'isolation des bords d'une cellule photovoltaique a heterojonction | |
| EP3841618B1 (fr) | Realisation de zones dopees n+ et n++ pour cellule solaire | |
| EP3660928B1 (fr) | Procédé de fabrication de cellules photovoltaiques | |
| WO2015063689A1 (fr) | Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique comportant un feuillard en carbure de silicium | |
| EP3242335B1 (fr) | Procédé de fabrication d'une cellule photovoltaïque à hétérojonction | |
| Sontheimer et al. | 6.7% Efficient Poly-Si Thin Film Mini-Modules by High-Rate Electron-Beam Evaporation” | |
| Neitzert et al. | In-Situ Characterization of the Proton Irradiation Induced Degradation of Thin Film Liquid Phase Crystallized Silicon on Glass Based Heterojunction Solar Cells with Interdigitated Back Contacts | |
| FR3103058A1 (fr) | Procédé de réalisation d’une jonction tunnel d’une cellule photovoltaïque | |
| FR3058264A1 (fr) | Procede de fabrication de cellules photovoltaiques a contacts arriere. | |
| WO2015063688A1 (fr) | Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique a base d'oxyde de silicium | |
| EP2884543A1 (fr) | Cellule photovoltaïque et son procédé de formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| ST | Notification of lapse |
Effective date: 20200108 |