WO2015063688A1 - Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique a base d'oxyde de silicium - Google Patents

Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique a base d'oxyde de silicium Download PDF

Info

Publication number
WO2015063688A1
WO2015063688A1 PCT/IB2014/065670 IB2014065670W WO2015063688A1 WO 2015063688 A1 WO2015063688 A1 WO 2015063688A1 IB 2014065670 W IB2014065670 W IB 2014065670W WO 2015063688 A1 WO2015063688 A1 WO 2015063688A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
substrate
wafers
electrical insulation
doped
Prior art date
Application number
PCT/IB2014/065670
Other languages
English (en)
Inventor
Jean-Paul Garandet
Nicolas Chaintreuil
Béatrice Drevet
Nicolas Eustathopoulos
Annalaura FASIELLO
Eric Pilat
Yannick Veschetti
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Publication of WO2015063688A1 publication Critical patent/WO2015063688A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • Silicon-based composite substrate having active areas separated by areas of silicon oxide-based electrical insulation
  • the present invention relates to a novel silicon-based substrate, vertically divided into a plurality of isolated active areas from one another, and to different process variants for its preparation.
  • Such a substrate is particularly advantageous in the context of the development of photovoltaic cells and modules.
  • PV photovoltaic modules
  • PV modules of reasonable size of the order of the m 2 , the size standard for the wafers (156 x 156 mm) makes the open circuit voltages (V oc in English terminology) of the PV modules are limited. a few tens of volts.
  • a first option could be to use materials other than crystalline silicon (Si), in particular semiconductors with band gap amplitudes exceeding 1, 1 eV (electronvolt).
  • silicon such as an amorphous Si type material on crystalline Si, resulting from the so-called heterojunction technology, or even CdTe type materials (cadmium telluride).
  • CdTe type materials cadmium telluride
  • Pozner et al. [1] have modeled the serialization of cells with vertical p / n junction planes, unlike the configuration of conventional wafers where the junction plane is horizontal.
  • the advantage of this approach is to be able to consider a collective type of treatment, monolithic substrate, for the realization of cells.
  • the size of the individual elements is small, of the order of one hundred micrometers, and many technical questions remain open as to the practical realization of such a structure, the cost of which, moreover, risks being very high.
  • the aim of the present invention is precisely to propose a novel silicon-based substrate, vertically divided into several sub-cells isolated from one another by zones of electrical insulation, guaranteeing good passivation at the interfaces between the active zone and the isolation zone. as well as methods for accessing such a substrate.
  • the present invention relates, in a first of its aspects, to a silicon-based composite substrate having, in a vertical sectional plane, active zones of p-doped and / or n-doped silicon, each of the active zones. extending over the entire thickness of the substrate, two active areas being separated from each other by at least one electrical insulation zone comprising a silicon oxide Si0 2 content by mass greater than or equal to 50%.
  • the substrate is characterized when viewed in its horizontal position.
  • the substrate extends in at least one direction normal to the vertical direction.
  • the substrate according to the invention is defined as being divided vertically into different active zones, in a vertical plane of section of the horizontally positioned substrate.
  • active zone is meant an area suitable for implementing the photovoltaic effect. It is a p-doped or n-doped silicon zone.
  • electrical insulation zone an area of the substrate having a high electrical resistivity, in particular greater than or equal to 2 k ⁇ cm and advantageously greater than or equal to 10 k ⁇ cm, even more advantageously greater than 50 k ⁇ . cm. In the rest of the text, these zones will be more simply referred to as “insulation zones” or “insulating zones”.
  • the present invention proposes methods making it possible to access, in an easy manner, such a substrate, by cutting a previously formed brick by assembling n-doped and / or p-doped silicon wafers. after creation between said slices of insulating layers.
  • the present invention thus relates to a method for preparing a silicon-based composite substrate by cutting a brick having, in at least one cutting plane, active layers of doped silicon. p and / or doped n separated from each other by electrical insulation layers, comprising at least the steps consisting of:
  • step (c) forming, on the surface of silicon wafers treated in step (b), a layer of silicon oxide with a thickness greater than or equal to 100 nm; (d) arranging the oxidized silicon wafers to constitute said desired brick, and assembling said wafers by gluing under conditions conducive to the establishment of covalent Si-O-Si bonds; and
  • step (e) cutting said resulting brick after assembly of the slices in step (d), perpendicular to the assembly planes, to obtain said desired substrate.
  • the present invention relates to a process for preparing a silicon-based composite substrate, by cutting a brick having, in at least one cutting plane, active layers of p-doped silicon and / or or doped n separated from each other by layers of electrical insulation, comprising at least the steps of:
  • step (iv) arranging the slices thus coated at the end of step (iii) so as to constitute said desired brick, and assembling said slices by gluing under conditions conducive to the establishment of covalent Si-O-Si bonds, at a temperature greater than or equal to 1000 ° C;
  • step (v) cutting said brick obtained after assembly of the slices in step (iv), perpendicular to the assembly planes, to obtain said desired substrate.
  • these methods make it possible, by assembling n-doped or p-doped silicon wafers after the insulating layers have been created, to accurately control the size of the active zones n and / or p, as well as the size of the zones of electrical insulation in the silicon substrate formed. Also, it is possible according to the invention, as developed in the rest of the text, to produce two-dimensional structures, for example with an arrangement of the active zones in the checkerboard substrate, which advantageously makes it possible to further increase the number of sub-units. cells in the PV cell that will be formed from the substrate.
  • the present invention relates to a photovoltaic device, in particular a photovoltaic cell, comprising a composite substrate based on silicon as defined above.
  • Photovoltaic cells produced from a composite substrate according to the invention divided into a plurality of sub-cells of controlled sizes, advantageously make it possible to produce PV modules having an increased open circuit voltage, while maintaining a reasonable standard size. of the order of m 2 .
  • FIG. 1 schematically represents, in a vertical section plane, the structure of a composite substrate (1) according to the invention, having six active zones (10) separated from one another by zones of electrical insulation. (20);
  • FIG. 2 shows, in top view, the arrangement of the active areas (10) in a checker pattern in a substrate, according to a particular embodiment of the invention
  • FIG. 3 schematically represents the various steps of a method for preparing a composite substrate according to the invention, according to a first embodiment illustrated in example 1;
  • FIG. 4 schematically represents the various steps of a method for preparing a composite substrate according to the invention, according to a second variant embodiment illustrated in example 2. It should be noted that, for the sake of clarity, the various elements in the figures are represented in free scale, the actual dimensions of the different parts not being respected. In the rest of the text, the expressions “between ... and ", “ranging from
  • a substrate according to the invention may have a thickness (e) (considered in the vertical direction) ranging from 100 to 500 ⁇ , in particular from 150 to 300 ⁇ .
  • a substrate according to the invention may have a total length (L) ranging from 10 to 30 cm, in particular from 15 to 20 cm.
  • a silicon substrate according to the invention has, in a vertical section plane, active zones (10) of p-doped and / or n-doped silicon, extending over the entire thickness (e) of the substrate. and separated from each other by electrical insulation zones (20) based on silicon oxide.
  • a substrate according to the invention may for example comprise between 2 and 100 active zones, in particular between 5 and 10 active zones.
  • the active zones (10) of a substrate according to the invention can be of the same electrical conductivity.
  • all the active areas of the substrate are n-doped, or alternatively, all the active areas of the substrate are p-doped.
  • the active zones (10) of a substrate according to the invention may have different electrical conductivities, preferably alternating electrical conductivities.
  • the substrate may have alternating n-doped active areas (10) and p-doped active areas (10), an n-doped zone and a p-doped zone being separated from each other by an insulating zone (20).
  • the n-doped silicon zones may comprise one or more n-type doping agents.
  • the said n-type doping agent (s) may be chosen from phosphorus (P), arsenic (As), antimony (Sb), and mixtures thereof.
  • the n-type doping agent is phosphorus.
  • the doping level in the dopants to n-type, such as phosphorus, may be greater than or equal to 10 14 cm “3, in particular between 10 14 and 5.10 16 cm” 3, still more preferably from 5.10 14 to 5.10 15 cm “3 .
  • the n-doped zones may have, independently of one another, a density of electron-type charge carriers ranging from 10 14 to 2.10 16 cm- 3 , in particular from 5.10 14 to 5.10 -15 cm -3 .
  • the p-doped silicon zones may comprise one or more p-type doping agents.
  • the p-type doping agent (s) may be chosen from boron (B), aluminum (Al), gallium (Ga), indium (In), zinc (Zn) and mixtures thereof.
  • the p-type doping agent is boron.
  • the doping content of p-type doping agents may be greater than or equal to 10 14 cm -3 , in particular between 10 14 to 5.10 16 cm -3 , even more particularly from 5.10 14 to 10 16. cm "3 .
  • the p-doped zones may have, independently of each other, a hole-type charge carrier density ranging from 10 14 to 2.10 16 cm- 3 , in particular from 5.10 14 to 10 16 cm- 3 .
  • the active areas (10) of the substrate according to the invention may have, independently of one another, a width (Li), in the plane of section, ranging from 1 mm to 10 cm, in particular from 5 mm to 5 cm.
  • the width of the active zones may differ from an active zone doped n to a p-doped active zone, in the case of a substrate having active zones of alternating electrical conductivity.
  • the photogenerated currents are generally higher in n-doped zones than in p-doped zones.
  • the widths of the active p-doped and n-doped zones can be adapted during the preparation of the substrate, in particular to better match these currents in the final silicon substrate.
  • An electrical isolation zone (20) of the substrate according to the invention, separating between them two active zones, comprises a mass content of silicon oxide (SiO 2 ) of at least 50%, relative to the total mass of said insulating area.
  • said electrical insulation zone may comprise a mass content of silicon oxide (also called “silica”) greater than or equal to 75%, especially greater than or equal to 90%. More particularly, said electrical insulation zone is formed entirely of silicon oxide (100% by mass). In other words, it consists of silicon oxide.
  • the electrical isolation zones (20) of a substrate of the invention are solely formed of silicon oxide. This is the case, for example, substrates developed according to the first embodiment described below.
  • an electrical insulating zone may comprise one or more material (s) X selected from silicon nitride (S1 3 N 4 ) and silicon carbide (SiC), the mass quantity X being strictly less than 50%, in particular between 0 and 25%, relative to the total mass of said insulation zone.
  • An insulation zone of the substrate of the invention is formed of particles of one or more materials X at least partially covered by a silica envelope.
  • the cohesion of the particles is generally obtained by sintering the silica.
  • the isolation zone may also be in the form of a silica matrix in which particles of one or more material (X) X are incorporated.
  • the isolation zones of a substrate of the invention may comprise, or even consist of, a mixture of silica and silicon carbide (SiC).
  • the isolation zones of a substrate of the invention may comprise, or even consist of, a mixture of silica and silicon nitride (Si 3 N 4 ).
  • the particles of inorganic materials X preferably have an average particle size less than or equal to 2 ⁇ , in particular less than or equal to 1 ⁇ , in particular between 20 and 500 nm.
  • the presence of silica contiguous to the active zones makes it possible to ensure good passivation at the interfaces between the active zones and the isolation zones in the substrate.
  • the recombination rate of the minority charge carriers at the interfaces between an isolation zone (20) and an active zone (10) of a substrate according to the invention is advantageously strictly less than 2,000 cm / sec. , in particular less than or equal to 200 cm / s and more particularly less than or equal to 20 cm / s.
  • the recombination speed of the minority charge carriers can be deduced, according to techniques known to those skilled in the art, from the measurement of the lifetime of the minority carriers according to known techniques and devices, for example based on the measurement photoconductivity under stationary or transient conditions, subject to taking into account a possible limiting effect by the volume lifetime.
  • the electrical insulation zones preferably have a resistivity greater than or equal to 2 k ⁇ cm, in particular greater than or equal to 10 k ⁇ cm, more particularly 50 k ⁇ cm.
  • Said electrical insulation zones may have, independently of one another, a width (L 2 ) in the section plane ranging from 200 nm to 5 mm, in particular from 100 ⁇ to 500 ⁇ .
  • a zone of electrical insulation too long in the final silicon substrate is likely to lead to a loss of active material and therefore a decrease in energy efficiency at the photovoltaic cell and module that will be formed from this substrate.
  • an electrical insulation zone that is too short may be insufficient to ensure good isolation between the n-doped active zones and / or p, which can also lead to a decrease in efficiency at the PV cell to be formed from this substrate.
  • the active zones (10) of the substrate according to the invention can be arranged so as to form a two-dimensional pattern.
  • the arrangement of said active areas (10) can form a checker pattern.
  • the side of a square (active areas doped p and / or n) of the checkerboard may be between 1 mm and 10 cm, preferably between 5 mm and 5 cm.
  • the electrical insulation zones (20) then form the perimeter of each of the active zones. This configuration is for example represented in FIG.
  • the invention is not limited to such an arrangement; different configurations, allowing compact paving of the space, other than a checkerboard pattern, can be envisaged within the context of the present invention (for example rectangular patterns, polygonal, etc.).
  • a composite substrate (1) according to the invention can be obtained by cutting a brick having, in at least one cutting plane, a stack of active layers of n-doped and / or n-doped silicon separated from each other. by layers of electrical insulation, said brick being previously prepared, according to different embodiments, by assembling n-doped silicon wafers and / or p after creation of the intermediate layers of electrical insulation. 1st embodiment
  • a silicon-based composite substrate (1) according to the invention can be obtained via at least the steps consisting of:
  • step (c) forming, on the surface of silicon wafers treated in step (b), a silicon oxide layer (220) of thickness greater than or equal to 100 nm;
  • step (e) cutting said brick (100) obtained after assembling the slices in step (d), parallel to the stacking direction of the layers (110) and (220), to obtain said substrate (1) wish.
  • the nature, the number and the dimensions, in particular the thickness, of the slices (or slabs) of silicon implemented in step (a) are adjusted with respect to the desired brick, and more particularly with regard to the structure of the substrate that it is desired to form, in particular the number and size of the desired active areas.
  • the silicon slabs in step (a) may advantageously be derived from the blank a silicon brick (4) (n-doped or p-doped). This brick is subsequently designated as “starting brick” to distinguish it from the brick (100), called “final brick”, reconstituted by assembling the slabs at the end of step (d).
  • the n-doped or p-doped silicon starting block may be obtained by cutting a monocrystalline silicon ingot formed, according to techniques known to those skilled in the art, by directed solidification, for example by a pulling method such that the Czochralski drawing method or the Bridgman method, or a gradient cooling method, also known as the gradient fireeze in the English language.
  • the slices (110) of silicon are obtained by cutting the starting brick, parallel to the direction of growth of the ingot.
  • Such a cutting orientation advantageously makes it possible to overcome the problems of segregation of the dopants and impurities of the ingot.
  • the silicon wafers implemented in step (a) of the process of the invention may be cutting two separate bricks of opposite electrical conductivity.
  • (b) and (c) can be made only on the face (s) of the slices intended to be opposite another slice of silicon in the final brick.
  • the surface treatment in step (b) may be more particularly carried out by polishing according to means known to those skilled in the art, for example using an abrasive based on silicon carbide particles or diamond. This treatment ensures a good flatness of the surfaces of the slices to be assembled.
  • the faces of the slices (110) intended to be assembled in the final brick advantageously have a surface roughness of less than or equal to 500 nm, in particular less than or equal to 200 nm.
  • the surface roughness may for example be measured using a profilometer.
  • step (c) techniques known to form, on the surface of the polished faces of the slices obtained at the end of step (b), silicon oxide layers (220) of desired thickness.
  • They can be formed by subjecting the faces of the wafers to be assembled to a thermal oxidation treatment, operated for example in a thermal oven.
  • the oxidation treatment may for example be carried out at a temperature of between 700 and 1300 ° C., in particular between 900 and 1100 ° C.
  • the duration of the thermal oxidation treatment may be between 5 minutes and 5 hours, in particular between 30 minutes and 1 hour.
  • the process of the invention uses oxide thicknesses. larger silicon, able to ensure, in the final brick, a good electrical insulation between the active layers of silicon (slices of n-doped or p-doped silicon) and thus, at the final substrate, a good electrical insulation between the active zones, necessary for photovoltaic applications.
  • the layers of Si0 2 formed on the surface of the slices to be assembled may have, independently of each other, a thickness (L c ) of between 100 nm and 10 ⁇ m, preferably greater than or equal to 500 nm and more particularly included between 500 nm and 5 ⁇ .
  • the silicon wafers coated on the surface of a SiO 2 layer are designated by "oxidized" silicon wafers.
  • the silicon oxide layers formed according to the invention also ensure, at the level of the final brick, a good passivation of the interfaces with the active layers (n-doped or p-doped silicon wafers) and therefore, at the level of the final substrate. , good passivation at the interfaces between the active zones and the isolation zones.
  • the layers of SiO 2 will act as an assembly agent for the silicon wafers.
  • oxidized silicon wafers are arranged to form the brick (100).
  • a brick (100) can simply be (re) constituted by stacking oxidized silicon wafers on each other.
  • the silicon wafers thus positioned, having in particular the layers of Si0 2 surface facing each other, are then assembled by intimate bonding, for example operated in an oven.
  • Intimate bonding refers to the establishment of strong covalent bonds, not just hydrogen bonds (weaker than covalent bonds).
  • step (d) it is up to the general knowledge of a person skilled in the art to adjust the conditions for implementing bonding in step (d), especially in terms of temperature and duration, to ensure the establishment of strong bonds Si- O-Si.
  • the bonding may be more particularly carried out at a temperature greater than or equal to 600 ° C., in particular between 600 ° C. and 1200 ° C. and in particular between 800 ° C. and 1000 ° C.
  • the intimate bonding temperature in step (d) is strictly less than 1100 ° C., in particular less than or equal to 1000 ° C. and more particularly less than or equal to 900 ° C.
  • the duration of the bonding treatment can be between 10 minutes and 2 hours, in particular between 30 minutes and 1 hour.
  • the electrical insulation layers, thus established between two active layers of p-doped or n-doped silicon are made of silicon oxide.
  • step (d) having in at least one cutting plane, a stack of active layers of p-doped and / or n-doped silicon separated from each other by layers of electrical insulation , is then cut, in a cutting direction parallel to the direction (I) of stacking said layers, as shown schematically in Figure 3e, to obtain the desired substrate.
  • This cutting can be performed by any conventional method known to those skilled in the art, for example using a band saw, a diamond wire or using SiC grains as abrasives.
  • the dimensions of the cut slice are of course chosen with regard to the dimensions of the desired silicon substrate, in particular its thickness (e) and its length (L). 2 nd embodiment
  • a silicon-based composite substrate (1) can be obtained via at least the steps consisting of:
  • step (iii) depositing, on the surface of the oxidized silicon wafers, a layer (230) of an aqueous colloidal suspension based on silica, silicon carbide and / or silicon nitride, having an average particle size of less than or equal to 2 ⁇ ; (iv) arranging the slices thus coated at the end of step (iii) so as to constitute said desired brick (100), and assembling said slices by gluing under conditions conducive to the establishment of covalent bonds Si-O -If at a temperature greater than or equal to 1000 ° C; and
  • step (v) cutting said brick (100) obtained at the end of the assembly of the slices in step (iv), parallel to the assembly direction of the layers (110) and (220), to obtain said substrate (1) wish.
  • the p-doped and / or n-doped silicon wafers can be obtained, prior to their implementation in step (i) of the method of the invention, by cutting one or several starting bricks.
  • this second process variant advantageously makes it possible to dispense with a step of polishing the surfaces of the starting silicon wafers.
  • the unpolished silicon wafers can be directly subjected to a thermal oxidation treatment in order to form, on the surface of the wafers of silicon to be assembled, the SiO 2 layers of desired thickness.
  • the oxidation treatment may for example be carried out at a temperature of between 700 and 1300 ° C., in particular between 900 and 1100 ° C.
  • the duration of the thermal oxidation treatment may be between 5 minutes and 5 hours, in particular between 30 minutes and 1 hour.
  • the layers of Si0 2 formed on the surface of the slices to be assembled may have, independently of one another, a thickness (L c ) of between 100 nm and 10 ⁇ m, preferably a thickness greater than or equal to 500 nm and more particularly between 500 nm and 5 ⁇ .
  • oxidized silicon wafers are deposited on the surface, a layer (230) of an aqueous suspension of colloidal silica, silicon carbide or colloidal silicon nitride.
  • the colloidal suspension more particularly has an average particle size D 50 less than or equal to 2 ⁇ .
  • the average particle size can be determined by Scanning Electron Microscopy.
  • the average particle size of the colloidal suspension deposited on the surface of the slices is less than or equal to 1 ⁇ , in particular less than or equal to 500 nm, and more particularly between 20 and 100 nm.
  • the layers deposited in step (iii) are formed of a suspension of colloidal silica.
  • the layers (230) of colloidal suspension deposited in step (iii) may have, independently of one another, a thickness of between 50 ⁇ and 500 ⁇ , in particular between 100 ⁇ and 200 ⁇ .
  • colloidal suspension layers at the surface of the faces of the oxidized silicon wafers intended to be assembled advantageously makes it possible to overcome the geometric tolerances (thickness variations) inherent in the starting silicon wafers, and thus promotes their assembly.
  • the silicon wafers thus coated are then arranged to form the brick (100), and assembled by intimate bonding.
  • a brick (100) can simply be (re) constituted by stacking, on top of one another, the oxidized silicon wafers coated with the colloidal suspension. .
  • step (iv) bonding it is within the skills of a person skilled in the art to adjust the conditions for implementing step (iv) bonding, especially in terms of temperature and duration, to ensure the establishment of strong Si-O-Si bonds between two silicon wafers facing each other.
  • the bonding step (iv) may for example be operated at a temperature between 1000 ° C and 1300 ° C.
  • the intimate bonding temperature in step (iv) is greater than or equal to 1100 ° C., in particular between 1100 ° C. and 1200 ° C.
  • the duration of the gluing treatment can be between 30 minutes and
  • the colloidal suspension layer on the surface of the slices to be assembled is sintered, which advantageously makes it possible to promote the cohesion of the insulation layer thus formed between two silicon wafers.
  • the electrical insulation layers thus established between two active p-doped or n-doped silicon layers, may be formed of a mixture of silica and silicon carbide and / or nitride.
  • the hydrostatic pressure exerted by the silicon wafers stacked on each other is liable to vary according to the height of the stack, the layers of electrical insulation (200) in the final brick formed at the end of the assembly of the slices may have varying thicknesses. Consequently, the width (L 2 ) of the electrical insulation zones (20) in the substrate resulting from the cutting of such a brick may vary from one insulation zone to another. The inventors have however found that these variations in width were not detrimental to the electrical insulation of the sub-cells of the wafer developed from such a substrate.
  • step (iv) of the method of the invention a clamping device for ensuring an identical pressure on the various interfaces of the stack, and to obtain electrical insulation layers in the final brick of substantially constant thickness.
  • the invention is not limited to the variants illustrated in Figures 3 and 4, wherein the bricks (100) are formed by simple stack of silicon wafers after creation of the intermediate layers of electrical insulation. It is understood that the skilled person is able to implement more assemblies complexes of silicon slabs, in order to obtain, via one or other of the variants described above, the desired silicon substrates.
  • the invention also relates to a photovoltaic device, in particular a photovoltaic cell or a photovoltaic module, comprising at least one composite substrate based on silicon according to the invention.
  • It also relates to the use of a silicon-based composite substrate according to the invention for developing a photovoltaic device, in particular a photovoltaic cell or a photovoltaic module.
  • PV photovoltaic cell
  • a substrate according to the invention can thus be used in any type of process for the production of a PV cell, for example in so-called “low temperature” technologies of the heterojunction type, "high temperature” homojunction type technologies. , or PV cell technologies with back contacts.
  • PV cell comprises in particular the realization within each active zone n or p junctions p / n, then the formation of contacts to ensure the serialization of the various subcells formed, the zones of electrical insulation being intended to provide electrical insulation between two sub-cells.
  • a PV cell, produced from a composite substrate according to the invention, is thus subdivided into several sub-cells of smaller size.
  • Such PV cells advantageously produce a high voltage level, while delivering less current.
  • the PV cells obtained according to the invention can then be assembled to produce a photovoltaic module of reasonable size, typically of the order of m 2 , and having an increased voltage compared to modules developed from conventional cells.
  • the invention thus relates to a photovoltaic module formed of a set of photovoltaic cells according to the invention.
  • the slabs (110) are then subjected to a grinding / polishing treatment using an abrasive based on diamond particles making it possible to lower the roughness of the faces, measured with the help of a profilometer, to a value below 200 nm ( Figure 3c).
  • the slabs thus polished are introduced into a thermal chamber to undergo a first oxidation cycle in a humid atmosphere for 2 hours at 1100 ° C.
  • the thickness of the silicon oxide layers (220) thus formed on the surface of slabs is about 1 ⁇ ( Figure 3d).
  • the slabs are re-stacked one on top of the other, and placed back in the thermal chamber where they are subjected to a heat treatment of 30 minutes at 800 ° C. At the end of this treatment, the reconstituted brick (100) can be manipulated.
  • the brick (100) obtained is then cut into wafers with a thickness of 200 ⁇ in an industrial device (B5 machine from Applied Materials) (Figure 3e).
  • the wafers obtained comprise 6 active zones (10) separated from each other by electrical insulation zones (20) with a width of approximately 2 ⁇ (FIG. 3f).
  • the slabs (1 10) are introduced into a thermal chamber to undergo a first oxidation cycle in a humid atmosphere for 2 hours at 1000 ° C.
  • the thickness of the silicon oxide layers (220) thus formed on the surface of slabs is about 600 nm ( Figure 4c).
  • each of the layers (230) is approximately 250 ⁇ (FIG. 4d).
  • the slabs are stacked on top of each other and placed back into the thermal chamber where they are subjected to a heat treatment of 1 hour at 1200 ° C. At the end of this treatment, the reconstituted brick (100) can be manipulated.
  • the brick obtained is cut into wafers with a thickness of 200 ⁇ in an industrial device (machine B5 from Applied Materials ( Figure 4e).
  • the wafers obtained comprise 6 active zones (10) separated from each other by electrical insulation zones (20).
  • the widest of the isolation zones is close to 200 ⁇ and the thinnest is close to 30 ⁇ ( Figure 4f).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Sustainable Development (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)

Abstract

La présente invention concerne un substrat composite (1) à base de silicium, présentant, dans un plan vertical de coupe, des zones actives (10) de silicium dopé p et/ou dopé n, chacune des zones actives s'étendant sur toute l'épaisseur (e) du substrat, deux zones actives étant séparées entre elles par au moins une zone d'isolation électrique (20) comprenant une teneur massique en oxyde de silicium SiO2 supérieure ou égale à 50 %. Elle concerne encore des procédés de fabrication d'un tel substrat composite.

Description

Substrat composite à base de silicium présentant des zones actives séparées par des zones d'isolation électrique à base d'oxyde de silicium
La présente invention se rapporte à un nouveau substrat à base de silicium, divisé verticalement en plusieurs zones actives isolées les unes des autres, et à différentes variantes de procédé pour sa préparation.
Un tel substrat est particulièrement avantageux dans le cadre de l'élaboration de cellules et modules photovoltaïques.
Actuellement, les modules photovoltaïques (PV) sont majoritairement fabriqués à partir de l'assemblage de cellules en silicium mono- ou multi-cristallin, ces cellules étant généralement réalisées à partir de plaquettes, également appelées « wafers », de conductivité électrique p. Les matériaux de type n sont également actuellement en plein développement.
Dans des modules PV de taille raisonnable, de l'ordre du m2, le standard de taille pour les plaquettes (156 x 156 mm) fait que les tensions de circuit ouvert (Voc en terminologie anglo-saxonne) des modules PV sont limitées à quelques dizaines de Volts.
Différentes voies ont été explorées pour tenter d'augmenter la tension Voc des modules PV.
Une première option pourrait consister à utiliser des matériaux autres que le silicium (Si) cristallin, notamment des semi-conducteurs présentant des amplitudes de bande interdite (ou « band gap » en langue anglaise) supérieures au 1, 1 eV (électron- volt) du silicium, comme par exemple un matériau de type Si amorphe sur Si cristallin, issu de la technologie dite à hétéroj onction, ou encore des matériaux du type CdTe (tellurure de cadmium). Malheureusement, l'amélioration en termes de tensions de circuit ouvert est limitée, car l'utilisation de semi-conducteurs à bande interdite trop élevée (> 2 eV) conduit à une baisse significative de la quantité de photons absorbée et à une perte en rendement de conversion énergétique.
Une autre possibilité serait de réduire la taille des cellules par rapport au standard actuel de 156 x 156 mm, ce qui permettrait, par mise en série d'un plus grand nombre de cellules formant le module, d'accroître la valeur de la tension Voc. Cependant, cette solution rendrait plus délicate les opérations de manutention pour l'élaboration des modules. Par ailleurs, la nécessité de garder un espace entre cellules formant le module PV pour la connectique conduit à une perte de surface utile (i.e. permettant la photogénération de porteurs électriques). Cette perte de surface est plus importante avec la mise en œuvre d'un plus grand nombre de cellules de taille réduite. Enfin, sauf à utiliser une technologie de cellule à contacts arrière (RCC, Rear Contact Cell en terminologie anglo-saxonne), cette solution pose des problèmes délicats de métallisation et de connectique.
Plus récemment, Pozner et al. [1] ont envisagé par modélisation la mise en série de cellules à plans de jonction p/n verticaux, à la différence de la configuration des wafers classiques où le plan de jonction est horizontal. L'intérêt de cette approche est de pouvoir envisager un traitement de type collectif, sur substrat monolithique, pour la réalisation des cellules. Toutefois, la taille des éléments individuels est petite, de l'ordre de la centaine du micromètre, et de nombreuses questions techniques restent ouvertes quant à la réalisation en pratique d'une telle structure, dont le coût risque, par ailleurs, d'être très élevé.
Il pourrait encore être envisagé de réaliser une plaquette monolithique de taille standard 156 x 156 mm, et de graver a posteriori des tranchées, par exemple par ablation laser, ce qui aurait pour effet de créer effectivement une pluralité de cellules de plus petite taille. Dans ce cadre, une architecture originale a récemment été proposée par le centre de recherche « Energy research centre of the Netherlands » (ECN) avec une structure de maintien en face avant pour s'affranchir des problèmes de manutention [2]. Cependant, le problème de passivation électrique des surfaces créées par ablation laser est complexe, les vitesses de recombinaison des porteurs de charge minoritaires en surface étant supérieures à 2 000 cm/s.
Par conséquent, il demeure un besoin, en vue de l'élaboration de cellules à forte tension de circuit ouvert pour des applications photovoltaïques, de réaliser des plaquettes de silicium divisées en zones actives, séparées entre elles par des zones d'isolation électrique.
La présente invention vise précisément à proposer un nouveau substrat à base de silicium, divisé verticalement en plusieurs sous-cellules isolées les unes des autres par des zones d'isolation électrique, garantissant une bonne passivation aux interfaces entre zone active et zone d'isolation, ainsi que des procédés pour accéder à un tel substrat.
Plus précisément, la présente invention concerne, selon un premier de ses aspects, un substrat composite à base de silicium, présentant, dans un plan vertical de coupe, des zones actives de silicium dopé p et/ou dopé n, chacune des zones actives s' étendant sur toute l'épaisseur du substrat, deux zones actives étant séparées entre elles par au moins une zone d'isolation électrique comprenant une teneur massique en oxyde de silicium Si02 supérieure ou égale à 50 %.
Dans la suite du texte, et sauf indication contraire, le substrat est caractérisé lorsqu'il est observé dans sa position horizontale. Autrement dit, le substrat s'étend selon au moins une direction normale à la direction verticale. Ainsi, en particulier, le substrat selon l'invention est défini comme étant divisé verticalement en différentes zones actives, dans un plan vertical de coupe du substrat positionné horizontalement.
Par « zone active », on entend une zone apte à la mise en œuvre de l'effet photovoltaïque. Il s'agit d'une zone de silicium dopé p ou dopé n.
Par « zone d'isolation électrique », on entend une zone du substrat présentant une forte résistivité électrique, en particulier supérieure ou égale à 2 kQ.cm et avantageusement supérieure ou égale à 10 kQ.cm, encore plus avantageusement supérieure à 50 kQ.cm. On désignera plus simplement, dans la suite du texte, ces zones sous les appellations « zones d'isolation » ou « zones isolantes ».
Selon un autre de ses aspects, la présente invention propose des procédés permettant d'accéder, de manière aisée, à un tel substrat, via la découpe d'une brique préalablement formée par assemblage de tranches de silicium dopé n et/ou dopé p, après création entre lesdites tranches, de couches isolantes.
Ainsi, selon une première variante de réalisation, la présente invention concerne ainsi un procédé de préparation d'un substrat composite à base de silicium, par découpe d'une brique présentant, dans au moins un plan de coupe, des couches actives de silicium dopé p et/ou dopé n séparées entre elles par des couches d'isolation électrique, comprenant au moins les étapes consistant en :
(a) disposer de tranches de silicium dopé n et/ou p, lesdites tranches étant destinées à former, par assemblage et après création des couches d'isolation électrique, ladite brique souhaitée ;
(b) soumettre les faces des tranches à assembler à un traitement de surface propice à leur conférer une rugosité de surface inférieure ou égale à 500 nm ;
(c) former, en surface des tranches de silicium traitées en étape (b), une couche d'oxyde de silicium d'épaisseur supérieure ou égale à 100 nm ; (d) agencer les tranches de silicium oxydées de manière à constituer ladite brique souhaitée, et assembler lesdites tranches par collage dans des conditions propices à l'établissement de liaisons covalentes Si-O-Si ; et
(e) découper ladite brique obtenue à l'issue de l'assemblage des tranches en étape (d), perpendiculairement aux plans d'assemblage, pour obtenir ledit substrat souhaité.
Selon une seconde variante de réalisation, la présente invention concerne un procédé de préparation d'un substrat composite à base de silicium, par découpe d'une brique présentant, dans au moins un plan de coupe, des couches actives de silicium dopé p et/ou dopé n séparées entre elles par des couches d'isolation électrique, comprenant au moins les étapes consistant en :
(i) disposer de tranches de silicium dopé n et/ou p, lesdites tranches étant destinées à former, par assemblage et après création des couches d'isolation électrique, ladite brique souhaitée ;
(ii) former, en surface des tranches à assembler, une couche d'oxyde de silicium, d'épaisseur supérieure ou égale à 100 nm ;
(iii) déposer, en surface des tranches de silicium oxydées, une couche d'une suspension colloïdale aqueuse à base de silice, de carbure de silicium et/ou de nitrure de silicium de taille particulaire moyenne inférieure ou égale à 2 μιη ;
(iv) agencer les tranches ainsi revêtues à l'issue de l'étape (iii) de manière à constituer ladite brique souhaitée, et assembler lesdites tranches par collage dans des conditions propices à l'établissement de liaisons covalentes Si-O-Si, à une température supérieure ou égale à 1 000°C ; et
(v) découper ladite brique obtenue à l'issue de l'assemblage des tranches en étape (iv), perpendiculairement aux plans d'assemblage, pour obtenir ledit substrat souhaité.
On parlera indifféremment dans la suite du texte de « tranches » ou « slabs » de silicium.
De manière avantageuse, ces procédés permettent, par assemblage des tranches de silicium dopé n ou p après création des couches isolantes, de maîtriser avec précision la taille des zones actives n et/ou p, ainsi que la taille des zones d'isolation électrique dans le substrat de silicium formé. Egalement, il est possible selon l'invention, comme développé dans la suite du texte, de réaliser des structures bidimensionnelles, par exemple avec une disposition des zones actives dans le substrat en damier, ce qui permet avantageusement d'accroître encore le nombre de sous-cellules dans la cellule PV qui sera formée à partir du substrat.
Selon encore un autre de ses aspects, la présente invention concerne un dispositif photovoltaïque, en particulier une cellule photovoltaïque, comportant un substrat composite à base de silicium tel que défini précédemment.
Elle concerne encore l'utilisation d'un substrat composite à base de silicium tel que défini précédemment pour former un dispositif photovoltaïque, en particulier une cellule photovoltaïque.
Les cellules photovoltaïques élaborées à partir d'un substrat composite selon l'invention, divisées en une pluralité de sous-cellules de tailles contrôlées, permettent avantageusement de produire des modules PV présentant une tension de circuit ouvert accrue, tout en conservant une taille raisonnable standard de l'ordre du m2.
D'autres caractéristiques, avantages et modes d'application du substrat selon l'invention et des procédés pour sa préparation, ressortiront mieux à la lecture de la description détaillée qui va suivre, des exemples de réalisation de l'invention et à l'examen des dessins annexés, sur lesquels :
- la figure 1 représente, de manière schématique, dans un plan vertical de coupe, la structure d'un substrat composite (1) conforme à l'invention, présentant six zones actives (10) séparées entre elles par des zones d'isolation électrique (20) ;
- la figure 2 représente, en vue de dessus, l'agencement des zones actives (10) suivant un motif de type damier dans un substrat, selon un mode de réalisation particulier de l'invention ;
- la figure 3 représente, de manière schématique, les différentes étapes d'un procédé de préparation d'un substrat composite conforme à l'invention, selon une première variante de réalisation illustrée en exemple 1 ;
- la figure 4 représente, de manière schématique, les différentes étapes d'un procédé de préparation d'un substrat composite conforme à l'invention, selon une seconde variante de réalisation illustrée en exemple 2. Il convient de noter que, pour des raisons de clarté, les différents éléments sur les figures sont représentés en échelle libre, les dimensions réelles des différentes parties n'étant pas respectées. Dans la suite du texte, les expressions « compris entre ... et ... », « allant de
... à ... » et « variant de ... à ... » sont équivalentes et entendent signifier que les bornes sont incluses, sauf mention contraire.
Sauf indication contraire, l'expression « comportant/comprenant un(e) » doit être comprise comme « comportant/comprenant au moins un(e) ».
SUBSTRAT COMPOSITE
Il est fait référence, dans la description qui suit, à la figure 1 annexée.
Un substrat selon l'invention peut présenter une épaisseur (e) (considérée selon la direction verticale) allant de 100 à 500 μπι, en particulier de 150 à 300 μπι.
Selon un mode de réalisation particulier, un substrat selon l'invention peut présenter une longueur totale (L) allant de 10 à 30 cm, en particulier de 15 à 20 cm.
Comme évoqué précédemment, un substrat de silicium selon l'invention présente, dans un plan vertical de coupe, des zones actives (10) de silicium dopé p et/ou dopé n, s'étendant sur toute l'épaisseur (e) du substrat et séparées entre elles par des zones d'isolation électrique (20) à base d'oxyde de silicium.
Un substrat selon l'invention peut par exemple comporter entre 2 et 100 zones actives, en particulier entre 5 et 10 zones actives.
Selon une première variante de réalisation, les zones actives (10) d'un substrat selon l'invention peuvent être de même conductivité électrique. Autrement dit, l'ensemble des zones actives du substrat sont dopées n, ou alternativement, l'ensemble des zones actives du substrat sont dopées p.
Selon une autre variante de réalisation, les zones actives (10) d'un substrat selon l'invention peuvent être de différentes conductivités électriques, de préférence de conductivités électriques alternées. Autrement dit, le substrat peut présenter une alternance de zones actives (10) dopées n et de zones actives (10) dopées p, une zone dopée n et une zone dopée p étant séparées entre elles par une zone isolante (20). Les zones en silicium dopé n peuvent comporter un ou plusieurs agents dopants de type n. Le ou lesdits agents dopants de type n peuvent être choisis parmi le phosphore (P), l'arsenic (As), l'antimoine (Sb), et leurs mélanges. De préférence, l'agent dopant de type n est le phosphore.
Le taux de dopage en agents dopants de type n, par exemple en phosphore, peut être supérieur ou égale à 1014 cm"3, en particulier compris entre 1014 à 5.1016 cm"3, encore plus particulièrement de 5.1014 à 5.1015 cm"3.
Les zones dopées n peuvent présenter, indépendamment les unes des autres, une densité de porteurs de charge de type électrons allant de 1014 à 2.1016 cm"3, en particulier de 5.1014 à 5.1015 cm"3.
Les zones en silicium dopé p peuvent comporter un ou plusieurs agents dopants de type p. Le ou lesdits agents dopants de type p peuvent être choisis parmi le bore (B), l'aluminium (Al), le gallium (Ga), l'indium (In), le zinc (Zn) et leurs mélanges. De préférence, l'agent dopant de type p est le bore.
Le taux de dopage en agents dopants de type p, par exemple en bore, peut être supérieur ou égale à 1014 cm"3, en particulier compris entre 1014 à 5.1016 cm"3, encore plus particulièrement de 5.1014 à 1016 cm"3.
Les zones dopées p peuvent présenter, indépendamment les unes des autres, une densité en porteurs de charge de type trous allant de 1014 à 2.1016 cm"3, en particulier de 5.1014 à 1016 cm"3.
Les zones actives (10) du substrat selon l'invention peuvent présenter, indépendamment les unes des autres, une largeur (Li), dans le plan de coupe, allant de 1 mm à 10 cm, en particulier de 5 mm à 5 cm.
Par l'expression « indépendamment les unes des autres », on entend signifier que la largeur (Li) peut différer d'une zone active à une autre.
En particulier, la largeur des zones actives peut différer d'une zone active dopée n à une zone active dopée p, dans le cas d'un substrat présentant des zones actives de conductivité électrique alternée.
Dans ce dernier cas, les matériaux de type n étant généralement moins sensibles aux impuretés métalliques que les matériaux de type p, les courants photogénérés sont généralement plus élevés dans des zones dopées n que dans des zones dopées p. Ainsi, les largeurs des zones actives dopées p et dopées n peuvent être adaptées lors de la préparation du substrat, en vue notamment d'égaler au mieux ces courants dans le substrat de silicium final.
Une zone d'isolation électrique (20) du substrat selon l'invention, séparant entre elles deux zones actives, comprend une teneur massique en oxyde de silicium (Si02) d'au moins 50 %, par rapport à la masse totale de ladite zone isolante.
La nature des zones d'isolation électrique (20) est susceptible de varier selon le procédé mis en œuvre pour la préparation du substrat de l'invention, comme détaillé dans la suite du texte.
En particulier, ladite zone d'isolation électrique peut comprendre une teneur massique en oxyde de silicium (encore appelé « silice ») supérieure ou égale à 75 %, notamment supérieure ou égale à 90 %. Plus particulièrement, ladite zone d'isolation électrique est formée en totalité d'oxyde de silicium (100 % massique). En d'autres termes, elle consiste en de l'oxyde de silicium.
Selon une variante de réalisation particulière, les zones d'isolation électrique (20) d'un substrat de l'invention sont uniquement formées d'oxyde de silicium. C'est le cas, par exemple, des substrats élaborés selon la première variante de réalisation décrite ci- dessous.
Dans une autre variante de réalisation, une zone d'isolation électrique peut comprendre un ou plusieurs matériau(x) X choisi(s) parmi le nitrure de silicium (S13N4) et le carbure de silicium (SiC), la quantité massique de X étant strictement inférieure à 50 %, en particulier comprise entre 0 et 25 %, par rapport à la masse totale de ladite zone d'isolation.
Une zone d'isolation du substrat de l'invention être formée de particules d'un ou plusieurs matériaux X recouverts au moins partiellement par une enveloppe de silice. Dans ce cas, la cohésion des particules est généralement obtenue par frittage de la silice.
La zone d'isolation peut encore se présenter sous la forme d'une matrice de silice dans laquelle sont incorporées des particules d'un ou plusieurs matériau(x) X.
Selon un mode de réalisation particulier, les zones d'isolation d'un substrat de l'invention peuvent comprendre, voire être constituée, d'un mélange de silice et de carbure de silicium (SiC). Selon un autre mode de réalisation particulier, les zones d'isolation d'un substrat de l'invention peuvent comprendre, voire être constituée, d'un mélange de silice et de nitrure de silicium (Si3N4).
Les particules de matériaux inorganiques X présentent de préférence une taille particulaire moyenne inférieure ou égale à 2 μπι, en particulier inférieure ou égale à 1 μπι, notamment comprise entre 20 et 500 nm.
De manière avantageuse, la présence de silice contigue aux zones actives permet d'assurer une bonne passivation aux interfaces entre les zones actives et les zones d'isolation dans le substrat.
En particulier, la vitesse de recombinaison des porteurs de charges minoritaires aux interfaces entre une zone d'isolation (20) et une zone active (10) d'un substrat selon l'invention est, avantageusement, strictement inférieure à 2 000 cm/s, en particulier inférieure ou égale à 200 cm/s et plus particulièrement inférieure ou égale à 20 cm/s.
La vitesse de recombinaison des porteurs de charges minoritaires peut être déduite, selon des techniques connues de l'homme du métier, à partir de la mesure de la durée de vie des porteurs minoritaires selon des techniques et dispositifs connus, par exemple basés sur la mesure de la photoconductivité en régime stationnaire ou transitoire, sous réserve de prendre soin de prendre en compte un éventuel effet de limitation par la durée de vie volumique.
Les zones d'isolation électrique présentent de préférence une résistivité supérieure ou égale à 2 kQ.cm, en particulier supérieure ou égale à 10 kQ.cm, encore plus particulièrement 50 kQ.cm.
Lesdites zones d'isolation électrique peuvent présenter, indépendamment les unes des autres, une largeur (L2) dans le plan de coupe allant de 200 nm à 5 mm, en particulier de 100 μιη à 500 μιη.
En effet, une zone d'isolation électrique trop longue dans le substrat de silicium final est susceptible de conduire à une perte de matière active et donc une baisse du rendement énergétique au niveau de la cellule photovoltaïque et du module qui seront formés à partir de ce substrat. En revanche, une zone d'isolation électrique trop courte peut s'avérer insuffisante pour assurer une bonne isolation entre les zones actives dopées n et/ou p, ce qui peut également conduire à une baisse de rendement au niveau de la cellule PV qui sera formée à partir de ce substrat.
Selon un mode de réalisation particulier, les zones actives (10) du substrat selon l'invention peuvent être agencées de manière à former un motif bidimensionnel.
Par exemple, dans une vue de dessus du substrat (substrat observé suivant une direction verticale), la disposition desdites zones actives (10) peut former un motif de type damier. Le côté d'un carré (zones actives dopées p et/ou n) du damier peut être compris entre 1 mm et 10 cm, de préférence entre 5 mm et 5 cm. Dans le cadre de ce mode de réalisation particulier, les zones d'isolation électrique (20) forment alors le pourtour de chacune des zones actives. Cette configuration est par exemple représentée en figure 2.
Bien entendu, l'invention n'est nullement limitée à une telle disposition ; différentes configurations, permettant un pavage compact de l'espace, autres qu'un motif damier, peuvent être envisagées dans le cadre de la présente invention (par exemple motifs rectangulaires, polygonaux, etc.).
FABRICATION DU SUBSTRAT
Comme évoqué précédemment, un substrat composite (1) selon l'invention peut être obtenu par découpe d'une brique présentant, dans au moins un plan de coupe, un empilement de couches actives de silicium dopé p et/ou dopé n séparées entre elles par des couches d'isolation électrique, ladite brique étant préalablement élaborée, suivant différentes variantes de réalisation, par assemblage de tranches de silicium dopé n et/ou p après création des couches intermédiaires d'isolation électrique. 1er mode de réalisation
Il est fait référence dans la description qui suit de ce premier mode de réalisation, à la figure 3 annexée.
Selon cette première variante, un substrat composite à base de silicium (1) selon l'invention peut être obtenu via au moins les étapes consistant en :
(a) disposer de tranches (110) de silicium dopé n et/ou p, lesdites tranches étant destinées à former, par assemblage et après création des couches d'isolation électrique, ladite brique (100) souhaitée ; (b) soumettre les faces des tranches (110) à assembler à un traitement de surface propice à leur conférer une rugosité de surface inférieure ou égale à 500 nm ;
(c) former, en surface des tranches de silicium traitées en étape (b), une couche d'oxyde de silicium (220), d'épaisseur supérieure ou égale à 100 nm ;
(d) agencer les tranches de silicium oxydées de manière à constituer ladite brique (100) souhaitée, et assembler lesdites tranches par collage dans des conditions propices à l'établissement de liaisons coval entes Si-O-Si ; et
(e) découper ladite brique (100) obtenue à l'issue de l'assemblage des tranches en étape (d), parallèlement à la direction d'empilement des couches (110) et (220), pour obtenir ledit substrat (1) souhaité.
Bien entendu, la nature, le nombre et les dimensions, notamment l'épaisseur, des tranches (ou « slabs ») de silicium mises en œuvre en étape (a) sont ajustés au regard de la brique souhaitée, et plus particulièrement au regard de la structure du substrat que l'on souhaite former, notamment du nombre et de la dimension des zones actives souhaitées.
Dans un mode de réalisation particulier, dans le cas où l'on souhaite former un substrat composite comportant des zones actives de même conductivité (dopées n ou dopées p), les slabs de silicium en étape (a) peuvent être avantageusement issus de la découpe d'une brique (4) en silicium (dopé n ou dopé p). Cette brique est désignée par la suite comme « brique de départ » pour la distinguer de la brique (100), dite « brique finale », reconstituée par assemblage des slabs à l'issue de l'étape (d).
La brique de départ en silicium dopé n ou dopé p peut être issue de la découpe d'un lingot de silicium monocristallin formé, selon des techniques connues de l'homme du métier, par solidification dirigée, par exemple par une méthode de tirage telle que la méthode de tirage Czochralski ou la méthode dite de Bridgman, ou encore par une méthode de refroidissement sous gradient, encore connue sous l'appellation « gradient fireeze » en langue anglaise.
De préférence, les tranches (110) de silicium sont obtenues par découpe de la brique de départ, parallèlement à la direction de croissance du lingot. Une telle orientation de découpe permet avantageusement de s'affranchir des problèmes de ségrégation des dopants et impuretés du lingot. Alternativement, dans le cas où l'on souhaite former un substrat présentant à la fois des zones actives dopées n et des zones actives dopées p, les tranches de silicium mises en œuvre en étape (a) du procédé de l'invention peuvent être issues de la découpe de deux briques distinctes de conductivité électrique opposée.
II est entendu que les traitements opérés sur les tranches de silicium en étape
(b) et (c), peuvent être apportés uniquement sur la ou les face(s) des tranches destinée(s) à être en regard d'une autre tranche de silicium dans la brique finale.
Le traitement de surface en étape (b) peut être plus particulièrement opéré par polissage selon des moyens connus de l'homme du métier, par exemple à l'aide d'un abrasif à base de particules de carbure de silicium ou de diamant. Ce traitement permet d'assurer une bonne planéité des surfaces des tranches à assembler.
A l'issue de ce traitement de surface, les faces des tranches (110) destinées à être assemblées dans la brique finale présentent avantageusement une rugosité de surface inférieure ou égale à 500 nm, en particulier inférieure ou égale à 200 nm. La rugosité de surface peut être par exemple mesurée à l'aide d'un profilomètre.
L'homme du métier est à même de mettre en œuvre en étape (c) des techniques connues pour former, en surface des faces polies des tranches obtenues à l'issue de l'étape (b), des couches d'oxyde de silicium (220) d'épaisseur souhaitée.
Elles peuvent être formées en soumettant les faces des tranches à assembler à un traitement d'oxydation thermique, opéré par exemple dans une étuve thermique.
Il relève des compétences de l'homme du métier d'ajuster les conditions du traitement d'oxydation pour l'obtention de la couche oxydée souhaitée. Le traitement d'oxydation peut être par exemple opéré à une température comprise entre 700 et 1 300°C, en particulier comprise entre 900 et 1 100°C.
La durée du traitement d'oxydation thermique peut être comprise entre 5 minutes et 5 heures, en particulier entre 30 minutes et 1 heure.
Comparativement aux couches de silice classiquement formées dans le domaine du collage par adhésion moléculaire utilisé en microélectronique (par exemple dans le cadre de la réalisation de structures de type SeOI ou SOI), le procédé de l'invention met en œuvre des épaisseurs d'oxyde de silicium plus importantes, aptes à assurer, dans la brique finale, une bonne isolation électrique entre les couches actives de silicium (tranches de silicium dopé n ou dopé p) et donc, au niveau du substrat final, une bonne isolation électrique entre les zones actives, nécessaire pour les applications photovoltaïques.
En particulier, les couches de Si02 formées en surface des tranches à assembler peuvent présenter, indépendamment les unes des autres, une épaisseur (Lc) comprise entre 100 nm et 10 μπι, de préférence supérieure ou égale à 500 nm et plus particulièrement comprise entre 500 nm et 5 μιη.
On désigne, par la suite, les tranches de silicium revêtues en surface d'une couche de Si02, par tranches de silicium « oxydées ».
Les couches d'oxyde de silicium formées selon l'invention assurent en outre, au niveau de la brique finale, une bonne passivation des interfaces avec les couches actives (tranches de silicium dopé n ou dopé p) et donc, au niveau du substrat final, une bonne passivation aux interfaces entre les zones actives et les zones d'isolation.
Dans le cadre du procédé de préparation du substrat composite selon l'invention, les couches de Si02 vont faire fonction d'agent d'assemblage pour les tranches de silicium.
Dans une quatrième étape (d) du procédé de l'invention, les tranches de silicium oxydées sont agencées pour former la brique (100).
Selon un mode de réalisation particulier, comme décrit en exemple 1 et illustré en figure 3, une brique (100) peut être simplement (re)constituée en empilant des tranches de silicium oxydées les unes sur les autres.
Les tranches de silicium ainsi positionnées, présentant en particulier les couches de Si02 de surface en regard les unes des autres, sont ensuite assemblées par collage intime, opéré par exemple dans une étuve.
Le « collage intime » s'entend de l'établissement de liaisons fortes covalentes, et non pas de simples liaisons hydrogène (plus faibles que des liaisons covalentes).
De même, il appartient aux connaissances générales de l'homme du métier d'ajuster les conditions de mise en œuvre du collage en étape (d), notamment en termes de température et de durée, pour assurer l'établissement de liaisons fortes Si-O-Si.
Le collage peut être plus particulièrement opéré à une température supérieure ou égale à 600°C, en particulier comprise entre 600°C et 1 200°C et notamment comprise entre 800°C et 1 000°C. De préférence, la température de collage intime en étape (d) est strictement inférieure à 1 100°C, en particulier inférieure ou égale à 1 000°C et plus particulièrement inférieure ou égale à 900°C. La durée du traitement de collage peut être comprise entre 10 minutes et 2 heures, en particulier entre 30 minutes et 1 heure.
Dans le cadre de cette première variante de réalisation, les couches d'isolation électrique, ainsi établies entre deux couches actives de silicium dopé p ou dopé n, sont en oxyde de silicium.
La brique finale ainsi obtenue à l'issue de l'étape (d), présentant dans au moins un plan de coupe, un empilement de couches actives de silicium dopé p et/ou dopé n séparées entre elles par des couches d'isolation électrique, est ensuite découpée, selon une direction de découpe parallèle à la direction (I) d'empilement desdites couches, comme représenté schématiquement en figure 3e, pour obtenir le substrat souhaité.
Cette découpe peut être opérée par toute méthode classique connue de l'homme du métier, par exemple à l'aide d'une scie à bande, d'un fil de diamant ou encore en utilisant des grains de SiC comme abrasifs.
Les dimensions de la tranche découpée sont bien entendu choisies au regard des dimensions du substrat de silicium souhaité, en particulier de son épaisseur (e) et de sa longueur (L). 2nd mode de réalisation
Il est fait référence dans la description qui suit de ce second mode de réalisation, à la figure 4 annexée.
Selon cette seconde variante, un substrat composite à base de silicium (1) peut être obtenu via au moins les étapes consistant en :
(i) disposer de tranches (110) de silicium dopé n et/ou p, lesdites tranches étant destinées à former, par assemblage et après création des couches d'isolation électrique, ladite brique (100) souhaitée ;
(ii) former, en surface des tranches à assembler, une couche (220) d'oxyde de silicium, d'épaisseur supérieure ou égale à 100 nm ;
(iii) déposer, en surface des tranches de silicium oxydées, une couche (230) d'une suspension colloïdale aqueuse à base de silice, de carbure de silicium et/ou de nitrure de silicium, de taille particulaire moyenne inférieure ou égale à 2 μπι ; (iv) agencer les tranches ainsi revêtues à l'issue de l'étape (iii) de manière à constituer ladite brique (100) souhaitée, et assembler lesdites tranches par collage dans des conditions propices à l'établissement de liaisons covalentes Si-O-Si, à une température supérieure ou égale à 1 000°C ; et
(v) découper ladite brique (100) obtenue à l'issue de l'assemblage des tranches en étape (iv), parallèlement à la direction d'assemblage des couches (110) et (220), pour obtenir ledit substrat (1) souhaité.
Comme détaillé dans le cadre de la première variante de réalisation, les tranches de silicium dopé p et/ou n peuvent être obtenues, préalablement à leur mise en œuvre en étape (i) du procédé de l'invention, par découpe d'une ou plusieurs briques de départ.
Comparativement à la première variante décrite précédemment, cette seconde variante de procédé permet avantageusement de s'affranchir d'une étape de polissage des surfaces des tranches de silicium de départ.
Ainsi, dans le cadre de cette seconde variante de réalisation, les tranches de silicium, non polies, peuvent être directement soumises à un traitement d'oxydation thermique pour former, en surface des tranches de silicium à assembler, les couches de Si02 d'épaisseur souhaitée.
Le traitement d'oxydation peut être par exemple opéré à une température comprise entre 700 et 1 300°C, en particulier comprise entre 900 et 1 100°C. La durée du traitement d'oxydation thermique peut être comprise entre 5 minutes et 5 heures, en particulier entre 30 minutes et 1 heure.
Les couches de Si02 formées en surface des tranches à assembler peuvent présenter, indépendamment les unes des autres, une épaisseur (Lc) comprise entre 100 nm et 10 μιη, de préférence une épaisseur supérieure ou égale à 500 nm et plus particulièrement comprise entre 500 nm et 5 μιη.
Dans une troisième étape (iii) de cette seconde variante de procédé, on dépose en surface des tranches de silicium oxydées, une couche (230) d'une suspension aqueuse de silice colloïdale, de carbure de silicium ou de nitrure de silicium colloïdal. La suspension colloïdale présente plus particulièrement une taille particulaire moyenne D50 inférieure ou égale à 2 μιη. La taille particulaire moyenne peut être déterminée par Microscopie Electronique à Balayage.
De préférence, la taille particulaire moyenne de la suspension colloïdale déposée en surface des tranches est inférieure ou égale à 1 μπι, en particulier inférieure ou égale à 500 nm, et plus particulièrement comprise entre 20 et 100 nm.
Selon un mode de réalisation particulièrement préférée, les couches déposées en étape (iii) sont formées d'une suspension de silice colloïdale.
Les couches (230) de suspension colloïdale déposées en étape (iii) peuvent présenter, indépendamment les unes des autres, une épaisseur comprise entre 50 μιη et 500 μπι, en particulier entre 100 μιη et 200 μιη.
La formation de couches de suspension colloïdale en surface des faces des tranches de silicium oxydées destinées à être assemblées permet avantageusement de s'affranchir des tolérances géométriques (variations d'épaisseurs) inhérentes aux tranches de silicium de départ, et favorise ainsi leur assemblage.
Ainsi, les tranches de silicium ainsi revêtues sont ensuite agencées pour former la brique (100), et assemblées par collage intime.
Selon un mode de réalisation particulier, comme décrit en exemple 2 et illustré en figure 4, une brique (100) peut être simplement (re)constituée en empilant, les unes sur les autres, les tranches de silicium oxydées et revêtues de la suspension colloïdale.
Il relève des compétences de l'homme du métier d'ajuster les conditions de mise en œuvre du collage en étape (iv), notamment en termes de température et de durée, pour assurer l'établissement de liaisons fortes Si-O-Si entre deux tranches de silicium en regard l'une de l'autre.
Le collage en étape (iv) peut être par exemple opéré à une température comprise entre 1 000°C et 1 300°C.
De préférence, la température de collage intime en étape (iv) est supérieure ou égale à 1 100°C, en particulier comprise entre 1 100°C et 1 200°C.
La durée du traitement de collage peut être comprise entre 30 minutes et
4 heures, en particulier entre 1 heure et 2 heures. Au cours de cette étape (iv), la couche de suspension colloïdale en surface des tranches à assembler est frittée, ce qui permet avantageusement de favoriser la cohésion de la couche d'isolation ainsi formée entre deux tranches de silicium.
Dans le cadre de cette seconde variante de réalisation, les couches d'isolation électrique, ainsi établies entre deux couches actives de silicium dopé p ou dopé n, peuvent être formées d'un mélange de silice et de carbure et/ou nitrure de silicium.
Toujours dans le cadre de cette seconde variante de réalisation, la pression hydrostatique exercée par les tranches de silicium empilées les unes sur les autres étant susceptible de varier en fonction de la hauteur de l'empilement, les couches d'isolation électrique (200) dans la brique finale formée à l'issue de l'assemblage des tranches peuvent présenter des épaisseurs variables. Par conséquent, la largeur (L2) des zones d'isolation électrique (20) dans le substrat issu de la découpe d'une telle brique peut varier d'une zone d'isolation à une autre. Les inventeurs ont toutefois constaté que ces variations de largeur n'étaient pas préjudiciables à l'isolation électrique des sous-cellules de la plaquette PV élaborée à partir d'un tel substrat.
Alternativement, il est possible d'employer en étape (iv) du procédé de l'invention, un dispositif de serrage permettant d'assurer une pression identique sur les différentes interfaces de l'empilement, et d'obtenir des couches d'isolation électrique dans la brique finale d'épaisseur sensiblement constante.
Comme pour la première variante de procédé, la brique finale (100), ainsi obtenue à l'issue de l'étape (iv), présentant dans au moins un plan de coupe, un empilement de couches actives de silicium dopé p et/ou dopé n séparées entre elles par des couches d'isolation électrique, est ensuite découpée, selon une direction de découpe parallèle à la direction (I) d'empilement des couches, comme représenté schématiquement en figure 2e, pour obtenir le substrat (1) souhaité.
Bien entendu, l'invention n'est nullement limitée aux variantes illustrées en figures 3 et 4, dans lesquelles les briques (100) sont formées par simple empilement de tranches de silicium après création des couches intermédiaires d'isolation électrique. Il est entendu que l'homme du métier est à même de mettre en œuvre des assemblages plus complexes des slabs de silicium, en vue d'obtenir, via l'une ou l'autre des variantes décrites précédemment, les substrats de silicium souhaités.
Par exemple, dans le cadre de l'élaboration d'un substrat de silicium présentant des zones actives agencées selon un motif bidimensionnel de type damier, comme évoqué précédemment, il est entendu que les slabs de silicium sont alors assemblés suivant deux directions perpendiculaires d'empilement pour former une brique adéquate qui fournira par découpe un tel substrat.
DISPOSITIFS PHOTO VOLTAIOUES
L'invention concerne encore, selon un autre de ses aspects, un dispositif photovoltaïque, en particulier une cellule photovoltaïque ou un module photovoltaïque, comportant au moins un substrat composite à base de silicium selon l'invention.
Elle vise également l'utilisation d'un substrat composite à base de silicium selon l'invention pour élaborer un dispositif photovoltaïque, en particulier une cellule photovoltaïque ou un module photovoltaïque.
L'homme du métier est à même de mettre en œuvre les traitements adéquats classiques, pour l'élaboration d'une cellule photovoltaïque (PV), à partir d'un substrat selon l'invention.
Un substrat selon l'invention peut ainsi être mis en œuvre dans tout type de procédé pour la réalisation d'une cellule PV, par exemple dans des technologies dites « basse température » de type hétéroj onction, des technologies « haute température » de type homojonction, ou des technologies de cellules PV à contacts arrière.
L'élaboration d'une cellule PV comprend en particulier la réalisation au sein de chaque zone active n ou p de jonctions p/n, puis la formation de contacts pour assurer la mise en série des différentes sous-cellules formées, les zones d'isolation électrique étant destinées à réaliser une isolation électrique entre deux sous-cellules.
Une cellule PV, élaborée à partir d'un substrat composite selon l'invention, est ainsi subdivisée en plusieurs sous-cellules de plus petite taille. De telles cellules PV permettent avantageusement de produire un niveau de tension élevé, tout en débitant moins de courant.
Les cellules PV obtenues selon l'invention peuvent alors être assemblées pour élaborer un module photovoltaïque de taille raisonnable, classiquement de dimension de l'ordre du m2, et présentant une tension accrue par rapport aux modules élaborés à partir de cellules classiques.
Selon encore un autre de ses aspects, l'invention concerne ainsi un module photovoltaïque formé d'un ensemble de cellules photovoltaïques selon l'invention.
L'invention va maintenant être décrite au moyen des exemples suivants, donnés bien entendu à titre illustratif et non limitatif de l'invention.
EXEMPLES
EXEMPLE 1
Une brique de silicium (4) dopé au bore à 1016 atm/cm3, de 156 x 156 mm de base et de 250 mm de haut, est découpée en 6 tranches (110), encore appelées « slabs » d'environ 25 mm de largeur (Figures 3a et 3b).
Les slabs (110) sont ensuite soumis à un traitement de rectification/polissage à l'aide d'un abrasif basé sur des particules de diamant permettant de faire descendre la rugosité des faces, mesurée à l'aide d'un profilomètre, à une valeur inférieure à 200 nm (Figure 3 c).
Les slabs ainsi polis sont introduits dans une enceinte thermique pour subir un premier cycle d'oxydation en atmosphère humide pendant 2 heures à 1 100°C. L'épaisseur des couches d'oxyde de silicium (220) ainsi formées à la surface des slabs est d'environ 1 μηι (Figure 3d).
Les slabs sont réempilés les uns sur les autres, et replacés dans l'enceinte thermique où ils sont soumis à un traitement thermique de 30 minutes à 800°C. A l'issue de ce traitement, la brique reconstituée (100) peut être manipulée.
La brique (100) obtenue est ensuite découpée en wafers d'épaisseur de 200 μιη dans un dispositif industriel (machine B5 de la société Applied Materials) (Figure 3e). Les wafers obtenus comprennent 6 zones actives (10) séparées entre elles par des zones d'isolation électrique (20) de largeur d'environ 2 μιη (Figure 3f).
EXEMPLE 2
Une brique de silicium (4) dopé au phosphore à 2.1015 atm/cm3, de
156 x 156 mm2 de base et de 250 mm de haut, est découpée en 6 tranches (110), encore appelées « slabs » d'environ 25 mm de largeur (Figures 4a et 4b).
Les slabs (1 10) sont introduits dans une enceinte thermique pour subir un premier cycle d'oxydation en atmosphère humide pendant 2 heures à 1 000°C. L'épaisseur des couches d'oxyde de silicium (220) ainsi formées à la surface des slabs est d'environ 600 nm (Figure 4c).
Après retour à la température ambiante, une suspension colloïdale à base d'eau contenant 40 % en volume de grains de silice de dimension moyenne 100 nm est déposée sur les faces des slabs destinées à être réassemblées. L'épaisseur de chacune des couches (230) est d'environ 250 μιη (Figure 4d).
Les slabs sont rempilés les uns sur les autres, et replacés dans l'enceinte thermique où ils sont soumis à un traitement thermique de 1 heure à 1 200°C. A l'issue de ce traitement, la brique reconstituée (100) peut être manipulée.
La brique obtenue est découpée en wafers d'épaisseur de 200 μιη dans un dispositif industriel (machine B5 de la société Applied Materials (Figure 4e).
Les wafers obtenus comprennent 6 zones actives (10) séparées entre elles par des zones d'isolation électrique (20). La plus large des zones d'isolation est voisine de 200 μπι et la plus fine est voisine de 30 μπι (Figure 4f). Références :
[1] Pozner et al, Progress in Photovoltaics 20 (2012), 197 ;
[2] Mewe et al, Silicon PV Conférence, March 25-27, 2013, XIS: A Low- Current, High- Voltage Back-Junction Back-Contact Device, Energy Procedia (2013).

Claims

REVENDICATIONS
1. Substrat composite (1) à base de silicium, présentant, dans un plan vertical de coupe, des zones actives (10) de silicium dopé p et/ou dopé n, chacune des zones actives s'étendant sur toute l'épaisseur (e) du substrat, deux zones actives étant séparées entre elles par au moins une zone d'isolation électrique (20) comprenant une teneur massique en oxyde de silicium Si02 supérieure ou égale à 50 %.
2. Substrat selon la revendication précédente, dans lequel la vitesse de recombinaison des porteurs de charge minoritaires aux interfaces entre une zone d'isolation (20) et une zone active (10) est strictement inférieure à 2 000 cm/s, en particulier inférieure ou égale à 200 cm/s, et plus particulièrement inférieure ou égale à 20 cm/s.
3. Substrat selon la revendication 1 ou 2, dans lequel lesdites zones actives (10) présentent, indépendamment les unes des autres, une largeur (Li) comprise entre 1 mm et 10 cm, en particulier entre 5 mm et 5 cm.
4. Substrat selon l'une quelconque des revendications précédentes, dans lequel ladite zone d'isolation électrique (20) comprend une teneur massique en oxyde de silicium supérieure ou égale à 75 %, voire est formée en totalité d'oxyde de silicium.
5. Substrat selon l'une quelconque des revendications précédentes, dans lequel ladite zone d'isolation électrique (20) comprend un ou plusieurs matériau(x) X choisi(s) parmi le carbure de silicium et le nitrure de silicium, en une teneur massique strictement inférieure à 50 %, en particulier comprise entre 0 et 25 %.
6. Substrat selon l'une quelconque des revendications précédentes, dans lequel chacune des zones d'isolation électrique (20) présente une largeur (L2) comprise entre 200 nm et 5 mm, en particulier entre 100 μιη et 500 μιη.
7. Substrat selon l'une quelconque des revendications précédentes, dans lequel la disposition desdites zones actives (10) dans le substrat, observé suivant une direction verticale, forme un motif bidimensionnel, en particulier de type damier, avec le côté d'un carré étant plus particulièrement compris entre 1 mm et 10 cm, notamment entre 5 mm et 5 cm, lesdites zones d'isolation électrique formant le pourtour de chacune des zones actives (10).
8. Procédé de préparation d'un substrat composite (1) à base de silicium, par découpe d'une brique (100) présentant, dans au moins un plan de coupe, des couches actives (110) de silicium dopé p et/ou dopé n séparées entre elles par des couches d'isolation électrique (200), comprenant au moins les étapes consistant en :
(a) disposer de tranches (110) de silicium dopé n et/ou p, lesdites tranches étant destinées à former, par assemblage et après création des couches d'isolation électrique, ladite brique (100) souhaitée ;
(b) soumettre les faces des tranches (110) à assembler à un traitement de surface propice à leur conférer une rugosité de surface inférieure ou égale à 500 nm ;
(c) former, en surface des tranches de silicium traitées en étape (b), une couche d'oxyde de silicium (220), d'épaisseur supérieure ou égale à 100 nm ;
(d) agencer lesdites tranches de silicium oxydées de manière à constituer ladite brique (100) souhaitée, et assembler lesdites tranches par collage dans des conditions propices à l'établissement de liaisons coval entes Si-O-Si ; et
(e) découper ladite brique (100) obtenue à l'issue de l'assemblage des tranches en étape (d), perpendiculairement aux plans d'assemblage, pour obtenir ledit substrat (1) souhaité.
9. Procédé selon la revendication précédente, dans lequel les couches de SiC"2 (220) sont formées en étape (c) en soumettant les faces des tranches (110) à assembler à un traitement d'oxydation thermique, en particulier opéré à une température comprise entre 700°C et 1 300°C, notamment comprise entre 900°C et 1100°C.
10. Procédé selon la revendication précédente, dans lequel ledit traitement d'oxydation thermique est opéré pendant une durée comprise entre 5 minutes et 5 heures, en particulier entre 30 minutes et 1 heure.
11. Procédé selon l'une quelconque des revendications 8 à 10, dans lequel le collage en étape (d) est opéré à une température supérieure ou égale à 600°C, en particulier comprise entre 600°C et 1 200°C et plus particulièrement comprise entre 800°C et 1 000°C.
12. Procédé selon l'une quelconque des revendications 8 à 11, dans lequel le collage en étape (d) est opéré pendant une durée comprise entre 10 minutes et 2 heures, en particulier entre 30 minutes et 1 heure.
13. Procédé de préparation d'un substrat composite (1) à base de silicium, par découpe d'une brique (100) présentant, dans au moins un plan de coupe, des couches actives (110) de silicium dopé p et/ou dopé n séparées entre elles par des couches d'isolation électrique (200), comprenant au moins les étapes consistant en :
(i) disposer de tranches (110) de silicium dopé n et/ou p, lesdites tranches étant destinées à former, par assemblage et après création des couches d'isolation électrique, ladite brique (100) souhaitée ;
(ii) former, en surface des tranches à assembler, une couche (220) d'oxyde de silicium, d'épaisseur supérieure ou égale à 100 nm ;
(iii) déposer, en surface des tranches de silicium oxydées à assembler, une couche (230) d'une suspension colloïdale aqueuse, à base de silice, de carbure de silicium et/ou de nitrure de silicium et présentant une taille particulaire moyenne inférieure ou égale à 2 μιη ;
(iv) agencer les tranches ainsi revêtues à l'issue de l'étape (iii) de manière à constituer ladite brique (100) souhaitée, et assembler lesdites tranches par collage à une température supérieure ou égale à 1 000°C dans des conditions propices à l'établissement de liaisons covalentes Si-O-Si ; et
(v) découper ladite brique (100) obtenue à l'issue de l'assemblage des tranches en étape (iv), perpendiculairement aux plans d'assemblage, pour obtenir ledit substrat (1) souhaité.
14. Procédé selon la revendication 13, dans lequel lesdites couches de Si02 (220) sont formées en étape (ii) en soumettant les faces des tranches (110) à assembler à un traitement d'oxydation thermique, en particulier opéré à une température comprise entre 700°C et 1 300°C, notamment comprise entre 900°C et 1 100°C.
15. Procédé selon la revendication précédente, dans lequel ledit traitement d'oxydation thermique est opéré pendant une durée comprise entre 5 minutes et 5 heures, en particulier entre 30 minutes et 1 heure.
16. Procédé selon l'une quelconque des revendications 13 à 15, dans lequel la couche déposée en étape (iii) est formée d'une suspension aqueuse de silice colloïdale.
17. Procédé selon l'une quelconque des revendications 13 à 16, dans lequel le collage en étape (iv) est opéré à une température comprise entre 1 000°C et 1 300°C, en particulier comprise entre 1 100°C et 1 200°C.
18. Procédé selon l'une quelconque des revendications 13 à 17, dans lequel le collage en étape (iv) est opéré pendant une durée comprise entre 30 minutes et 4 heures, en particulier entre 1 heure et 2 heures.
19. Dispositif photovoltaïque, en particulier cellule photovoltaïque, comportant un substrat composite à base de silicium tel que défini selon l'une quelconque des revendications 1 à 7.
20. Utilisation d'un substrat composite à base de silicium tel que défini selon l'une quelconque des revendications 1 à 7 pour former un dispositif photovoltaïque, en particulier une cellule photovoltaïque.
PCT/IB2014/065670 2013-10-29 2014-10-28 Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique a base d'oxyde de silicium WO2015063688A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1360540A FR3012668A1 (fr) 2013-10-29 2013-10-29 Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique a base d'oxyde de silicium
FR1360540 2013-10-29

Publications (1)

Publication Number Publication Date
WO2015063688A1 true WO2015063688A1 (fr) 2015-05-07

Family

ID=50489158

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2014/065670 WO2015063688A1 (fr) 2013-10-29 2014-10-28 Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique a base d'oxyde de silicium

Country Status (2)

Country Link
FR (1) FR3012668A1 (fr)
WO (1) WO2015063688A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666453A1 (fr) * 1990-08-31 1992-03-06 Commissariat Energie Atomique Batterie de photopiles montees en serie.
JP2003124483A (ja) * 2001-10-17 2003-04-25 Toyota Motor Corp 光起電力素子
US20050145274A1 (en) * 2003-10-03 2005-07-07 Ixys Corporation Discrete and integrated photo voltaic solar cells
US20110186111A1 (en) * 2003-04-14 2011-08-04 S'tile Photovoltaic module including integrated photovoltaic cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666453A1 (fr) * 1990-08-31 1992-03-06 Commissariat Energie Atomique Batterie de photopiles montees en serie.
JP2003124483A (ja) * 2001-10-17 2003-04-25 Toyota Motor Corp 光起電力素子
US20110186111A1 (en) * 2003-04-14 2011-08-04 S'tile Photovoltaic module including integrated photovoltaic cells
US20050145274A1 (en) * 2003-10-03 2005-07-07 Ixys Corporation Discrete and integrated photo voltaic solar cells

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"XIS: A Low-Current, High-Voltage Back-Junction Back-Contact Device", ENERGY PROCEDIA, 2013
MEWE ET AL., SILICON PV CONFERENCE, 25 March 2013 (2013-03-25)
POZNER ET AL., PROGRESS IN PHOTOVOLTAICS, vol. 20, 2012, pages 197

Also Published As

Publication number Publication date
FR3012668A1 (fr) 2015-05-01

Similar Documents

Publication Publication Date Title
US8481845B2 (en) Method to form a photovoltaic cell comprising a thin lamina
US8129612B2 (en) Method for manufacturing single-crystal silicon solar cell and single-crystal silicon solar cell
US20090056805A1 (en) Photovoltaic Thin-Film Solar Cell and Method Of Making The Same
EP2172981B1 (fr) Cellule photovoltaïque à hétérojonction à deux dopages et procédé de fabrication
TW200903819A (en) Photovoltaic device and method for manufacturing the same
KR20130052627A (ko) 선택적 전면 필드를 구비한 후면 접합 태양전지
JP2008177539A (ja) 傾斜ハイブリッド非晶質シリコンナノワイヤー太陽電池
FR3091025A1 (fr) Procédé de passivation de cellules photovoltaïques et procédé de fabrication de sous-cellules photovoltaïques passivées
WO2015063688A1 (fr) Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique a base d'oxyde de silicium
EP2368265B1 (fr) Structure semiconductrice
EP2965350A1 (fr) Substrat semi-conducteur monolithique à base de silicium, divisé en sous-cellules
FR3071358A1 (fr) Procede de fabrication d'une cellule photovoltaique a homojonction
WO2015063689A1 (fr) Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique comportant un feuillard en carbure de silicium
EP3314670A1 (fr) Procede d'isolation des bords d'une cellule photovoltaique a heterojonction
EP2965362A1 (fr) Plaquette de silicium monolithique presentant une alternance de zones dopees n et de zones dopees p
WO2014037878A1 (fr) Procédé de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales
EP2328182A1 (fr) Module photovoltaïque comportant des cellules photovoltaïques intégrées
Seren et al. Ribbon Growth on Substrate and Molded Wafer-Two low cost silicon ribbon materials for PV
EP4022687B1 (fr) Procédé de réalisation d'une jonction tunnel d'une cellule photovoltaïque
EP2415084A2 (fr) Structure electronique a couche epitaxiee sur silicium fritte
Wang Development of a high performance ultra-thin silicon solar cell on steel substrate
FR3058264A1 (fr) Procede de fabrication de cellules photovoltaiques a contacts arriere.
Nichiporuk Simulation, elaboration and analysis of inter-digitated back contacts photovoltaic cells

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14809517

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14809517

Country of ref document: EP

Kind code of ref document: A1