FR2992103A1 - Structure integree tridimensionnelle comportant une antenne - Google Patents

Structure integree tridimensionnelle comportant une antenne Download PDF

Info

Publication number
FR2992103A1
FR2992103A1 FR1255719A FR1255719A FR2992103A1 FR 2992103 A1 FR2992103 A1 FR 2992103A1 FR 1255719 A FR1255719 A FR 1255719A FR 1255719 A FR1255719 A FR 1255719A FR 2992103 A1 FR2992103 A1 FR 2992103A1
Authority
FR
France
Prior art keywords
substrate
antenna
connecting device
electrically conductive
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1255719A
Other languages
English (en)
Other versions
FR2992103B1 (fr
Inventor
Jean-Francois Carpentier
Pierre Bar
Laurent Dussopt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1255719A priority Critical patent/FR2992103B1/fr
Priority to US13/920,237 priority patent/US9385424B2/en
Publication of FR2992103A1 publication Critical patent/FR2992103A1/fr
Application granted granted Critical
Publication of FR2992103B1 publication Critical patent/FR2992103B1/fr
Priority to US15/070,046 priority patent/US20160197048A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H01Q13/106—Microstrip slot antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827—Portable transceivers
    • H04B1/3833—Hand-held transceivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Signal Processing (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)

Abstract

La structure intégrée tridimensionnelle comprend un élément support (ES), un dispositif de liaison (DL) connecté à l'élément support (ES) par des premiers moyens de connexion électriquement conducteurs (CNX1), un circuit intégré (CI) disposé entre l'élément support (ES) et le dispositif de liaison (DL) et connecté au dispositif de liaison par des deuxièmes moyens de connexion électriquement conducteurs (CNX2), une région de comblement (RCM) s'étendant entre les deuxièmes moyens de connexion électriquement conducteurs et entre le dispositif de liaison et le circuit intégré, et des moyens formant antenne comportant un élément rayonnant (ERY) en couplage électromagnétique avec un élément d'excitation (EXC) par l'interconnexion d'une fente (FNT), les moyens formant antenne étant répartis sur le dispositif de liaison et le circuit intégré.

Description

Structure intégrée tridimensionnelle comportant une antenne L'invention concerne les antennes, et plus particulièrement celles intégrées sur silicium, et destinées à recevoir et/ou à émettre des signaux conformément à la norme IEEE 802.15, à une fréquence de l'ordre de 60 GHz. Selon un mode de réalisation, il est proposé un module d'antenne réalisé au sein d'une structure intégrée tridimensionnelle, compact, avec des pertes réduites et capables d'émettre des signaux à très courte distance, par exemple 1 mètre, avec une faible consommation. Selon un aspect, il est proposé une structure intégrée tridimensionnelle, comprenant un élément support, par exemple une carte de circuit imprimé (PCB : Printed Circuit Board, selon une dénomination anglosaxonne bien connue de l'homme du métier), un dispositif de liaison, par exemple du type « interposeur » selon une dénomination bien connue de l'homme du métier, connecté à un élément support par des premiers moyens de connexion électriquement conducteurs, par exemple des billes ou « bumps », un circuit intégré disposé entre l'élément support et le dispositif de liaison et connecté au dispositif de liaison par les deuxièmes moyens de connexion électriquement conducteurs, avantageusement des piliers électriquement conducteurs, une région de comblement s'étendant entre les deuxièmes moyens de connexion électriquement conducteurs et entre le dispositif de liaison et le circuit intégré ; la structure intégrée tridimensionnelle comprend également des moyens formant antenne comportant un premier substrat d'antenne et un deuxième substrat d'antenne séparés par un plan de masse équipé d'une ouverture, telle qu'une fente, un élément rayonnant, par exemple du type pastille, séparé du plan de masse par le premier substrat d'antenne, un élément d'excitation séparé du plan de masse par le deuxième substrat d'antenne ; ladite ouverture est configurée de façon à permettre un couplage électromagnétique entre l'élément d'excitation et l'élément rayonnant ; et le dispositif de liaison incorpore l'élément rayonnant, le premier substrat d'antenne et le plan de masse tandis que le circuit intégré incorpore l'élément d'excitation ; par ailleurs, le deuxième substrat d'antenne est formé par au moins une partie de la région de comblement. L'utilisation d'une antenne sans connexion directe entre l'élément d'excitation et l'élément rayonnant, répartie entre le dispositif de liaison et le circuit intégré qui supporte les moyens de traitement associés à l'antenne, lui-même situé entre le dispositif de liaison et l'élément support, permet d'obtenir un module d'antenne particulièrement compact avec les performances souhaitées. Par ailleurs, les deuxièmes moyens de connexion, par exemple des piliers, sont de structure identique à ceux permettant la connexion électrique entre les différents éléments du circuit intégré et l'élément support (par exemple carte de circuit imprimé) par l'intermédiaire de pistes métalliques du dispositif de liaison et des premiers moyens de connexion, par exemple les billes. De ce fait, les deuxièmes moyens de connexion permettant d'ajuster la hauteur du deuxième substrat d'antenne, ne nécessitent aucune étape particulière supplémentaire de fabrication. Ces deuxièmes moyens de connexion électrique peuvent être de toutes structures possibles, comme par exemple des piliers ou des microbilles. Cela étant, l'utilisation de piliers est particulièrement avantageuse. En effet, l'ajustement de leur hauteur lors de leur fabrication, permet d'ajuster l'épaisseur du deuxième substrat d'antenne et donc donne une plus grande flexibilité quant à l'ajustement des performances de l'antenne, en termes de puissance d'émission par exemple. Cet ajustement d'épaisseur du deuxième substrat d'antenne serait plus difficilement obtenu, et de façon plus coûteuse, par un simple empilement de niveaux de métallisation réalisés avec une technologie d'interconnexion dite « couche mince », habituellement utilisée dans les noeuds technologiques actuels, dans laquelle l'épaisseur de chaque niveau de métallisation est de l'ordre de 1 micron. De par sa taille réduite, une telle structure intégrée tridimensionnelle incorporant un tel module d'antenne peut être aisément disposée à l'intérieur d'un appareil de communication sans fil, par exemple un téléphone mobile cellulaire.
D' autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 3 illustrent schématiquement différents modes de réalisation de l'invention.
Sur la figure 1, la référence STR désigne une structure intégrée tridimensionnelle comportant un élément support ES formé ici d'une carte de circuit imprimé (PCB : Printed Circuit Board), un circuit intégré CI et un dispositif de liaison DL également désigné par l'homme du métier dans le domaine des structures tridimensionnelles sous la dénomination de « interposeur ». Le dispositif de liaison permet à la fois de supporter le circuit intégré CI et de participer à la connexion électrique entre le circuit intégré CI et l'élément support ES. Plus précisément, la connexion électrique entre l'élément support ES et le dispositif de liaison DL est assurée par des premiers moyens de connexion électriquement conducteurs CNX1, en l'espèce des microbilles, et la liaison électrique entre le circuit intégré CI et le dispositif de liaison DL est assurée par des deuxièmes moyens de connexion électriquement conducteurs, en l'espèce des piliers électriquement conducteurs CNX2. La connexion électrique entre les piliers CNX2 et les microbilles CNX1 est assurée de façon classique par des pistes métalliques disposées au sein du dispositif de liaison DL.
Une région de comblement RCM est située entre le circuit intégré CI et le dispositif DL et comporte un matériau de comblement, comme par exemple une résine « epoxy » connue par l'homme du métier sous la dénomination anglosaxonne « underfill », enrobant notamment les piliers CNX2. La structure intégrée tridimensionnelle STR comporte également un module d'antenne comportant un premier substrat d'antenne SA1 et un deuxième substrat d'antenne SA2 séparés par un plan de masse PM équipé d'une ouverture (ici une fente) FNT.
Le module formant antenne comprend également un élément rayonnant ERY, ici une pastille carrée métallique, séparé du plan de masse PM par le premier substrat d'antenne SA1, ainsi qu'un élément d'excitation EXC, ici une ligne microruban métallique, séparé du plan de masse PM par le deuxième substrat d'antenne SA2.
On voit sur la figure 1 que le dispositif de liaison DL incorpore l'élément rayonnant ERY, le premier substrat d'antenne SA1 et le plan de masse PM tandis que le circuit intégré CI incorpore l'élément d'excitation EXC. Par ailleurs, comme on va le voir plus en détail ci-après, le deuxième substrat d'antenne SA2 est formé par au moins une partie de la région de comblement RCM. La fente FNT, située sous l'élément rayonnant ERY, est configurée de façon à permettre un couplage électromagnétique entre l'élément d'excitation et l'élément rayonnant.
Ce type d'antenne est bien connu de l'homme du métier et celui-ci saura aisément positionner, configurer et dimensionner les différents éléments formant ce module d'antenne de façon à obtenir le couplage électromagnétique recherché ainsi que l'accord de l'antenne sur une fréquence déterminée.
A toute fin utile, l'homme du métier peut se référer à l'article de D.M. POZAR intitulé « Microstrip antenna aperture-coupled to a microstripline », Electronic Letters, 17 janvier 1985, vol. 21, n°2. En fonctionnement, l'élément d'excitation, ou ligne d'alimentation, parcouru par un courant, excite l'ouverture, qui peut être de forme quelconque, comme par exemple une fente ou une ouverture circulaire, dont les dimensions sont ajustées pour avoir un rayonnement de l'ouverture à une fréquence donnée. La fente rayonne et vient exciter l'élément rayonnant qui à son tour va rayonner à ladite fréquence. On se réfère maintenant plus particulièrement à la figure 2 qui illustre plus en détail le module d'antenne. D'une façon classique, le dispositif de liaison DL comporte ici un substrat semiconducteur SB1, par exemple un substrat silicium, de préférence à forte résistivité. On entend ici par forte résistivité, une résistivité supérieure à 100 Ohm.cm, voire 1 kiloOhm.cm. Ce substrat SB1 est surmonté par une partie d'interconnexion RITX1, communément désigné par l'homme du métier sous la dénomination anglosaxonne de « BEOL » (Back End Of Lines), et comportant classiquement plusieurs niveaux de métallisation comportant des pistes métalliques reliées pour certaines d'entre elles par des vias. L'ensemble des pistes métalliques et des vias est encapsulé dans une région isolante RISI. Cette technologie d'interconnexion dite « couche mince » conduit à une épaisseur maximale autour de 5 à 10 microns suivant le nombre de niveaux de métallisation. Classiquement, les pistes métalliques et vias de la région RITX1 permettent de réaliser l'interconnexion électrique entre les piliers CNX2 et les microbilles CNX1.
Le substrat SB1 pourrait être d'une autre nature, par exemple en verre issu d'une plaquette selon une technologie du type « plaquette silicium », tout en restant destiné à supporter une technologie d'interconnexion dite « couche mince ». Alors que l'élément rayonnant ERY est disposé sur la face du substrat SB1 du dispositif DL, face opposée à celle supportant la région RITX1, le plan de masse PM des moyens formant antenne est réalisé au sein d'un niveau de métallisation de la partie d'interconnexion RITX1. A cet égard, le plan de masse est réalisé ici au niveau de métallisation le moins élevé, à savoir ici le niveau de métallisation Ml, c'est-à-dire le niveau de métallisation le plus proche du substrat SB1. Mais il pourrait être réalisé au sein d'un autre niveau de métallisation. Le premier substrat d'antenne SA1 comporte alors le substrat semiconducteur SB1 et la partie de la première région isolante RISI située entre le plan de masse PM et le substrat SB1. Le circuit intégré CI comporte également classiquement un substrat SB2 semiconducteur, par exemple en silicium. Le substrat semiconducteur SB2 supporte également classiquement une région d'interconnexion RITX2, de structure analogue à la région RITX1, c'est-à-dire comportant classiquement des niveaux de métallisation Ml-Mn ainsi que des niveaux de vias. Les pistes métalliques situées aux différents niveaux de métallisation, ainsi que les différents vias, sont là encore, enrobés dans une région isolante RIS2. L'élément d'excitation EXC est réalisé par exemple au sein du niveau de métallisation le plus élevé Mn, c'est-à-dire le niveau de métallisation situé le plus loin du substrat SB2. Mais il pourrait être réalisé au sein d'un autre niveau de métallisation.
Le deuxième substrat d'antenne SA2 comprend ainsi la partie de la première région isolante RISI située entre le plan de masse PM et la région de comblement RCM, la partie de la région de comblement RCM située en vis-à-vis du plan de masse PM et de l'élément d'excitation EXC et entre les piliers CNX2, et la partie de la deuxième région isolante RIS2 recouvrant l'élément d'excitation EXC. Les piliers CNX2, situés de part et d'autre de la partie de région de comblement, disposée en vis-à-vis du plan de masse et de l'élément d'excitation EXC, peuvent être des piliers utilisés pour réaliser des interconnexions électriques avec les microbilles CNX1, ou bien des piliers non utilisés pour effectuer une quelconque interconnexion. Quoi qu'il en soit, les piliers CNX2 sont réalisés de façon classique, typiquement par croissance électrolytique de cuivre à partir d'une couche d'amorce, par exemple en Ti/TiN (barrière de diffusion) et en cuivre, disposée au sommet de certaines régions métalliques du niveau de métallisation Mn. On peut ainsi ajuster précisément la hauteur des piliers, ce qui permet d'ajuster la dimension du deuxième substrat d'antenne SA2 et ajuster ainsi les performances de l'antenne. A titre indicatif, pour l'application envisagée, on peut avoir une hauteur des piliers de l'ordre de 30 microns avec un espacement de 40 microns entre l'élément d'excitation EXC et le plan de masse PM. La distance entre le plan de masse PM et l'élément rayonnant ERY peut être de l'ordre de 200 à 300 microns. Cette structure est particulièrement compacte avec un élément rayonnant en forme de pastille carrée ayant moins d'un millimètre de côté. En variante, on peut prévoir que les moyens formant antenne comprennent en outre un réflecteur RFL réalisé au sein d'un niveau de métallisation inférieur de la partie d'interconnexion RITX2, par exemple au niveau de métallisation le plus bas Ml. Ce réflecteur est délimité par des murs latéraux MRS formés par plusieurs vias et portions de lignes métalliques et s'étendant depuis le niveau de métallisation M1 jusqu'au niveau de métallisation Mn. Il serait également possible d'entourer complètement la portion de région de comblement RCM disposée en vis-à-vis du plan de masse de l'élément d'excitation EXC par plusieurs piliers CNX2 de façon à former une cage de Faraday.
Comme illustré sur la figure 3, une telle structure tridimensionnelle STR peut être incorporée au sein d'un appareil de communication sans fil APP, par exemple un téléphone mobile cellulaire équipé d'une antenne ANT. La structure STR est reliée à des moyens de traitement PRC, tels qu'un processeur, et permet ainsi de communiquer sur une très courte distance, typiquement 1 mètre, avec un équipement EQP, à une fréquence de l'ordre de 60 GHz avec une bande passante élevée, typiquement 5 Gigabits par seconde.

Claims (9)

  1. REVENDICATIONS1. Structure intégrée tridimensionnelle, comprenant un élément support (ES), un dispositif de liaison (DL) connecté à l'élément support (ES) par des premiers moyens de connexion électriquement conducteurs (CNX1), un circuit intégré (CI) disposé entre l'élément support (ES) et le dispositif de liaison (DL) et connecté au dispositif de liaison par des deuxièmes moyens de connexion électriquement conducteurs (CNX2), une région de comblement (RCM) s'étendant entre les deuxièmes moyens de connexion électriquement conducteurs et entre le dispositif de liaison et le circuit intégré, et des moyens formant antenne comportant un premier substrat d'antenne (SA1) et un deuxième substrat d'antenne (5A2) séparés par un plan de masse (PM) équipé d'une ouverture (FNT), un élément rayonnant (ERY) séparé du plan de masse par le premier substrat d'antenne, un élément d'excitation (EXC) séparé du plan de masse par le deuxième substrat d'antenne, ladite ouverture étant configurée de façon à permettre un couplage électromagnétique entre l'élément d'excitation et l'élément rayonnant, le dispositif de liaison (DL) incorporant l'élément rayonnant (ERY), le premier substrat d'antenne (SA1) et le plan de masse (PM), le circuit intégré (CI) incorporant l'élément d'excitation (EXC), et le deuxième substrat d'antenne (5A2) étant formé par au moins une partie de la région de comblement (RCM).
  2. 2. Structure selon la revendication 1, dans laquelle les deuxièmes moyens de connexion électriquement conducteurs comprennent des piliers électriquement conducteurs (CNX2).
  3. 3. Structure selon la revendication 1 ou 2, dans laquelle le dispositif de liaison (DL) comprend un premier substrat, par exemple semi-conducteur, (SB1) comportant une première face supportant une première partie d'interconnexion (RITX1) présentant une technologie d'interconnexion dite « couche mince », comportant au moins un niveau de métallisation enrobé dans une première région isolante et une deuxième face, opposée à la première face, supportant ledit élément rayonnant (ERY), le plan de masse (PM) étant réalisé au seind'un niveau de métallisation (M1) de la première partie d'interconnexion, le premier substrat d'antenne (SA1) comportant le premier substrat (SB1) et une partie de ladite première région isolante (RIS 1).
  4. 4. Structure selon la revendication 3, dans laquelle la première partie d'interconnexion (RITX1) comprend plusieurs niveaux de métallisation et le plan de masse (PM) est réalisé au niveau de métallisation le moins élevé (M1).
  5. 5. Structure selon la revendication 3 ou 4, dans laquelle le premier substrat (SB1) est un substrat silicium à forte résistivité.
  6. 6. Structure selon l'une des revendications précédentes, dans laquelle le circuit intégré (CI) comprend un deuxième substrat semiconducteur, (5B2) comportant une première face supportant une deuxième partie d'interconnexion (RITX2) présentant une technologie d'interconnexion dite « couche mince », comportant au moins un niveau de métallisation enrobé dans une deuxième région isolante, l'élément d'excitation (EXC) étant réalisé au sein du niveau de métallisation le plus élevé (Mn).
  7. 7. Structure selon la revendication 6, prise en combinaison avec la revendication 3, 4 ou 5, dans laquelle le deuxième substrat d'antenne (5A2) comprend une partie de la première région isolante (RIS 1), une partie de la région de comblement (RCM) et une partie de la deuxième région isolante (RI52).
  8. 8. Structure selon la revendication 6 ou 7, dans lequel la deuxième partie d'interconnexion (RITX2) comprend plusieurs niveaux de métallisation, et les moyens formant antenne comprennent en outre un réflecteur (RFL) réalisé au sein d'un niveau de métallisation inférieur de la deuxième partie d'interconnexion en regard de l'élément d'excitation.
  9. 9. Appareil de communication sans fil, par exemple un téléphone mobile cellulaire, incorporant une structure (STR) selon l'une des revendications 1 à 8.
FR1255719A 2012-06-19 2012-06-19 Structure integree tridimensionnelle comportant une antenne Active FR2992103B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1255719A FR2992103B1 (fr) 2012-06-19 2012-06-19 Structure integree tridimensionnelle comportant une antenne
US13/920,237 US9385424B2 (en) 2012-06-19 2013-06-18 Three-dimensional integrated structure comprising an antenna
US15/070,046 US20160197048A1 (en) 2012-06-19 2016-03-15 Three-dimensional integrated structure comprising an antenna cross reference to related applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1255719A FR2992103B1 (fr) 2012-06-19 2012-06-19 Structure integree tridimensionnelle comportant une antenne

Publications (2)

Publication Number Publication Date
FR2992103A1 true FR2992103A1 (fr) 2013-12-20
FR2992103B1 FR2992103B1 (fr) 2014-06-13

Family

ID=47227898

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1255719A Active FR2992103B1 (fr) 2012-06-19 2012-06-19 Structure integree tridimensionnelle comportant une antenne

Country Status (2)

Country Link
US (2) US9385424B2 (fr)
FR (1) FR2992103B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015201445A1 (de) * 2015-01-28 2016-07-28 Robert Bosch Gmbh Radarsensor
US9984985B1 (en) 2017-01-13 2018-05-29 Advanced Semiconductor Engineering, Inc. Semiconductor package device with antenna array
US10700024B2 (en) * 2017-08-18 2020-06-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903239A (en) * 1994-08-11 1999-05-11 Matsushita Electric Industrial Co., Ltd. Micro-patch antenna connected to circuits chips
US20040113844A1 (en) * 2002-11-27 2004-06-17 Vincent Knopik Radiofrequency unit
US20100311340A1 (en) * 2009-06-09 2010-12-09 Ahmadreza Rofougaran Method and system for remote power distribution and networking for passive devices
GB2484704A (en) * 2010-10-21 2012-04-25 Bluwireless Tech Ltd Patch antenna structure formed with an air gap in a flip-chip assembly

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147061B2 (ja) * 1997-11-19 2001-03-19 日本電気株式会社 基板型非可逆素子及びそれを用いた集積回路
US6897831B2 (en) * 2001-04-30 2005-05-24 Titan Aerospace Electronic Division Reconfigurable artificial magnetic conductor
US6917343B2 (en) * 2001-09-19 2005-07-12 Titan Aerospace Electronics Division Broadband antennas over electronically reconfigurable artificial magnetic conductor surfaces
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
US9088258B2 (en) * 2008-01-14 2015-07-21 Micro Mobio Corporation RF power amplifier with linearity control
US7728774B2 (en) * 2008-07-07 2010-06-01 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages having characteristics suitable for mass production
US8878727B2 (en) * 2009-02-12 2014-11-04 Origin Gps Ltd. Antenna-module hybrid circuit
US20100031134A1 (en) * 2009-08-17 2010-02-04 Netform Exchange, Inc. System for electronically collecting and distributing health insurance information
US8407890B2 (en) * 2010-01-25 2013-04-02 Freescale Semiconductor Inc. Method of manufacting an electronic device module with integrated antenna structure
US8988299B2 (en) * 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903239A (en) * 1994-08-11 1999-05-11 Matsushita Electric Industrial Co., Ltd. Micro-patch antenna connected to circuits chips
US20040113844A1 (en) * 2002-11-27 2004-06-17 Vincent Knopik Radiofrequency unit
US20100311340A1 (en) * 2009-06-09 2010-12-09 Ahmadreza Rofougaran Method and system for remote power distribution and networking for passive devices
GB2484704A (en) * 2010-10-21 2012-04-25 Bluwireless Tech Ltd Patch antenna structure formed with an air gap in a flip-chip assembly

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"MICROSTRIP ANTENNA APERTURE- COUPLED TO A MICROSTRIPLINE", ELECTRONICS LETTERS,, vol. 21, no. 2, 17 January 1985 (1985-01-17), pages 49 - 50, XP001387873 *

Also Published As

Publication number Publication date
US20160197048A1 (en) 2016-07-07
US9385424B2 (en) 2016-07-05
FR2992103B1 (fr) 2014-06-13
US20130335297A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
EP3057130B1 (fr) Dispositif de transmission rf a reflecteur d'ondes electromagnetiques integre
EP0627783B1 (fr) Structure rayonnante multicouches à directivité variable
CA2004870C (fr) Dispositif rayonnant multifrequence
EP1075043A1 (fr) Antenne à empilement de structures résonantes et dispositif de radiocommunication multifréquence incluant cette antenne
FR2825206A1 (fr) Dispositif pour la reception et/ou l'emission d'ondes electromagnetiques a rayonnement omnidirectionnel
FR2952240A1 (fr) Antenne a resonateur dielectrique a double polarisation
EP1690317B1 (fr) Antenne en reseau multi-bande a double polarisation
EP2086053A1 (fr) Antenne imprimée presentant un diagramme bi-faisceaux
EP3843202A1 (fr) Cornet pour antenne satellite bi-bande ka a polarisation circulaire
EP1042845A1 (fr) Antenne
FR2992103A1 (fr) Structure integree tridimensionnelle comportant une antenne
CA2489776C (fr) Antenne a brins a polarisation circulaire
EP3335267B1 (fr) Antenne à ondes de surface, réseau d'antennes et utilisation d'une antenne ou d'un réseau d'antennes
EP2432072B1 (fr) Symétriseur large bande sur circuit multicouche pour antenne réseau
EP3840116B1 (fr) Antenne reconfigurable à réseau transmetteur avec intégration monolithique des cellules élémentaires
CA2808511C (fr) Antenne plane pour terminal fonctionnant en double polarisation circulaire, terminal aeroporte et systeme de telecommunication par satellite comportant au moins une telle antenne
FR2963704A1 (fr) Cellule photovoltaïque et capteur autonome
US20160072182A1 (en) Chip Antenna, Electronic Component, and Method for Producing Same
FR2958086A1 (fr) Element rayonnant de type pave double mode a couverture angulaire etendue, utilisable en reseau
EP3031097B1 (fr) Dispositif d'émission et/ou de réception de signaux radiofréquences
EP0617480A1 (fr) Structure rayonnante à directivité variable
EP3537540B1 (fr) Découplage électromagnétique
FR2980647A1 (fr) Antenne ultra-large bande
FR2753568A1 (fr) Antenne-reseau polyvalente
Bizan Ultra Wideband Stacked Rectangular Dielectric Resonator Antenna

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12