FR2982683A1 - Procede de sequencement sur un processeur multicoeur. - Google Patents
Procede de sequencement sur un processeur multicoeur. Download PDFInfo
- Publication number
- FR2982683A1 FR2982683A1 FR1160274A FR1160274A FR2982683A1 FR 2982683 A1 FR2982683 A1 FR 2982683A1 FR 1160274 A FR1160274 A FR 1160274A FR 1160274 A FR1160274 A FR 1160274A FR 2982683 A1 FR2982683 A1 FR 2982683A1
- Authority
- FR
- France
- Prior art keywords
- task
- level
- certification
- security level
- security
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012163 sequencing technique Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000005192 partition Methods 0.000 claims description 45
- 238000013475 authorization Methods 0.000 claims description 5
- 230000006978 adaptation Effects 0.000 abstract 1
- 238000000638 solvent extraction Methods 0.000 description 12
- 230000007257 malfunction Effects 0.000 description 10
- 230000015654 memory Effects 0.000 description 7
- 230000002123 temporal effect Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/629—Protecting access to data via a platform, e.g. using keys or access control rules to features or functions of an application
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Exchange Systems With Centralized Control (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
Claims (1)
- REVENDICATIONS1/ Procédé de séquencement d'un ensemble de tâches sur un processeur disposant d'une pluralité de coeurs d'exécution, les ressources du processeur étant divisées en une pluralité de partitions, ces partitions se partageant le temps sous la forme d'une succession d'intervalles de temps de manière synchrone sur chaque coeur du processeur, le procédé étant exécuté par un ensemble de modules de séquencement implémenté sur les coeurs du processeur, une instance de contrôle étant implémentée au sein desdits modules de séquencement, caractérisé en ce qu'il comporte : - une étape (4.1) préliminaire de définition pour chaque instance de tâche devant être exécutée sur le système d'un niveau de sécurité relatif au caractère critique de l'exécution de l'instance particulière de la tâche, chaque tâche étant par ailleurs dotée d'un niveau de certification lié aux procédés de développement mis en oeuvre lors de sa conception ; et en ce qu'il comporte pour chaque partition les étapes suivantes : - une étape (4.3) d'échange de messages entre les différents modules de séquencement de chaque coeur pour informer l'instance de contrôle des niveaux de certification et de sécurité des tâches s'apprêtant à être exécutées par les différents coeurs au sein de la partition courante ; - une étape (4.4) de détermination d'une autorisation de lancement pour chacune des tâches s'apprêtant à être lancées sur chaque coeur en fonction des niveaux de certification et de sécurité des autres tâches s'apprêtant à être lancées au sein de la même partition. 2/ Procédé selon la revendication 1, caractérisé en ce qu'il comporte en outre, pour chaque partition, une étape de mise à jour du niveau de sécurité des tâches s'apprêtant à être lancées en fonction du contexte d'exécution desdites tâches. 3/ Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que l'instance de contrôle est centralisée au sein d'un module de séquencement particulier sur l'un des coeurs et que l'étape d'échange de messages consiste en une étape d'envoi par chaque module de séquencement de ses informations à ce module de séquencement.4/ Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que l'instance de contrôle est répartie au sein des modules de séquencement sur chaque coeur et que l'étape d'échange de messages consiste en une étape d'envoi par chaque module de séquencement de ses informations à tous les modules de séquencement. 5/ Procédé selon l'une des revendications 1 à 4, caractérisé en ce que l'étape de détermination d'une autorisation de lancement pour chacune des tâches, les niveaux de sécurité étant au nombre de 4, comporte les règles suivantes : - une tâche ayant un niveau de sécurité 1, c'est-à-dire le plus faible, s'exécute si les conditions suivantes sont réunies : - aucune tâche de niveau de sécurité 3 ou 4 n'est présente sur un autre coeur pour la partition courante ; - toute tâche de niveau de sécurité 2 présente sur un autre coeur possède un niveau de certification inférieur ou égal à son propre niveau de certification ; - une tâche ayant un niveau de sécurité 2 s'exécute si les conditions suivantes sont réunies : - aucune tâche de niveau de sécurité 3 ou 4 n'est présente sur un autre coeur pour la partition courante ; - toute tâche de niveau de sécurité 2 présente sur un autre coeur possède un niveau de certification inférieur ou égal à son propre niveau de certification ; - une tâche ayant un niveau de sécurité 3 s'exécute si les conditions suivantes sont réunies : - aucune tâche de niveau de sécurité 4 n'est présente sur un autre coeur pour la partition courante ; - toute tâche de niveau de sécurité 3 présente sur un autre coeur possède un niveau de certification inférieur ou égal à son propre niveau de certification, en cas d'égalité, son numéro d'identification est supérieur ou égal aux autres ; - une tâche ayant un niveau de sécurité 4 s'exécute si les conditions suivantes sont réunies : - toute tâche de niveau de sécurité 4 présente sur un autre coeur possède un niveau de certification inférieur ou égal à son propre niveau decertification, en cas d'égalité, son numéro d'identification est strictement supérieur aux autres.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1160274A FR2982683B1 (fr) | 2011-11-10 | 2011-11-10 | Procede de sequencement sur un processeur multicoeur. |
CA2854868A CA2854868A1 (fr) | 2011-11-10 | 2012-11-08 | Procede de sequencement sur un processeur multicoeur |
US14/356,933 US9405580B2 (en) | 2011-11-10 | 2012-11-08 | Method of sequencing on a multicore processor |
PCT/EP2012/072184 WO2013068494A1 (fr) | 2011-11-10 | 2012-11-08 | Procédé de séquencement sur un processeur multicoeur |
CN201280065769.0A CN104040502B (zh) | 2011-11-10 | 2012-11-08 | 用于在多核处理器上排序的方法 |
EP12781350.9A EP2776923A1 (fr) | 2011-11-10 | 2012-11-08 | Procédé de séquencement sur un processeur multicoeur |
RU2014118539A RU2623799C2 (ru) | 2011-11-10 | 2012-11-08 | Способ задания последовательности исполнения задач в многоядерном процессоре |
IN3676CHN2014 IN2014CN03676A (fr) | 2011-11-10 | 2014-05-15 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1160274A FR2982683B1 (fr) | 2011-11-10 | 2011-11-10 | Procede de sequencement sur un processeur multicoeur. |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2982683A1 true FR2982683A1 (fr) | 2013-05-17 |
FR2982683B1 FR2982683B1 (fr) | 2014-01-03 |
Family
ID=47143132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1160274A Active FR2982683B1 (fr) | 2011-11-10 | 2011-11-10 | Procede de sequencement sur un processeur multicoeur. |
Country Status (8)
Country | Link |
---|---|
US (1) | US9405580B2 (fr) |
EP (1) | EP2776923A1 (fr) |
CN (1) | CN104040502B (fr) |
CA (1) | CA2854868A1 (fr) |
FR (1) | FR2982683B1 (fr) |
IN (1) | IN2014CN03676A (fr) |
RU (1) | RU2623799C2 (fr) |
WO (1) | WO2013068494A1 (fr) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3054902B1 (fr) * | 2016-08-04 | 2019-06-21 | Thales | Procede et dispositif de distribution de partitions sur un processeur multi-coeurs |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100199280A1 (en) * | 2009-02-05 | 2010-08-05 | Honeywell International Inc. | Safe partition scheduling on multi-core processors |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060026371A1 (en) * | 2004-07-30 | 2006-02-02 | Chrysos George Z | Method and apparatus for implementing memory order models with order vectors |
US7941585B2 (en) * | 2004-09-10 | 2011-05-10 | Cavium Networks, Inc. | Local scratchpad and data caching system |
US7581087B2 (en) * | 2006-01-17 | 2009-08-25 | Qualcomm Incorporated | Method and apparatus for debugging a multicore system |
JP4947441B2 (ja) * | 2006-11-02 | 2012-06-06 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるシステム構成方法及びそのプログラム |
US8458718B2 (en) * | 2009-08-27 | 2013-06-04 | The Boeing Company | Statically partitioning into fixed and independent systems with fixed processing core |
-
2011
- 2011-11-10 FR FR1160274A patent/FR2982683B1/fr active Active
-
2012
- 2012-11-08 WO PCT/EP2012/072184 patent/WO2013068494A1/fr active Application Filing
- 2012-11-08 EP EP12781350.9A patent/EP2776923A1/fr not_active Withdrawn
- 2012-11-08 CA CA2854868A patent/CA2854868A1/fr not_active Abandoned
- 2012-11-08 RU RU2014118539A patent/RU2623799C2/ru active
- 2012-11-08 US US14/356,933 patent/US9405580B2/en active Active
- 2012-11-08 CN CN201280065769.0A patent/CN104040502B/zh active Active
-
2014
- 2014-05-15 IN IN3676CHN2014 patent/IN2014CN03676A/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100199280A1 (en) * | 2009-02-05 | 2010-08-05 | Honeywell International Inc. | Safe partition scheduling on multi-core processors |
Non-Patent Citations (3)
Title |
---|
PAUL PARKINSON: "Safety, Security and Multicore", ADVANCES IN SYSTEMS SAFETYADVANCES IN SYSTEMS SAFETY, PROCEEDINGS OF THE NINETEENTH SAFETY-CRITICAL SYSTEMS SYMPOSIUM,, 8 September 2011 (2011-09-08) - 10 September 2011 (2011-09-10), Southampton, UK, pages 1 - 18, XP002685395 * |
ROBERT KAISER: "Combining Partitioning and Virtualization for Safety Critical Systems", 2007, pages 1 - 6, XP002685394, Retrieved from the Internet <URL:http://www.sysgo.com/products/document-center/whitepapers/> [retrieved on 20121017] * |
RUDOLF FUCHSEN: "How to address certification for multi-core based IMA platforms: Current status and potential solutions", DIGITAL AVIONICS SYSTEMS CONFERENCE (DASC), 2010 IEEE/AIAA 29TH, IEEE, PISCATAWAY, NJ, USA, 3 October 2010 (2010-10-03), pages 5.E.3 - 1, XP031816257, ISBN: 978-1-4244-6616-0 * |
Also Published As
Publication number | Publication date |
---|---|
CN104040502A (zh) | 2014-09-10 |
CA2854868A1 (fr) | 2013-05-16 |
RU2623799C2 (ru) | 2017-06-29 |
US9405580B2 (en) | 2016-08-02 |
EP2776923A1 (fr) | 2014-09-17 |
CN104040502B (zh) | 2017-11-14 |
WO2013068494A1 (fr) | 2013-05-16 |
IN2014CN03676A (fr) | 2015-10-16 |
US20140310823A1 (en) | 2014-10-16 |
FR2982683B1 (fr) | 2014-01-03 |
RU2014118539A (ru) | 2015-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3491810B1 (fr) | Système, procédé, appareil et programme informatique pour fournir une émission d'exigences de conformité pour des applications en nuage | |
EP2832069B1 (fr) | Systeme de supervision de la securite d'une architecture | |
EP3317803B1 (fr) | Procédé et système d'exécution sécurisée de machines virtuelles par un ensemble de dispositifs programmables interconnectés | |
US20200137029A1 (en) | Secure channel for cloud deployment unit | |
FR3025907B1 (fr) | Mecanisme et procede pour permettre une communication entre un client et un serveur en accedant a des donnees de messages en memoire partagee. | |
EP2149823A1 (fr) | Système aéronautique embarqué à reconfiguration dynamique, procédé associé et aéronef embarquant un tel système | |
CN113938321A (zh) | 可扩展的运维管理系统、方法、电子设备和可读存储介质 | |
JP2007257163A (ja) | 分散型プログラム実行環境における稼動品質管理方法 | |
FR2982683A1 (fr) | Procede de sequencement sur un processeur multicoeur. | |
KR102164040B1 (ko) | 클라우드 기반 전사적 자원 관리 시스템과 외부 시스템 간의 양방향 연동을 위한 마이크로 서비스 아키텍처 기반 open api 허브 시스템 | |
US20140033205A1 (en) | Providing high availability to a hybrid application server environment containing non-java containers | |
EP3660677B1 (fr) | Procédé et dispositif de surveillance d'application(s) logicielle(s) avec période temporelle tampon précédant une section réservée pour un ensemble de ressource(s) partagée(s), programme d'ordinateur et système avionique associés | |
EP3819767B1 (fr) | Procédé et dispositif électronique de surveillance d'une application logicielle avionique via des compteurs d'appel(s) système, programme d'ordinateur et système avionique associés | |
EP1501241B1 (fr) | Procédé d'approvisionnement de règles de politique dans un réseau géré à base de règles de politique | |
US20140325280A1 (en) | Fault-tolerant system, fault-tolerant method and program | |
Schmieders et al. | Combining SLA prediction and cross layer adaptation for preventing SLA violations | |
US9244736B2 (en) | Thinning operating systems | |
FR2957171A1 (fr) | Methode et outil d'aide a la conception d'un aeronef utilisant un critere de disponibilite operationnelle | |
FR3009100A1 (fr) | Systeme comprenant un ensemble de ressources commun a plusieurs gestionnaires de ressources et de taches | |
CN116039542A (zh) | 一种智能驾驶域控制器的管理系统及其相关方法 | |
EP3502949B1 (fr) | Procédé et système de contrôle d'ordonnancement de tâches logicielles | |
CN110780891B (zh) | 监控系统的部署方法及部署装置 | |
US8289842B2 (en) | Bridging infrastructure for message flows | |
US20200235912A1 (en) | Immutable asset and connected service management | |
FR2759472A1 (fr) | Registre semaphore rapide a fonctionnement securise sans protocole de bus specifique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
CA | Change of address |
Effective date: 20150106 |
|
PLFP | Fee payment |
Year of fee payment: 5 |
|
PLFP | Fee payment |
Year of fee payment: 6 |
|
CD | Change of name or company name |
Owner name: SAFRAN ELECTRONICS & DEFENSE SAS, FR Effective date: 20161208 |
|
PLFP | Fee payment |
Year of fee payment: 7 |
|
PLFP | Fee payment |
Year of fee payment: 8 |
|
PLFP | Fee payment |
Year of fee payment: 9 |
|
PLFP | Fee payment |
Year of fee payment: 10 |
|
PLFP | Fee payment |
Year of fee payment: 11 |
|
PLFP | Fee payment |
Year of fee payment: 12 |
|
PLFP | Fee payment |
Year of fee payment: 13 |
|
PLFP | Fee payment |
Year of fee payment: 14 |