RU2014118539A - Способ задания последовательности исполнения задач в многоядерном процессоре - Google Patents
Способ задания последовательности исполнения задач в многоядерном процессоре Download PDFInfo
- Publication number
- RU2014118539A RU2014118539A RU2014118539/08A RU2014118539A RU2014118539A RU 2014118539 A RU2014118539 A RU 2014118539A RU 2014118539/08 A RU2014118539/08 A RU 2014118539/08A RU 2014118539 A RU2014118539 A RU 2014118539A RU 2014118539 A RU2014118539 A RU 2014118539A
- Authority
- RU
- Russia
- Prior art keywords
- execution
- tasks
- task
- sequence
- prepared
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/629—Protecting access to data via a platform, e.g. using keys or access control rules to features or functions of an application
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
1. Способ задания последовательности исполнения задач в процессоре, имеющем множество исполнительных ядер, при этом ресурсы упомянутого процессора разделены на множество разделов, упомянутые разделы совместно используют временные ресурсы в форме последовательности временных слотов синхронно в каждом ядре процессора, упомянутый способ исполняется набором модулей задания последовательности исполнения, реализованных в упомянутых ядрах процессора, и в упомянутых модулях задания последовательности исполнения реализован компонент управления, причем упомянутый способ включает:- шаг (4.3) обмена сообщениями между различными модулями задания последовательности исполнения и упомянутым компонентом управления, и- шаг (4.4) принятия решения о разрешении запуска для каждой из задач, подготавливаемых к запуску в каждом ядре,отличающийся тем, что он также включает:- шаг (4.1), осуществляемый, когда экземпляр задачи подготавливается к исполнению ядром в текущем разделе, путем предварительного задания уровня безопасности, связанного с критичностью исполнения этого экземпляра задачи в контексте упомянутой системы для текущего раздела, при этом каждая задача также имеет сертификационный уровень, внутренне связанный с методами разработки, использованными при ее создании;- при этом упомянутый шаг (4.3) обмена сообщениями выполняют, когда экземпляр задачи подготавливается к исполнению ядром в текущем разделе, посредством модуля задания последовательности исполнения упомянутого ядра для информирования упомянутого компонента управления о сертификационных уровнях и уровнях безопасности задач, подготавливаемых к исполн�
Claims (5)
1. Способ задания последовательности исполнения задач в процессоре, имеющем множество исполнительных ядер, при этом ресурсы упомянутого процессора разделены на множество разделов, упомянутые разделы совместно используют временные ресурсы в форме последовательности временных слотов синхронно в каждом ядре процессора, упомянутый способ исполняется набором модулей задания последовательности исполнения, реализованных в упомянутых ядрах процессора, и в упомянутых модулях задания последовательности исполнения реализован компонент управления, причем упомянутый способ включает:
- шаг (4.3) обмена сообщениями между различными модулями задания последовательности исполнения и упомянутым компонентом управления, и
- шаг (4.4) принятия решения о разрешении запуска для каждой из задач, подготавливаемых к запуску в каждом ядре,
отличающийся тем, что он также включает:
- шаг (4.1), осуществляемый, когда экземпляр задачи подготавливается к исполнению ядром в текущем разделе, путем предварительного задания уровня безопасности, связанного с критичностью исполнения этого экземпляра задачи в контексте упомянутой системы для текущего раздела, при этом каждая задача также имеет сертификационный уровень, внутренне связанный с методами разработки, использованными при ее создании;
- при этом упомянутый шаг (4.3) обмена сообщениями выполняют, когда экземпляр задачи подготавливается к исполнению ядром в текущем разделе, посредством модуля задания последовательности исполнения упомянутого ядра для информирования упомянутого компонента управления о сертификационных уровнях и уровнях безопасности задач, подготавливаемых к исполнению, и
- упомянутый шаг (4.4) принятия решения выполняют, когда экземпляр задачи подготавливается к исполнению ядром в текущем разделе, для принятия решения о разрешении запуска упомянутого экземпляра задачи в соответствии с сертификационными уровнями и уровнями безопасности других задач, подготавливаемых к запуску в том же разделе.
2. Способ по п. 1, включающий также, для каждого раздела, шаг обновления уровня безопасности задач, подготавливаемых к запуску, в соответствии с контекстом исполнения упомянутых задач.
3. Способ по п. 1 или 2, отличающийся тем, что упомянутый компонент управления является централизованным и располагается в одном из модулей задания последовательности исполнения одного из упомянутых ядер, а упомянутый шаг обмена сообщениями состоит из шага передачи каждым модулем задания последовательности исполнения своей информации в этот модуль задания последовательности исполнения.
4. Способ по п. 1 или 2, отличающийся тем, что упомянутый компонент управления является распределенным среди упомянутых модулей задания последовательности исполнения в каждом ядре, и упомянутый шаг обмена сообщениями состоит из шага передачи каждым модулем задания последовательности исполнения своей информации во все модули задания последовательности исполнения.
5. Способ по п. 1 или 2, отличающийся тем, что упомянутый шаг принятия решения о разрешении на запуск для каждой из упомянутых задач, если количество уровней безопасности равно четырем, включает следующие правила:
- задачу, имеющую уровень 1 безопасности, то есть самый низкий, исполняют, если выполнены следующие условия:
- для текущего раздела нет задач с уровнями 3 или 4 безопасности в другом ядре;
- любая из задач с уровнем 2 безопасности, присутствующая в другом ядре, имеет меньший или равный сертификационный уровень,
- задачу, имеющую уровень 2 безопасности, исполняют, если выполнены следующие условия:
- для текущего раздела нет задач с уровнями 3 или 4 безопасности в другом ядре;
- любая из задач с уровнем 2 безопасности, присутствующая в другом ядре, имеет меньший или равный сертификационный уровень;
- задачу, имеющую уровень 3 безопасности, исполняют, если выполнены следующие условия:
- для текущего раздела нет задач с уровнем 4 безопасности в другом ядре;
- любая из задач с уровнем 3 безопасности в другом ядре имеет меньший или равный сертификационный уровень, и в случае равенства идентификационный номер задачи больше или равен по сравнению с другими задачами;
- задачу, имеющую уровень 4 безопасности, исполняют, если выполнены следующие условия:
- любая из задач с уровнем 4 безопасности в другом ядре имеет меньший или равный сертификационный уровень, и в случае равенства идентификационный номер задачи строго больше по сравнению с другими задачами.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1160274A FR2982683B1 (fr) | 2011-11-10 | 2011-11-10 | Procede de sequencement sur un processeur multicoeur. |
| FR1160274 | 2011-11-10 | ||
| PCT/EP2012/072184 WO2013068494A1 (fr) | 2011-11-10 | 2012-11-08 | Procédé de séquencement sur un processeur multicoeur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2014118539A true RU2014118539A (ru) | 2015-12-20 |
| RU2623799C2 RU2623799C2 (ru) | 2017-06-29 |
Family
ID=47143132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014118539A RU2623799C2 (ru) | 2011-11-10 | 2012-11-08 | Способ задания последовательности исполнения задач в многоядерном процессоре |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9405580B2 (ru) |
| EP (1) | EP2776923A1 (ru) |
| CN (1) | CN104040502B (ru) |
| CA (1) | CA2854868A1 (ru) |
| FR (1) | FR2982683B1 (ru) |
| IN (1) | IN2014CN03676A (ru) |
| RU (1) | RU2623799C2 (ru) |
| WO (1) | WO2013068494A1 (ru) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3054902B1 (fr) * | 2016-08-04 | 2019-06-21 | Thales | Procede et dispositif de distribution de partitions sur un processeur multi-coeurs |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060026371A1 (en) * | 2004-07-30 | 2006-02-02 | Chrysos George Z | Method and apparatus for implementing memory order models with order vectors |
| US7941585B2 (en) * | 2004-09-10 | 2011-05-10 | Cavium Networks, Inc. | Local scratchpad and data caching system |
| US7581087B2 (en) * | 2006-01-17 | 2009-08-25 | Qualcomm Incorporated | Method and apparatus for debugging a multicore system |
| US8935510B2 (en) * | 2006-11-02 | 2015-01-13 | Nec Corporation | System structuring method in multiprocessor system and switching execution environment by separating from or rejoining the primary execution environment |
| US8316368B2 (en) * | 2009-02-05 | 2012-11-20 | Honeywell International Inc. | Safe partition scheduling on multi-core processors |
| US8458718B2 (en) * | 2009-08-27 | 2013-06-04 | The Boeing Company | Statically partitioning into fixed and independent systems with fixed processing core |
-
2011
- 2011-11-10 FR FR1160274A patent/FR2982683B1/fr active Active
-
2012
- 2012-11-08 EP EP12781350.9A patent/EP2776923A1/fr not_active Withdrawn
- 2012-11-08 CN CN201280065769.0A patent/CN104040502B/zh active Active
- 2012-11-08 RU RU2014118539A patent/RU2623799C2/ru active
- 2012-11-08 CA CA2854868A patent/CA2854868A1/fr not_active Abandoned
- 2012-11-08 US US14/356,933 patent/US9405580B2/en active Active
- 2012-11-08 WO PCT/EP2012/072184 patent/WO2013068494A1/fr active Application Filing
-
2014
- 2014-05-15 IN IN3676CHN2014 patent/IN2014CN03676A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2982683A1 (fr) | 2013-05-17 |
| US9405580B2 (en) | 2016-08-02 |
| RU2623799C2 (ru) | 2017-06-29 |
| FR2982683B1 (fr) | 2014-01-03 |
| CN104040502A (zh) | 2014-09-10 |
| CN104040502B (zh) | 2017-11-14 |
| CA2854868A1 (fr) | 2013-05-16 |
| WO2013068494A1 (fr) | 2013-05-16 |
| IN2014CN03676A (ru) | 2015-10-16 |
| US20140310823A1 (en) | 2014-10-16 |
| EP2776923A1 (fr) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180018197A1 (en) | Virtual Machine Resource Allocation Method and Apparatus | |
| Navimipour | Task scheduling in the cloud environments based on an artificial bee colony algorithm | |
| US9723070B2 (en) | System to improve cluster machine processing and associated methods | |
| EP3594809A1 (en) | Control system for microkernel architecture of industrial server and industrial server comprising the same | |
| CN112328378A (zh) | 任务调度方法、计算机设备及存储介质 | |
| CN113760553B (zh) | 一种基于蒙特卡洛树搜索的混部集群任务调度方法 | |
| CN110012062B (zh) | 一种多机房任务调度方法、装置及存储介质 | |
| CN111614708A (zh) | 一种基于区块链的交易系统 | |
| RU2016139465A (ru) | Система и способ эксплуатации искусственной социальной сети | |
| Zhou et al. | Hybrid social spider optimization algorithm with differential mutation operator for the job-shop scheduling problem. | |
| CN106022936B (zh) | 适用论文合作网络的基于社团结构的影响最大化算法 | |
| CN108446455B (zh) | 一种基于烟花算法的多目标软硬件划分方法 | |
| RU2014118539A (ru) | Способ задания последовательности исполнения задач в многоядерном процессоре | |
| Nie et al. | A cuckoo search algorithm for scheduling multiskilled workforce | |
| Liu et al. | Research on bi-objective scheduling of dual-resource constrained flexible job shop | |
| CN117311975A (zh) | 大模型并行训练方法、系统及可读存储介质 | |
| Gonçalves et al. | A biased random-key genetic algorithm for job-shop scheduling | |
| US10656967B1 (en) | Actor and thread message dispatching | |
| CN113326103B (zh) | 虚拟机创建方法及装置 | |
| Chapuis et al. | Simian integrated framework for parallel discrete event simulation on GPUs | |
| Bragard et al. | Global dynamic load-balancing for decentralised distributed simulation | |
| CN115186833A (zh) | 联邦学习方法、系统、装置及存储介质 | |
| CN110908800B (zh) | 边云协同环境中基于调度熵的调度优化方法 | |
| ASADZADEH | SOLVING THE JOB SHOP SCHEDULING PROBLEM WITH A PARALLEL AND AGENT-BASED LOCAL SEARCH GENETIC ALGORITHM. | |
| Zhang et al. | An Optimized Algorithm for Reduce Task Scheduling. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD4A | Correction of name of patent owner |