FR2977097A1 - Methode de demodulation de signal et equipement associe - Google Patents
Methode de demodulation de signal et equipement associe Download PDFInfo
- Publication number
- FR2977097A1 FR2977097A1 FR1155648A FR1155648A FR2977097A1 FR 2977097 A1 FR2977097 A1 FR 2977097A1 FR 1155648 A FR1155648 A FR 1155648A FR 1155648 A FR1155648 A FR 1155648A FR 2977097 A1 FR2977097 A1 FR 2977097A1
- Authority
- FR
- France
- Prior art keywords
- signal
- sinusoidal signal
- clock signal
- reader
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
Les modes de réalisation de la présente invention décrivent un dispositif de réception (2) d'un signal sinusoïdal modulé en amplitude (SM) et échangé entre un lecteur et une carte dans une communication sans contact, le signal sinusoïdal présentant plusieurs cycles consécutifs, ledit dispositif (2) comprenant également : - un module de génération d'un signal d'horloge d'échantillonnage (4) recevant ledit signal sinusoïdal (SM), ledit module (4) comprenant un dispositif de détection d'un point caractéristique de chaque cycle du signal sinusoïdal (SM) et délivrant un signal d'horloge d'échantillonnage ayant, pour chaque cycle du signal sinusoïdal, un front actif présentant un retard fixe par rapport au point caractéristique du cycle considéré, de sorte que chaque front actif du signal d'horloge d'échantillonnage soit sensiblement en phase avec un minimum ou un maximum du signal sinusoïdal (SM); - un convertisseur analogique-numérique (9) destiné à échantillonner le signal sinusoïdal modulé en amplitude reçu (SM) à chaque front actif dudit signal d'horloge d'échantillonnage (H2) produit par ledit module.
Description
Procédé de démodulation de signal et équipement associé
La présente invention concerne le domaine des signaux modulés en amplitude et en particulier la démodulation de ces signaux dans le cadre d'une communication sans contact entre un lecteur et une carte, par exemple une communication de type identification radio-fréquence (« Radio-Frequency IDentification (RFID) » en anglais). La modulation d'amplitude correspond à la modulation de l'amplitude d'une porteuse de fréquence élevée, par exemple 13,56 MHz dans le cas d'une transmission de signaux par identification radio-fréquence (RFID), par un signal de fréquence plus faible contenant les données à transmettre. Au niveau de la démodulation d'amplitude, le but est de récupérer le signal de plus faible fréquence contenant les données. Ainsi, de nombreuses méthodes de l'état de la technique permettent une démodulation et une numérisation des données.
Cependant, ces méthodes sont généralement complexes et requièrent notamment un ou plusieurs oscillateurs locaux et un ou plusieurs mélangeurs. Les dispositifs de démodulation correspondant à ces méthodes sont donc coûteux et peuvent être difficile à mettre en oeuvre du fait de la synchronisation nécessaire entre l'oscillateur local et le signal modulé reçu.
Le but de la présente invention est donc de surmonter les inconvénients précités de l'état de la technique et de proposer un procédé et un dispositif de démodulation simples permettant de réduire le coût des composants nécessaires à la démodulation.
Ainsi, la présente invention concerne un dispositif de réception d'un signal sinusoïdal modulé en amplitude et échangé entre un lecteur et une carte dans une communication sans contact, le signal sinusoïdal présentant plusieurs cycles consécutifs, ledit dispositif ICG30089 comprenant également : - un module de génération d'un signal d'horloge d'échantillonnage recevant ledit signal sinusoïdal, ledit module comprenant un dispositif de détection d'un point caractéristique de chaque cycle du signal sinusoïdal et délivrant un signal d'horloge d'échantillonnage ayant, pour chaque cycle du signal sinusoïdal, un front actif présentant un retard fixe par rapport au point caractéristique du cycle considéré, de sorte que chaque front actif du signal d'horloge d'échantillonnage soit sensiblement en phase avec un minimum ou un maximum du signal sinusoïdal; - un convertisseur analogique-numérique destiné à échantillonner le signal sinusoïdal modulé en amplitude reçu à chaque front actif dudit signal d'horloge d'échantillonnage produit par ledit module.
Selon un autre mode de réalisation, le dispositif de détection comprend un 15 comparateur configuré pour : - comparer l'amplitude du signal reçu en entrée à un potentiel de référence correspondant à un potentiel moyen du signal reçu en entrée et, - délivrer en sortie un signal d'horloge binaire dont le changement d'état est provoqué par les passages du signal reçu en entrée au niveau du potentiel de 20 référence.
Selon un mode de réalisation supplémentaire, le module de génération d'un signal d'horloge d'échantillonnage comprend un dérivateur configuré pour générer une dérivée du signal sinusoïdal modulé en amplitude reçu et comprend un comparateur configuré pour : 25 - comparer l'amplitude de la dérivée fournie par le dérivateur à la valeur zéro, - délivrer un signal d'horloge binaire dont le changement d'état est provoqué par les passages à zéro de la dérivée.
Selon un mode de réalisation additionnel, le module de génération d'un signal 30 d'horloge d'échantillonnage comprend également une cellule de retard recevant le signal ICG30089 10 d'horloge binaire produit par le comparateur et délivrant ledit signal d'horloge d'échantillonnage.
Selon un autre mode de réalisation, le signal d'échantillonnage présente un déphasage 5 avec le signal sinusoïdal modulé en amplitude reçu de n/2 ou de 3 *7t/2.
Les modes de réalisation de la présente invention concernent également un lecteur d'un équipement d'identification radio-fréquence destiné à échanger un signal analogique modulé en amplitude avec au moins une carte dudit équipement, ledit lecteur comprenant une antenne 10 radio-fréquence et un dispositif de réception pour réaliser la démodulation d'un signal transmis par une carte et reçu sur ladite antenne radio-fréquence.
Selon un autre mode de réalisation, le lecteur comprend également un circuit numérique relié à une sortie du convertisseur analogique-numérique et destiné à réaliser le 15 traitement numérique du signal numérique fourni par ledit convertisseur analogique-numérique.
Selon un mode de réalisation supplémentaire, le lecteur comprend également un premier et un deuxième amplificateur et dans lequel l'antenne radio-fréquence est une antenne 20 permettant l'émission et la réception d'un signal échangé avec une carte, le circuit numérique comprenant des moyens de génération d'un signal analogique d'émission destiné à être transmis vers une carte, le premier amplificateur étant destiné à amplifier ledit signal analogique d'émission avant d'être transmis à l'antenne radio-fréquence et le deuxième amplificateur étant destiné à amplifier le signal sinusoïdal modulé reçu avant sa transmission 25 vers le dispositif de réception, le gain dudit deuxième amplificateur étant contrôlé par le circuit numérique.
Les modes de réalisation de la présente invention concernent également une carte d'un équipement d'identification radio-fréquence destiné à échanger un signal analogique modulé 30 en amplitude avec au moins un lecteur dudit équipement, ladite carte comprenant une antenne ICG30089 radio-fréquence et un dispositif de démodulation pour réaliser la démodulation d'un signal transmis par un lecteur et reçu sur ladite antenne radio-fréquence.
Les modes de réalisation de la présente invention concernent également un procédé de réception d'un signal sinusoïdal modulé en amplitude et échangé entre un lecteur et une carte dans une communication sans contact, le signal sinusoïdal présentant plusieurs cycles consécutifs, ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes: - on génère un signal d'horloge d'échantillonnage à partir dudit signal sinusoïdal en détectant un point caractéristique de chaque cycle du signal sinusoïdal et en délivrant un signal d'horloge d'échantillonnage ayant, pour chaque cycle du signal sinusoïdal, un front actif présentant un retard fixe par rapport au point caractéristique du cycle considéré, de sorte que chaque front actif du signal d'horloge d'échantillonnage soit sensiblement en phase avec un minimum ou un maximum du signal sinusoïdal; - on convertit le signal sinusoïdal reçu en signal numérique en échantillonnant ledit signal sinusoïdal à chaque front actif dudit signal d'horloge d'échantillonnage généré.
Selon un autre mode de réalisation, la génération d'un signal d'horloge 20 d'échantillonnage comprend les sous-étapes suivantes: - on compare l'amplitude du signal reçu en entrée à un potentiel de référence correspondant à un potentiel moyen du signal reçu en entrée et, - on délivre en sortie un signal d'horloge binaire dont le changement d'état est provoqué par les passages du signal reçu en entrée au niveau du potentiel de 25 référence.
Selon un mode de réalisation supplémentaire, la génération d'un signal d'horloge d'échantillonnage comprend les sous-étapes suivantes: - on génère une dérivée du signal sinusoïdal modulé en amplitude reçu à l'aide 30 d'un dérivateur et, ICG30089 - on compare l'amplitude de la dérivée fournie par le dérivateur à la valeur zéro, - on délivre un signal d'horloge binaire dont le changement d'état est provoqué par les passages à zéro de la dérivée.
Selon un mode de réalisation additionnel, l'étape de génération d'un signal d'horloge d'échantillonnage comprend également une étape de décalage temporel du signal dans laquelle le signal d'horloge binaire délivré est décalé temporellement par une cellule de retard, le signal retardé correspondant au signal d'échantillonnage.
Selon un autre mode de réalisation, le signal d'échantillonnage présente un déphasage avec le signal sinusoïdal modulé en amplitude reçu de n/2 ou de 3 *n/2.
15 D'autres caractéristiques et avantages de l'invention apparaîtront dans la description qui va maintenant en être faite, en référence aux dessins annexés qui en représentent, à titre indicatif mais non limitatif, un mode de réalisation possible.
Sur ces dessins: 20 - la figure 1 représente un schéma d'un graphe représentant un signal sinusoïdal modulé en amplitude en fonction du temps; - la figure 2 représente un schéma d'un dispositif de réception selon un premier mode de réalisation de la présente invention; 25 - la figure 3 représente un schéma d'un graphe représentant un signal sinusoïdal modulé en amplitude, d'un signal d'horloge, d'un signal d'horloge décalé et d'un signal numérique récupéré en fonction du temps; - la figure 4 représente un schéma d'un dispositif de réception selon un deuxième mode de réalisation de la présente invention; 30 - la figure 5 représente un schéma d'un dispositif global d'émission et de réception d'un lecteur ICG30089 10 d'un équipement d'identification radio-fréquence selon les modes de réalisation de la présente invention;
Sur toutes ces figures, les mêmes éléments portent les mêmes numéros de référence. Dans la suite de la description, le terme « RFID » correspond à l'acronyme anglais identification par radio fréquence (« Radio Frequency Identification » en anglais);
Les modes de réalisation de la présente invention concernent un dispositif de réception 10 d'un signal sinusoïdal modulé en amplitude, ledit dispositif étant destiné à être installé dans un lecteur ou une carte d'un équipement de communication sans contact, par exemple une communication de type identification par radio-fréquence (RFID). Il est à noter que dans le cadre d'une communication de type sans contact, le lecteur est un composant actif qui fournit de l'énergie à la carte qui est un composant passif par le biais de la communication sans 15 contact. De plus, la carte utilise le signal émis par le lecteur pour renvoyer un signal rétro-modulé, c'est-à-dire utilisant une modulation de charge du signal. Cependant, pour la réception du signal rétro-modulé au niveau du lecteur, la modulation de charge peut être considérée comme une modulation d'amplitude. Ainsi, les modes de réalisation de la présente invention peuvent être utilisés au niveau d'un lecteur aussi 20 bien qu'au niveau d'une carte de l'équipement de communication sans contact ainsi qu'au niveau d'équipements pouvant être à la fois lecteur ou carte.
La figure 1 représente un exemple d'un signal sinusoïdal modulé en amplitude SM en fonction du temps t, le signal sinusoïdal présentant plusieurs cycles consécutifs. Dans le cadre 25 des modes de réalisation de la présente invention, le taux de modulation du signal à démoduler doit être strictement inférieur à 100%. Ainsi, certains types de modulation comme la modulation par tout ou rien (« On-Off Keying (OOK) en anglais ») ne pourront être traités par les modes de réalisation décrits ci-après. Le signal sinusoïdal modulé en amplitude correspond au signal analogique reçu au 30 niveau de l'antenne radio-fréquence. ICG300895 De plus, il est à noter que si cela est nécessaire, ce signal analogique peut être filtré, égalisé et/ou mis à niveau (par un amplificateur) avant d'être traité pour la démodulation.
La figure 2 représente un schéma d'un premier mode de réalisation d'un dispositif de 5 réception 2 permettant la démodulation et la numérisation du signal reçu. Le signal sinusoïdal modulé en amplitude SM tel que décrit sur la figure 1 est reçu au niveau d'une entrée 1 du dispositif de réception puis transmis d'une part vers un module de génération d'un signal d'horloge 4 et d'autre part vers une première entrée 7 d'un convertisseur analogique numérique 9. Le module de génération d'un signal d'horloge 4 comprend un 10 comparateur 5 qui comprend une première entrée 3 destinée à recevoir le signal sinusoïdal modulé en amplitude SM et une deuxième entrée 11 reliée à un composant 13 comprenant la valeur du potentiel de référence correspondant au potentiel moyen du signal reçu en entrée, en général zéro si l'amplitude du signal est centrée sur la valeur zéro. Ainsi, le comparateur 5 compare l'amplitude du signal sinusoïdal modulé en amplitude 15 SM reçu sur sa première entrée 3 avec la valeur du potentiel de référence fournie sur sa deuxième entrée 11 et provoque le changement d'état d'un signal d'horloge binaire, c'est à dire numérique, délivré sur sa sortie 15 lorsque l'amplitude du signal sinusoïdal modulé en amplitude SM est égale à la valeur du potentiel de référence. On détecte donc, pour chaque cycle du signal sinusoïdal modulé en amplitude SM, un point caractéristique, ici le passage à 20 zéro. Le point caractéristique peut aussi correspondre à un maximum ou un minimum comme on le verra plus loin mais également au passage à une valeur moyenne du signal par exemple. La figure 3 représente le signal d'horloge Hl obtenu en sortie 15 du comparateur 5. Ce signal d'horloge a sensiblement la même fréquence que le signal sinusoïdal modulé en amplitude SM. 25 Dans les modes de réalisation de la présente invention, ce signal Hl est destiné à être utilisé pour cadencer l'échantillonnage au niveau du convertisseur analogique-numérique 9. Néanmoins, en utilisant le signal d'horloge Hl directement, l'échantillonnage se ferait au moment où l'amplitude du signal sinusoïdal modulé en amplitude correspond à la valeur du potentiel de référence. 30 Or, pour récupérer les données contenues dans les variations d'amplitude du signal ICG30089 sinusoïdal modulé en amplitude, l'échantillonnage doit être réalisé au moment où le signal sinusoïdal présente un maximum ou un minimum (extremum négatif) d'amplitude. Ainsi, le module de génération d'une horloge comprend également une cellule de délai ou cellule de retard 17 qui est reliée à la sortie 15 du comparateur 5 de manière à décaler le signal d'horloge d'un retard prédéfini pour que les fronts actifs du signal d'horloge, c'est à dire les fronts déclenchant l'échantillonnage au niveau du convertisseur analogique-numérique 9 et qui sont ici les fronts montants 6 dudit signal d'horloge correspondent aux maximums ou aux minimums du signal sinusoïdal modulé SM. Le signal fourni en sortie du comparateur étant un signal binaire, la cellule de retard 17 est une cellule de retard numérique 17 ce qui permet d'éviter l'utilisation d'une cellule de retard analogique, ces cellules de retard analogiques étant généralement non linéaires ou alors très complexes. Le décalage ou retard introduit par la cellule de retard 17 correspond donc à un quart de période du signal sinusoïdal modulé en amplitude SM, c'est à dire à un déphasage de n/2. Le signal d'horloge décalé obtenu à la sortie de la cellule de retard 17 correspond au signal d'horloge H2 de la figure 3. Ce signal H2 est alors envoyé sur une deuxième entrée 19 du convertisseur analogique-numérique 9 destinée à recevoir un signal d'horloge pour cadencer l'échantillonnage du convertisseur 9. Ainsi, le front actif du signal d'horloge H2 présente un retard fixe par rapport au point caractéristique du cycle considéré, qui est ici le passage à zéro. Le convertisseur 9 convertit alors le signal sinusoïdal modulé en amplitude SM en signal numérique grâce aux fronts actifs du signal d'horloge décalé H2 ce qui produit le signal numérique SN représenté sur la figure 3, l'échantillonnage se faisant dans cet exemple au moment des fronts montants 6 du signal d'horloge décalé H2, qui est donc le signal d'horloge d'échantillonnage. De façon générale, la valeur du décalage de la cellule de retard 17 est établie en prenant en compte le retard induit par le traitement des différents composants du dispositif de réception 2 et notamment le comparateur 5 et le convertisseur analogique-numérique 9. Le signal d'horloge décalé H2 présente un déphasage constant avec le signal sinusoïdal modulé en amplitude SM de sorte que le front actif de l'horloge décalé H2 est en phase avec un maximum ou un minimum d'amplitude du signal modulé en amplitude SM.
Dans le cas, comme en figure 3, où le convertisseur 9 est activé sur un front montant ICG30089 du signal d'horloge décalé H2 et le signal H2 est en quadrature de phase avec le signal SM, on réalise la détection de l'amplitude au niveau des maximas du signal SM à numériser. Selon une variante de réalisation possible, la valeur du décalage de la cellule de retard 17 peut être rallongée de sorte que le signal d'horloge décalé soit déphasé de 3/2*7t par rapport au signal SM. On réalise ainsi une détection de l'amplitude au niveau des minimas (extremas négatifs) du signal SM à numériser. Selon une autre variante de réalisation possible, le comparateur fournit un signal d'horloge Hl' inversé par rapport au signal d'horloge Hl représenté en figure 3. Dans ce cas, la détection de l'amplitude du signal SM se fera sur les maximas ou les minimas de ce signal SM selon que le convertisseur 9 est activé sur un front montant, le front montant étant alors le front actif, ou descendant, le front descendant étant alors le front actif, du signal d'horloge retardé H2' (inversé par rapport au signal d'horloge retardé H2). La démodulation du signal se fait par une horloge générée par le signal lui-même, on parle de démodulation auto-synchrone ce qui évite la génération d'un signal par un oscillateur 15 local et la synchronisation de ce signal généré avec le signal reçu. De plus, la démodulation de la bande haute vers la bande de base (c'est à dire de la fréquence haute correspondant à la porteuse du signal modulé vers la fréquence basse correspondant au signal de données) se fait par translation directe (aussi appelée « zero intermediate frequency » en anglais) au niveau du convertisseur analogique-numérique 9 ce 20 qui évite le passage par une bande de fréquence intermédiaire et l'utilisation d'un démodulateur I et Q. D'autre part, la démodulation se fait sur les fronts actifs, qui sont ici les fronts montants ou les fronts descendants, du signal d'horloge décalé H2 (H2'), c'est-à-dire à la fréquence du signal à numériser. La condition de Shannon selon laquelle la fréquence 25 d'échantillonnage doit être au moins égale à deux fois la fréquence du signal à échantillonner n'est donc pas respectée, on parle de sous-échantillonnage. Néanmoins, il n'est pas nécessaire de reconstruire complètement le signal, donc ce sous-échantillonnage n'empêche pas la démodulation du signal sinusoïdal modulé en amplitude SM et permet de réduire le débit d'informations à traiter pour les éléments de traitement situés en aval du convertisseur 30 analogique-numérique 9, ce qui permet d'utiliser des équipements ou composants moins ICG30089 puissants et donc moins cher et moins consommateur d'énergie.
Selon un deuxième mode de réalisation représenté sur la figure 4, le module de génération d'un signal d'horloge 4 comprend un dérivateur 21 destiné à générer la dérivée du signal sinusoïdal modulé en amplitude SM. Ainsi, les maximas et minimas du signal SM correspondent aux zéro de la dérivée et les points d'inflexion du signal sinusoïdal modulé en amplitude SM correspondent aux maximas et minimas de la dérivée. Le potentiel de référence de la dérivée est donc zéro et l'utilisation de la dérivée pour établir le signal d'horloge au niveau du comparateur 5 peut permettre d'éviter d'avoir à décaler le signal d'horloge d'un quart de période comme dans le mode de réalisation précédent. Ainsi le comparateur 5 compare l'amplitude de la dérivée générée par le dérivateur 21 reçu sur sa première entrée 3 avec la valeur zéro fournie sur sa deuxième entrée 11 et provoque le changement d'état d'un signal d'horloge binaire, c'est à dire numérique, délivré sur sa sortie 15 aux passages à zéro de l'amplitude de la dérivée.
La sortie 15 du comparateur 5 est reliée à une cellule de retard 17 qui est configurée pour prendre en compte les retards induits par les temps de traitement des différents composants du dispositif de réception 2 et faire en sorte que le front actif (montant ou descendant) du signal d'horloge décalé fourni en entrée du convertisseur 19 corresponde à un maxima ou un minima du signal SM à numériser.
Cependant, dans le cas où le retard induit par les temps de traitement des différents composants du dispositif de réception 2 est négligeable, le signal d'horloge généré en sortie 15 du comparateur 5 peut être directement transmis à la deuxième entrée 19 du convertisseur analogique-numérique. La présence de la cellule de retard 17 peut donc être facultative.
Par ailleurs, afin de pouvoir détecter de manière précise les passages à zéro du signal sinusoïdal modulé en amplitude SM ou de sa dérivée, la fréquence de fonctionnement du comparateur doit être supérieure voir largement supérieure à la fréquence de la porteuse du signal sinusoïdal modulé en amplitude SM. De plus, afin d'éviter de détecter deux passages à zéro au lieu d'un du fait de la présence de bruit sur le signal sinusoïdal modulé en amplitude SM, le signal SM peut être filtré avant d'être transmis vers le module de génération d'un signal ICG30089 d'horloge 4.
Comme décrit précédemment, les dispositifs des modes de réalisation de la présente invention visent à être implémentés dans des équipements de communication sans contact comprenant un lecteur et une carte, comme par exemple des communications de type RFID. La figure 5 représente un exemple de réalisation d'un dispositif global d'émission et de réception 23 d'un lecteur RFID utilisant un dispositif de réception 2 tel que décrit précédemment. Le dispositif 23 comprend une antenne radio-fréquence 25 permettant à la fois d'émettre et de recevoir un signal radio-fréquence. Cette antenne 25 est reliée à un coupleur directif 27 qui permet la transmission des signaux d'émission vers l'antenne 25 et des signaux reçus par l'antenne 25 vers le dispositif de réception. Le signal sinusoïdal modulé en amplitude SM est ainsi envoyé par le coupleur directif 27 vers un amplificateur 29 dont le gain est contrôlé par un circuit numérique 31. Le signal sinusoïdal modulé en amplitude SM amplifié est alors transmis vers le dispositif de réception 2. Il est à noter que seul le premier mode de réalisation du dispositif de réception 2 décrit précédemment est représenté sur la figure 5 mais qu'un autre mode de réalisation pourrait être utilisé de la même manière dans le dispositif 23 de la figure 5. Le signal sinusoïdal modulé en amplitude SM amplifié est donc démodulé et numérisé par le dispositif de réception incluant le comparateur 5, la cellule de retard numérique 17 et le convertisseur analogique-numérique 9 du dispositif de réception 2 comme décrit précédemment. Le signal numérique SN généré par le convertisseur 9 est alors transmis vers le circuit numérique 31 qui va réaliser le traitement numérique du signal. Ainsi, le circuit numérique 31 peut adapter la valeur du gain de l'amplificateur 29 en 25 fonction de la qualité du signal numérique reçu. Par ailleurs, le circuit numérique 31 réalise également la génération des signaux sinusoïdaux modulés en amplitude destinés à être transmis par l'antenne 25 vers une carte de l'équipement de communication RFID. Ces signaux d'émissions sont envoyés vers un amplificateur 33 puis vers le coupleur directif 27 qui les transmet à l'antenne 25.
30 ICG30089 11 Ainsi, les modes de réalisation de la présente invention permettent d'obtenir une démodulation efficace d'un signal modulé en amplitude facile à mettre en oeuvre, ayant un coût réduit et une faible consommation du fait de la simplicité des dispositifs de démodulation dévoilés. Ces dispositifs sont donc particulièrement appropriés pour les communications sans contact de type RFID. Par ailleurs, l'homme de l'art pourra imaginer d'autres modes de réalisation de la présente invention. Ainsi, le comparateur 5 et le composant 13 pourraient être remplacés par un autre dispositif permettant de détecter un point caractéristique de chaque cycle du signal sinusoïdal modulé en amplitude SM. On choisira de préférence, pour des raisons de simplicité de réalisation, la détection d'un point caractéristique d'un cycle indépendant de la modulation en amplitude, tel qu'un passage par zéro ou la détection d'un maximum ou d'un minimum (extréma négatif) d'amplitude. Le rôle du dispositif de détection d'un point caractéristique de chaque cycle du signal SM est de permettre de fournir, pour chaque cycle du signal SM, un front actif du signal d'horloge commandant le convertisseur analogique numérique qui présente un retard fixe par rapport à ce point caractéristique, de sorte que le front actif du signal d'horloge du convertisseur soit en phase avec un minimum ou un maximum du signal SM, à chaque cycle. ICG30089
Claims (3)
- REVENDICATIONS1. Dispositif de réception (2) d'un signal sinusoïdal modulé en amplitude (SM) et échangé entre un lecteur et une carte dans une communication sans contact, le signal sinusoïdal présentant plusieurs cycles consécutifs, ledit dispositif (2) étant caractérisé en ce qu'il comprend : - un module de génération d'un signal d'horloge d'échantillonnage (4) recevant ledit signal sinusoïdal (SM), ledit module (4) comprenant un dispositif de détection d'un point caractéristique de chaque cycle du signal sinusoïdal (SM) et délivrant un signal d'horloge d'échantillonnage (H2) ayant, pour chaque cycle du signal sinusoïdal (SM), un front actif présentant un retard fixe par rapport au point caractéristique du cycle considéré, de sorte que chaque front actif du signal d'horloge d'échantillonnage soit sensiblement en phase avec un minimum ou un maximum du signal sinusoïdal (SM) ; - un convertisseur analogique-numérique (9) destiné à échantillonner le signal sinusoïdal modulé en amplitude reçu (SM) à chaque front actif dudit signal d'horloge d'échantillonnage (H2) produit par ledit module. 20
- 2. Dispositif de réception (2) selon la revendication 1 dans lequel le dispositif de détection comprend un comparateur (5) configuré pour : - comparer l'amplitude du signal reçu en entrée (3) à un potentiel de référence correspondant à un potentiel moyen du signal reçu en entrée (3) et, - délivrer en sortie (15) un signal d'horloge binaire dont le changement d'état est provoqué par les passages du signal reçu en entrée au niveau du potentiel de référence.
- 3. Dispositif de réception (2) selon la revendication 1 dans lequel le module de génération d'un signal d'horloge d'échantillonnage (4) comprend un dérivateur (21) configuré pour générer une dérivée du signal sinusoïdal modulé en ICG30089 15 25 30 25 30amplitude reçu (SM) et comprend un comparateur (5) configuré pour : - comparer l'amplitude de la dérivée fournie par le dérivateur (21) à la valeur zéro, - délivrer un signal d'horloge binaire dont le changement d'état est provoqué par les passages à zéro de la dérivée. Dispositif de réception (2) selon la revendication 2 ou 3 dans lequel le module de génération d'un signal d'horloge d'échantillonnage (4) comprend également une cellule de retard (17) recevant le signal d'horloge binaire (Hl) produit par le comparateur (5) et délivrant ledit signal d'horloge d'échantillonnage (H2). Dispositif de réception (2) selon l'une des revendications précédentes dans lequel le signal d'échantillonnage (H2) présente un déphasage avec le signal sinusoïdal modulé en amplitude reçu (SM) de n/2 ou de 3 *n/2. Lecteur d'un équipement d'identification radio-fréquence destiné à échanger un signal analogique modulé en amplitude avec au moins une carte dudit équipement, ledit lecteur comprenant une antenne radio-fréquence (25) et un dispositif de réception selon l'une des revendications 1 à 5 pour réaliser la démodulation d'un signal transmis par une carte et reçu sur ladite antenne radio-fréquence (25). 7. Lecteur selon la revendication 6 comprenant également un circuit numérique (31) relié à une sortie du convertisseur analogique-numérique (9) et destiné à réaliser le traitement numérique du signal numérique fourni par ledit convertisseur analogique-numérique (9). 8. Lecteur selon la revendication 7 comprenant également un premier (33) et un deuxième (29) amplificateur et dans lequel l'antenne radio-fréquence (25) est une antenne permettant l'émission et la réception d'un signal échangé avec une carte, le circuit numérique (31) comprenant des moyens de génération d'un ICG300894. 5. 6.20signal analogique d'émission destiné à être transmis vers une carte, le premier amplificateur (33) étant destiné à amplifier ledit signal analogique d'émission avant d'être transmis à l'antenne radio-fréquence (25) et le deuxième amplificateur (29) étant destiné à amplifier le signal sinusoïdal modulé reçu (SM) avant sa transmission vers le dispositif de réception (2), le gain dudit deuxième amplificateur (29) étant contrôlé par le circuit numérique (31). 9. Carte d'un équipement d'identification radio-fréquence destiné à échanger un signal analogique modulé en amplitude avec au moins un lecteur dudit équipement, ladite carte comprenant une antenne radio-fréquence et un dispositif de démodulation selon l'une des revendications 1 à 5 pour réaliser la démodulation d'un signal transmis par un lecteur et reçu sur ladite antenne radio-fréquence. 15 10. Procédé de réception d'un signal sinusoïdal modulé en amplitude (SM) et échangé entre un lecteur et une carte dans une communication sans contact, le signal sinusoïdal présentant plusieurs cycles consécutifs, ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes : - on génère un signal d'horloge d'échantillonnage (H2) à partir dudit signal 20 sinusoïdal (SM) en détectant un point caractéristique de chaque cycle du signal sinusoïdal (SM) et en délivrant un signal d'horloge d'échantillonnage ayant, pour chaque cycle du signal sinusoïdal (SM), un front actif présentant un retard fixe par rapport au point caractéristique du cycle considéré, de sorte que chaque front actif du signal d'horloge d'échantillonnage (H2) soit 25 sensiblement en phase avec un minimum ou un maximum du signal sinusoïdal (SM) ; - on convertit le signal sinusoïdal reçu (SM) en signal numérique en échantillonnant ledit signal sinusoïdal à chaque front actif dudit signal d'horloge d'échantillonnage généré (H2). 30 ICG30089 10
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1155648A FR2977097B1 (fr) | 2011-06-24 | 2011-06-24 | Methode de demodulation de signal et equipement associe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1155648A FR2977097B1 (fr) | 2011-06-24 | 2011-06-24 | Methode de demodulation de signal et equipement associe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2977097A1 true FR2977097A1 (fr) | 2012-12-28 |
| FR2977097B1 FR2977097B1 (fr) | 2013-08-09 |
Family
ID=44654298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1155648A Active FR2977097B1 (fr) | 2011-06-24 | 2011-06-24 | Methode de demodulation de signal et equipement associe |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2977097B1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0764920A2 (fr) * | 1995-09-19 | 1997-03-26 | Kabushiki Kaisha Toshiba | Moyen d'emmagasinage de données à communication sans fil pour recevoir une pluralité de porteuses à fréquences proches et méthode de transmission/réception |
| WO1997048180A1 (fr) * | 1996-06-13 | 1997-12-18 | Acrodyne Industries, Inc. | Detecteur d'enveloppe comportant un echantillonneur bloqueur commande par une/des crete(s) precedente(s) d'impulsion de porteuse |
| WO2009006635A1 (fr) * | 2007-07-05 | 2009-01-08 | Mastercard International Incorporated | Procédé et système permettant de détecter un signal généré par un dispositif de transaction basé sur la proximité |
| US20110011934A1 (en) * | 2009-07-17 | 2011-01-20 | Kabushiki Kaisha Toshiba | Contactless ic card and wireless system |
-
2011
- 2011-06-24 FR FR1155648A patent/FR2977097B1/fr active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0764920A2 (fr) * | 1995-09-19 | 1997-03-26 | Kabushiki Kaisha Toshiba | Moyen d'emmagasinage de données à communication sans fil pour recevoir une pluralité de porteuses à fréquences proches et méthode de transmission/réception |
| WO1997048180A1 (fr) * | 1996-06-13 | 1997-12-18 | Acrodyne Industries, Inc. | Detecteur d'enveloppe comportant un echantillonneur bloqueur commande par une/des crete(s) precedente(s) d'impulsion de porteuse |
| WO2009006635A1 (fr) * | 2007-07-05 | 2009-01-08 | Mastercard International Incorporated | Procédé et système permettant de détecter un signal généré par un dispositif de transaction basé sur la proximité |
| US20110011934A1 (en) * | 2009-07-17 | 2011-01-20 | Kabushiki Kaisha Toshiba | Contactless ic card and wireless system |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2977097B1 (fr) | 2013-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090245815A1 (en) | Apparatus and method for frequency offset monitoring used in digital coherent optical receiver | |
| EP1298812B1 (fr) | Procédé et dispositif de décodage d'un signal incident impulsionnel du type à bande ultra large, en particulier pour un système de communication sans fil. | |
| US10187100B2 (en) | Apparatus and method for direct radio frequency (RF) sampling in near field communication (NFC) devices | |
| FR2734107A1 (fr) | Procede et dispositif pour la recuperation d'horloge de synchronisation par symboles a partir d'un signal possedant de grandes possibilites en frequence | |
| US8098707B2 (en) | Ultra wideband receiver | |
| EP1298811A1 (fr) | Procédé et dispositif de détection des impulsions d'un signal incident impulsionnel du type à bande ultra large | |
| FR3076972A1 (fr) | Procede de synchronisation de signaux au sein d'un dispositif sans contact communiquant avec un lecteur par une modulation active de charge, et dispositif correspondant | |
| EP3629487A1 (fr) | Synchronisation rapide entre un objet et un lecteur communiquant sans contact par une modulation active de charge | |
| EP3907895B1 (fr) | Méthode de réception d'un signal modulé et récepteur associé | |
| EP2095150A2 (fr) | Procédé et dispositif de réception d'un signal de radionavigation à modulation boc | |
| FR2977097A1 (fr) | Methode de demodulation de signal et equipement associe | |
| EP3116182B1 (fr) | Démodulateur en quadrature pour récepteur rfid à très haut débit | |
| EP3314773B1 (fr) | Procédé et dispositif de réception d'un signal modulé en phase ou en fréquence par une séquence de symboles à deux états | |
| EP2234038A1 (fr) | Transpondeur actif à très faible consommation électrique en mode de veille | |
| FR2899417A1 (fr) | Methode et dispositif de demodulation | |
| EP2999130B1 (fr) | Procédé de communication sans contact entre deux dispositifs nfc avec réduction de l'impact d'une émission de bruit externe | |
| FR2859336A1 (fr) | Ameliorations se rapportant au traitement d'un signal code par saut de frequence | |
| CA2781137C (fr) | Systeme et procede d'emission-reception d'un signal numerique sur voie radio | |
| Barras et al. | A low-power baseband ASIC for an energy-collection IR-UWB receiver | |
| EP3116181B1 (fr) | Récepteur rfid à très haut débit | |
| EP1759327B1 (fr) | Procédé de démodulation sans contact à phase synchrone, lecteur associé | |
| Yuce et al. | A low-power multirate differential PSK receiver for space applications | |
| US9419834B2 (en) | MPSK demodulation apparatus and method | |
| Gerasimenko et al. | Study of characteristics of digital algorithm of coherent demodulation of signal with quadrature amplitude shift keying | |
| EP0309306B1 (fr) | Procédé de détection de faux accrochages du signal référence sur le signal à démoduler en démodulation numérique cohérente et dispositif mettant en oeuvre un tel procédé |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |