FR2869431A1 - Appareil electronique communiquant avec une hote via une interface de communication serie et procede de commande de cet appareil - Google Patents
Appareil electronique communiquant avec une hote via une interface de communication serie et procede de commande de cet appareil Download PDFInfo
- Publication number
- FR2869431A1 FR2869431A1 FR0503297A FR0503297A FR2869431A1 FR 2869431 A1 FR2869431 A1 FR 2869431A1 FR 0503297 A FR0503297 A FR 0503297A FR 0503297 A FR0503297 A FR 0503297A FR 2869431 A1 FR2869431 A1 FR 2869431A1
- Authority
- FR
- France
- Prior art keywords
- signal
- data
- communication interface
- information signal
- serial communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
Il est proposé une carte intelligente (100) qui communique avec un hôte via une interface de communication série (110) à une vitesse de transmission variable, la carte intelligente commandant de façon variable la génération d'un signal d'information de connexion conformément à une information de vitesse de transmission de données reçue de l'hôte, pour émettre le signal d'information de connexion vers l'hôte, afin d'empêcher que des erreurs ne soient générées sous l'effet de la différence entre le temps d'attente de travail conforme à la vitesse de transmission fixée dans la carte intelligente (100), et le temps d'attente de travail déterminé conformément à la vitesse de transmission réelle.
Description
2869431 1
La présente invention concerne un appareil électronique qui communique avec un appareil hôte par une interface de communication série, et elle concerne plus particulièrement un appareil électronique pour émettre de l'information de connexion vers un hôte.
La figure 1 illustre une connexion entre un hôte et un appareil électronique par une interface de communication série. Un hôte 10 et un appareil électronique 20 comprennent respectivement des interfaces 11 et 21 pour des communications série. L'interface de communication série comprend un bus série universel (USB pour "Universal Serial Bus") et un émetteur/récepteur asynchrone universel (UART pour "Universal Asynchronous Receiver/Transmitter"). L'UART est composé de puces de circuits microélectroniques qui incluent un programme pour commander l'interface entre l'hôte 10 et l'appareil électronique 20, et des circuits logiques. Il y a un ordinateur et des dispositifs périphériques, comme des dispositifs série tels qu'un modem ou un lecteur de cartes et une carte intelligente dans l'hôte 10 et l'appareil électronique 20, qui peuvent être connectés les uns aux autres par l'intermédiaire de l'UART.
On décrira un exemple dans lequel un lecteur de cartes et une carte intelligente sont connectés l'un à l'autre par l'UART qui est une interface de communication asynchrone constituant l'interface de communication série.
Conformément à la spécification de l'UART, celui-ci génère et supprime des bits de départ, d'arrêt et de parité. Des états de canal tels que des conditions d'arrêt, des structures de trames et des erreurs de dépassement de capacité, sont émis vers un processeur par l'UART. Le processeur émet vers une puce d'UART des signaux de commande tels qu'une vitesse de ligne, une taille de mot, une parité et le nombre de bits d'arrêt. Lorsque des données sont émises, des puces d'UART doivent convertir des octets parallèles internes en un train de bits série, en utilisant une conversion parallèle/série. Les octets à 2869431 2 émettre sont fournis par le processeur aux puces d'UART. Lorsque des données sont reçues, les puces d'UART ne reçoivent pas de données pendant que des canaux sont dans un état inactif. Lorsque les états de canaux sont changés, les puces d'UART déterminent le centre de un bit de départ et lisent des éléments de données à un bit prédéterminé dans chacun des canaux, en utilisant des horloges d'échantillonnage à intervalles réguliers. Les puces d'UART, comme par exemple les dispositifs Intel 8250 et Intel 8251, sont supposées utiliser sélectivement une horloge parmi des horloges correspondant à des cadences de 64 fois, 16 fois, 8 fois et une fois, conformément à un mode interne basé sur l'horloge de 2,4576 MHz. Par exemple, lorsque l'horloge de 2,4576 MHz est divisée afin d'émettre des données dans le mode de 16 fois de 9600 bit/s, l'horloge de 153,6 MHz est générée de façon que des données soient émises par l'horloge divisée à chaque seconde. Un tel rapport de division d'horloge ou une telle vitesse de transmission est fixé en émettant des données à partir de l'UART 11 de l'hôte 10 vers l'UART 21 de l'appareil électronique 20. Ensuite, l'UART 11 de l'hôte 10 et l'UART 21 de l'appareil électronique 20 émettent et reçoivent des données conformément à la vitesse de transmission fixée.
Une carte intelligente est de façon caractéristique une carte en matière plastique aussi grande qu'une carte de crédit, dans laquelle est montée une puce de circuit intégré qui est capable de traiter des transactions spécifiques au moyen d'un microprocesseur, d'un système d'exploitation de carte, d'un module de sécurité et d'une mémoire. Des cartes intelligentes peuvent être divisées en catégories comprenant une carte avec contact, une carte sans contact et une carte hybride, conformément à un procédé par lequel des données sont lues. Lorsque la carte avec contact est insérée dans un dispositif d'interface qui maintient la carte, le point de contact de la carte avec contact vient en contact avec le point de contact du 2869431 3 dispositif d'interface, pour activer la carte avec contact. Une telle carte est utilisée pour des domaines dans lesquels un degré de sécurité élevé est exigé, et il est exigé d'exécuter des algorithmes de chiffrement spécifiques.
Dans la spécification ISO-7816 qui définit le protocole de communication série utilisé pour la carte intelligente, la distance séparant des transmissions de données entre un terminal et la carte intelligente est strictement définie. La distance entre le front avant de départ de données précédentes émises par une carte ou un lecteur de cartes et le front avant de départ des données suivantes est définie comme ne devant pas dépasser 960 unités de temps élémentaires (ETU pour "Elementary Time Unit"). Le retard maximal entre le front avant de départ des données précédentes et le front avant de départ des données suivantes est appelé temps d'attente de travail (WWT pour "Work Waiting Time").
En particulier pour confirmer que la connexion entre le lecteur de cartes et la carte intelligente est maintenue, un octet nul est supposé être émis par la carte intelligente vers le terminal à chaque WWT. Ainsi, lorsque les données suivantes ne sont pas émises vers le lecteur de cartes et reçues à partir du lecteur de cartes avant que le WWT ne s'écoule après que le dernier bit de données a été émis vers le lecteur de cartes et reçu à partir du lecteur de cartes, la carte intelligente émet l'octet nul vers le lecteur de cartes. Le WWT défini par la spécification ISO-7816 n'est pas basé sur l'horloge fournie à la carte intelligente, mais est basé sur l'ETU qui est le temps passé pour émettre un bit. Par exemple, le fait que 1 ETU est égale à 12 signifie que des données de un bit sont émises pendant les 12 périodes d'un signal d'horloge. L'ETU varie avec la vitesse de transmission de données entre le lecteur de cartes et la carte intelligente. Par conséquent, le WWT varie également avec la vitesse de transmission de 2869431 4 données entre le lecteur de cartes et la carte intelligente.
La figure 2 illustre le WWT en relation avec des ETU. 1 ETU est le temps passé pour émettre des données de un bit. Lorsque le WWT est égal à 960 ETU, la carte intelligente 20 émet l'octet nul vers le lecteur de cartes 10 lorsqu'il s'est écoulé à partir de la fin des données émises un temps correspondant à l'émission de 960 bits.
La section (A) illustre un signal de données DAT et WWT lorsque 1 ETU est égale à 12. Lorsque 1 ETU est égale à 12, le WWT est égal à 960*12*T. T désigne un cycle d'un signal d'horloge. Par conséquent, la carte intelligente 20 émet l'octet nul vers le lecteur de cartes 10 lorsque aucune donnée n'est émise vers le lecteur de cartes 10 ni reçue de celuici jusqu'à ce que le temps de 960 ETU (= 960*12*T) se soit écoulé après l'émission et la réception du i-ième octet de données (octet i).
La section (B) illustre un signal de données DAT et WWT lorsque 1 ETU est égale à 24. Lorsque 1 ETU est égale à 24, le WWT est égal à 960*24*T. Par conséquent, la carte intelligente 20 émet l'octet nul vers le lecteur de cartes 10 lorsque aucune donnée n'est émise vers le lecteur de cartes 10 ni reçue de celui-ci jusqu'à ce que le temps de 960 ETU (= 960*24*T) se soit écoulé après l'émission et la réception de l'octet i.
Comme décrit ci-dessus, les puces d'UART sont supposées utiliser sélectivement une horloge parmi des horloges de 64 fois, 16 fois, 8 fois et une fois, conformément à un mode intérieur basé sur l'horloge d'une fréquence prédéterminée. Lorsque la carte intelligente 20 est connectée au lecteur de cartes 10, l'UART 11 du lecteur de cartes 10 émet une information de vitesse de transmission vers l'UART 21 de la carte intelligente 20.
Ensuite, les UART 11 et 21 émettent et reçoivent des données conformément à la vitesse de transmission fixée.
Ainsi, la vitesse de transmission de données (c'est-à-dire 2869431 5 l'ETU) entre le lecteur de cartes 10 et la carte intelligente 20 est variable. Cependant, lorsque la carte intelligente 20 est conçue, WWTc a une valeur fixée.
Par exemple, comme illustré sur la figure 3, lorsque la carte intelligente 20 est conçue pour fonctionner avec 1 ETU = 24, la carte intelligente 20 émet l'octet nul vers le lecteur de cartes 10 lorsque aucune donnée n'est émise vers le lecteur de cartes 10 ni reçue de celui-ci jusqu'à ce que le WWTc (= 960*24*T) se soit écoulé après l'émis- sion/réception de l'octet i, pour indiquer que la carte intelligente 20 est toujours connectée au lecteur de cartes 10.
Lorsque la vitesse de transmission de données entre le lecteur de carte 10 et la carte intelligente 20 est fixée conformément à 1 ETU = 12, le lecteur de cartes 10 fixe un temps d'attente de travail WWTH (= 960*12*T) basé sur 1 ETU = 12. Le lecteur de cartes 10 considère que la carte intelligente 20 ne lui est pas connectée lorsque le (i+l)-ième octet de données (octet i+l) n'est pas émis/reçu jusqu'à ce que le WWTH se soit écoulé après que le i-ième octet de données (octet i) a été émis/reçu. Le fait que la carte intelligente 20 soit considérée comme n'étant pas connectée au lecteur de cartes 10, bien que la carte intelligente 20 soit connectée au lecteur de cartes 10, signifie que des communications entre la carte intelligente 20 et le lecteur de cartes 10 sont interrompues.
Un premier exemple de mode de réalisation de la présente invention procure un appareil électronique capable de changer l'instant auquel un signal d'information de connexion est généré, conformément à la vitesse de transmission, lorsque des communications avec un hôte sont effectuées via une interface de communication série à vitesse de transmission variable.
Un second exemple de mode de réalisation de la présente invention procure un appareil électronique capable de changer l'instant auquel un signal d'information de connexion est généré, conformément à la vitesse de 2869431 6 transmission, lorsque des communications avec un hôte sont effectuées via une interface de communication série à une vitesse de transmission variable, et de fournir à l'hôte le signal d'information de connexion changé.
Un troisième exemple de mode de réalisation de la présente invention procure une carte intelligente capable de changer l'instant auquel un signal d'information de connexion est généré, conformément à une vitesse de transmission, lorsque des communications avec un hôte sont effectuées via une interface de communication série à une vitesse de transmission variable, et de fournir à l'hôte le signal d'information de connexion changé.
Un quatrième exemple de mode de réalisation de la présente invention procure un appareil électronique comprenant une interface de communication série pour recevoir un signal d'information de vitesse de transmission de données provenant de l'extérieur, et une unité de commande pour commander de façon variable la génération d'un signal d'information de connexion, conformément au signal d'information de vitesse de transmission de données provenant de l'interface de communication série.
Selon un cinquième mode de réalisation de la présente invention, l'unité de commande comprend un circuit logique de commande pour recevoir un signal d'horloge et pour générer un signal d'information de départ de données qui représente le front avant de départ de données émises vers l'interface de communication série ou reçues à partir de celle-ci, et un temporisateur restauré par le signal d'information de départ de données, le temporisateur étant destiné à activer un signal d'interruption pour commander de façon variable la génération du signal d'information de connexion, conformément au signal d'information de vitesse de transmission de données provenant de l'interface de communication série. Le circuit logique de commande génère le signal d'information de connexion en réponse au signal d'interruption.
2869431 7 Le temporisateur du cinquième mode de réalisation comprend un premier circuit de compteur pour recevoir un signal d'horloge et pour générer un signal sous forme d'impulsions à chaque période correspondant à l'information de vitesse de transmission du signal d'horloge, et un second circuit de compteur restauré par le signal d'information de départ de données, le second circuit de compteur étant destiné à activer le signal d'interruption pour commander de façon variable la génération du signal d'information de connexion à chaque période, fixée précédemment, du signal sous forme d'impulsions.
Le premier circuit de compteur du cinquième mode de réalisation comprend un premier compteur qui fonctionne en synchronisme avec le signal d'horloge, et un premier comparateur pour générer le signal sous forme d'impulsions lorsque la valeur du premier compteur atteint la valeur de l'information de vitesse de transmission.
Le second circuit de compteur du cinquième mode de réalisation comprend un second compteur qui fonctionne en synchronisme avec le signal sous forme d'impulsions, un registre pour stocker la valeur correspondant à la période fixée précédemment, et un second comparateur pour activer le signal d'interruption lorsque la valeur du second compteur atteint la valeur stockée dans le registre.
Le signal d'information de vitesse de transmission de données du cinquième mode de réalisation est un signal d'information de temps exigé pour émettre des données de un bit.
L'interface de communication série du cinquième 30 mode de réalisation est une interface de communication série asynchrone, et l'interface de communication série asynchrone est un émetteur/récepteur asynchrone universel (UART).
L'interface de communication série du cinquième mode de réalisation comprend un registre pour stocker le signal d'information de vitesse de transmission de données.
2869431 8 Un sixième exemple de mode de réalisation de la présente invention procure un appareil électronique comprenant une interface de communication série pour effectuer une transmission de données en série vers un hôte, et une unité de commande pour changer la génération d'un signal d'information de connexion conformément à un signal d'information de vitesse de transmission de données fourni par l'hôte via l'interface de communication série, et pour émettre le signal d'information de connexion vers l'hôte via l'interface série.
L'unité de commande du sixième mode de réalisation comprend un circuit logique de commande pour recevoir un signal d'horloge et pour générer un signal d'information de départ de données qui représente le front avant de départ de données émises vers l'interface de communication série ou reçues à partir de celle-ci, et un temporisateur restauré par le signal d'information de départ de données, le temporisateur étant destiné à activer un signal d'interruption pour commander de façon variable la génération du signal d'information de connexion conformément au signal d'information de vitesse de transmission de données provenant de l'interface de communication série. Le circuit logique de commande émet le signal d'information de connexion vers l'hôte via l'interface série, en réponse au signal d'interruption.
Conformément à un septième exemple de mode de réalisation de la présente invention, une carte intelligente comprend une interface de communication série pour effectuer une transmission de données en série vers un hôte, et une unité de commande pour changer la génération d'un signal d'octet nul conformément à un signal d'information de vitesse de transmission de données fourni par l'hôte via l'interface de communication série, et pour émettre le signal d'octet nul vers l'hôte via l'interface série.
2869431 9 Conformément au septième mode de réalisation, l'unité de commande comprend un circuit logique de commande pour recevoir un signal d'horloge et pour générer un signal d'information de départ de données qui représente le front avant de départ de données émises vers l'interface de communication série ou reçues à partir de celle-ci, et un temporisateur restauré par le signal d'information de départ de données, le temporisateur étant destiné à activer un signal d'interruption pour commander de façon variable la génération du signal d'octet nul conformément au signal d'information de vitesse de transmission de données provenant de l'interface de communication série. Le circuit logique de commande émet le signal d'octet nul vers l'hôte via l'interface série en réponse au signal d'interruption.
Le temporisateur du septième mode de réalisation comprend un prédiviseur pour recevoir un signal d'horloge et pour générer un signal sous forme d'impulsions à chaque période correspondant à l'information de vitesse de transmission du signal d'horloge, et un circuit de compteur restauré par le signal d'information de départ de données, le circuit de compteur étant destiné à activer le signal d'interruption pour commander de façon variable la génération du signal d'octet nul à chaque période, fixée précédemment, du signal sous forme d'impulsions.
Le prédiviseur du septième mode de réalisation comprend un premier compteur qui fonctionne en synchronisme avec le signal d'horloge et un premier comparateur pour générer le signal sous forme d'impulsions lorsque la valeur du premier compteur atteint la valeur de l'information de vitesse de transmission.
Le circuit de compteur du septième mode de réalisation comprend un second compteur qui fonctionne en synchronisme avec le signal sous forme d'impulsions, un registre pour stocker la valeur correspondant à la période fixée précédemment, et un second comparateur pour activer le signal d'interruption lorsque la valeur du second 2869431 10 compteur atteint la valeur stockée dans le registre.
Conformément au septième mode de réalisation, un intervalle entre l'instant auquel le signal d'information de départ de données est activé et l'instant auquel le signal d'interruption est activé, est un temps d'attente de travail.
Conformément à un huitième exemple de mode de réalisation de la présente invention, un procédé pour commander un appareil électronique comprend les étapes consistant à recevoir une information de vitesse de transmission de données provenant de l'extérieur, et à commander de façon variable la génération d'un signal d'information de connexion conformément à l'information de vitesse de transmission de données.
Conformément à un neuvième exemple de mode de réalisation de la présente invention, un procédé pour commander une carte intelligente comprend les étapes consistant à recevoir une information de vitesse de transmission de données provenant d'un hôte, à commander de façon variable la génération d'un signal d'information de connexion conformément à l'information de vitesse de transmission de données, et à émettre vers l'hôte le signal d'information de connexion.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation préférés, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels: la figure 1 illustre un exemple d'un appareil électronique qui communique avec un hôte via une interface série; la figure 2 illustre des temps d'attente de travail (WWT) en conformité avec des unités de temps élémentaires 35 (ETU) ; 2869431 11 la figure 3 illustre un cas dans lequel le WWT en conformité avec une vitesse de transmission de données entre un hôte et une carte intelligente est différent du WWT fixé dans la carte intelligente; la figure 4 est un schéma synoptique illustrant la structure interne d'une carte intelligente conforme à un mode de réalisation préféré de la présente invention; la figure 5 est un schéma synoptique illustrant la structure d'une unité de commande de carte conforme au mode de réalisation préféré de la figure 4; la figure 6 illustre un temporisateur conforme au mode de réalisation préféré de la figure 4; la figure 7 illustre la structure détaillée d'un prédiviseur d'horloge illustré sur la figure 4; et la figure 8 est un organigramme illustrant les opérations de la carte intelligente de la figure 4, en conformité avec ce mode de réalisation préféré de la présente invention.
La figure 4 est un schéma synoptique illustrant la structure interne d'une carte intelligente conforme à un mode de réalisation préféré de la présente invention. Une carte intelligente 100 comporte une borne de source d'énergie 101, une borne de source d'énergie 102 pour la programmation, une borne d'entrée et de sortie 103 pour introduire et émettre des données bidirectionnelles, une borne d'entrée d'horloge 104, une borne d'entrée de restauration 105 et une borne de masse 106, en tant que bornes de connexion pour connecter la carte intelligente 100 à un appareil externe ou hôte.
La borne de source d'énergie 101 est utilisée pour fournir une source d'énergie de fonctionnement VCC à partir de l'extérieur. La source d'énergie de fonctionnement VCC est par exemple de 5 V ou 3 V. La borne de source d'énergie de programmation 102 est utilisée pour fournir une source d'énergie VPP pour programmer une mémoire flash 130 incorporée. La mémoire 2869431 12 flash 130 est une mémoire non volatile effaçable de façon électrique. La tension de la source d'énergie de programmation VPP appliquée à la mémoire flash 130 est couramment similaire à la tension de source d'énergie VCC.
La carte intelligente 100 peut inclure un dispositif pour générer la source d'énergie de programmation VPP.
La borne d'entrée/sortie bidirectionnelle 103 est une borne d'entrée/sortie de données pour introduire et émettre réellement des données par l'intermédiaire d'une ligne de signal de données bidirectionnelle. Des données sont introduites dans la ligne de signal de données bidirectionnelle et émise à partir de celle-ci via une interface série 110. Lorsque aucune donnée n'est introduire ni émise, la tension de la ligne de signal de données bidirectionnelle est maintenue presque égale à la tension de source d'énergie de fonctionnement VCC, et des données peuvent être transmises entre le dispositif de commande externe et la carte intelligente 100.
Un signal d'horloge CLK est appliqué à la borne d'entrée d'horloge 104. Le signal d'horloge CLK fait fonctionner une unité de commande de carte 150, lorsque l'unité de commande est incorporée dans la carte intelligente 100. Le signal d'horloge CLK est appliqué à l'interface série 110 et à l'unité de commande de carte 150.
Un signal de restauration RST est appliqué à la borne d'entrée de restauration 105. Le signal de restauration RST est utilisé pour initialiser l'interface série 110 ainsi que l'unité de commande de carte 150.
L'entrée et la sortie de données sont effectuées via la ligne de signal de données bidirectionnelle par l'interface série 110. L'interface série 110 peut être une interface série asynchrone telle qu'un émetteur/récepteur asynchrone universel (UART). L'interface série 110 convertit en données parallèles, comme par exemple 8 bits, les données série provenant du dispositif externe.
2869431 13 Un bit de départ de niveau "B", qui est un niveau bas au point de vue logique, est présent à la tête des données série qui entrent et sortent via la ligne de signal de données bidirectionnelle. Des données de bits qui ont une logique positive avec un bit le moins significatif au début et un bit final de parité paire sont ajoutées à la tête des données série. La tête des données est détectée par le bit de départ du niveau "B" et les données sont émises séquentiellement. Des erreurs sont détectées par la parité Lorsque des erreurs sont détectées par la parité, un signal du niveau "B" est émis par un récepteur à l'instant spécifique entre deux signaux d'horloge après le bit de parité. Par conséquent, un émetteur peut reconnaître la génération d'erreurs. Lorsque la génération d'erreurs est détectée, l'émetteur émet à nouveau les mêmes données.
Un tel procédé est un protocole de communication asynchrone à l'alternat de la spécification ISO-7816. L'interface série 110 effectue par un tel processus une conversion entre des données série et des données parallèle.
L'interface série 110 comprend un registre 111 pour stocker un signal d'information de vitesse de transmission de données ETU reçu de l'hôte. L'interface série 110 divise le signal d'horloge CLK conformément au signal d'information de vitesse de transmission de données ETU stocké dans le registre 111, pour obtenir l'horloge de données à émettre en utilisant la ligne de signal de données bidirectionnelle. Par exemple, le rapport de division de fréquence est de 1/372 dans la carte intelligente 100. Le rapport de division peut varier selon les circonstances.
Une mémoire vive (RAM pour "Random Access Memory") est une mémoire à partir de laquelle des données peuvent être lues et dans laquelle des données peuvent être écrites à tout moment. La mémoire vive 120 est utilisée pour stocker temporairement des données lorsque l'unité de 2869431 14 commande de carte 150 accomplit des processus.
La mémoire flash 130 est utilisée pour stocker des données qui sont continuellement utilisées et actualisées.
La mémoire flash 130 peut être remplacée par une mémoire 5 morte (ROM) effaçable et programmable de façon électrique (EEPROM pour "Electrically Erasable and Programmable ROM").
Le programme à exécuter par l'unité de commande de carte 150 est stocké dans une mémoire morte (ROM pour "Read Only Memory") 140.
Un bus 107 est une voie pour transmettre des ordres, des données et des signaux de commande entre l'unité de commande de carte 150, l'interface série 110, la mémoire vive 120, la mémoire flash 130 et la mémoire morte 140.
L'unité de commande de carte 150 accomplit des processus conformément aux ordres introduits à partir de l'extérieur. L'unité de commande de carte 150 conforme à ce mode de réalisation préféré de la présente invention commande le temps d'attente de travail (WWT) conformément à la vitesse de transmission de données fournie par l'hôte, pour changer l'instant auquel est généré un signal d'information de connexion qui représente le fait que la carte intelligente 100 est connectée à l'hôte ou non, et émet vers l'hôte, via l'interface série 110, le signal d'information de connexion généré.
La figure 5 est un schéma synoptique illustrant la structure de l'unité de commande de carte 150 conforme à ce mode de réalisation préféré de la présente invention. L'unité de commande de carte 150 comprend un temporisateur 151 et un circuit logique de commande 152.
Le circuit logique de commande 152 fournit au temporisateur 151 le signal d'horloge CLK, introduit par la borne d'horloge 104, et un signal de départ de données SLE. Le signal SLE est activé au départ des données émises par la carte ou le lecteur de cartes.
2869431 15 Le temporisateur 151 reçoit l'information de vitesse de transmission de données ETU provenant de l'interface série 110. Le signal d'information de vitesse de transmission ETU désigne le temps passé pour émettre un bit de données DAT, et il est stocké dans le registre 111 de l'interface série 110. Comme décrit ci-dessus, lorsque 1 ETU = 12, un bit de données est émis pendant les 12 périodes d'un signal d'horloge.
Le temporisateur 151 reçoit le signal d'horloge CLK et le signal de départde données SLE provenant du circuit logique de commande 152, et active un signal d'interruption INT pour commander de façon variable la génération du signal d'information de connexion, conformément à l'information de vitesse de transmission ETU stockée dans le registre 111 de l'interface série 110. Le signal d'interruption INT est appliqué au circuit logique de commande 152. Le circuit logique de commande 152 émet un octet nul qui est un signal d'information de connexion dirigé vers l'hôte via l'interface série 110, lorsque le signal d'interruption INT est activé.
Le temporisateur 151 conforme au mode de réalisation préféré de la présente invention reçoit l'information de vitesse de transmission ETU fixée dans l'UART 110, pour activer le signal d'interruption INT. Par conséquent, il est possible de commander le signal d'information de connexion, c'est-à-dire de commander l'instant auquel l'octet nul est généré, conformément à la vitesse de transmission entre l'hôte et la carte intelligente 100.
Le temporisateur 151 conforme à ce mode de réalisation préféré de la présente invention est illustré sur la figure 6. En se référant à la figure 6, on note que le temporisateur 151 comprend un prédiviseur d'horloge 300, un compteur 310, un comparateur 320 et un registre de valeur de référence 330.
2869431 16 Le prédiviseur d'horloge 300 reçoit le signal d'horloge CLK qui est fourni par le circuit logique de commande 152 et fournit en sortie un signal sous forme d'impulsions PCLK avec une période correspondant à l'information de vitesse de transmission ETU fournie par l'interface série 110. Par exemple, lorsque 1 ETU = 12, le prédiviseur d'horloge 300 fournit en sortie le signal sous forme d'impulsions PCLK pour une période sur 12 du signal d'horloge CLK. Le prédiviseur d'horloge 300 peut être réalisé par un diviseur de fréquence. La période du signal sous forme d'impulsions PCLK est obtenue en multipliant l'ETU par la période T du signal d'horloge CLK. Ainsi, la période du signal sous forme d'impulsions PCLK est égale au temps passé pour émettre les données de un bit.
La figure 7 illustre la structure détaillée du prédiviseur d'horloge 300 illustré sur la figure 6. Le prédiviseur d'horloge 300 comprend un compteur 301 et un comparateur 302. Le compteur 301 fonctionne en synchronisme avec le signal d'horloge CLK. Le comparateur 302 compare la valeur comptée du compteur 301 avec l'information de vitesse de fonctionnement ETU et fournit en sortie le signal sous forme d'impulsions PCLK lorsque la valeur comptée atteint l'information de vitesse de fonctionnement ETU.
En se référant à la figure 6, on note que le compteur 310 est initialisé par le signal de départ de données SLE provenant du circuit logique de commande 122 et fonctionne en synchronisme avec le signal sous forme d'impulsions provenant du prédiviseur d'horloge 300. Le comparateur 320 compare la valeur comptée du compteur 310 avec la valeur de référence stockée dans le registre de valeur de référence 330 et active le signal d'interruption INT lorsque les deux valeurs coïncident mutuellement.
La valeur de référence stockée dans le registre de valeur de référence 330 est le nombre de bits correspondant au WWT. Par exemple, lorsque la valeur de référence stockée 2869431 17 dans le registre de valeur de référence 330 est 960, le comparateur 320 active le signal d'interruption INT lorsque la valeur comptée du compteur 310 est 960.
On décrira en détail, en référence à l'organigramme illustré sur la figure 8, le fonctionnement de la carte intelligente 100 ayant la structure décrite ci-dessus.
A l'étape S400, l'interface série 110 reçoit le signal d'information de vitesse de transmission de données ETU provenant de l'hôte. A l'étape 5410, le temporisateur 151 commande de façon variable l'instant auquel le signal d'information de connexion, c'est-à-dire l'octet nul, est émis conformément à l'information de vitesse de transmission de données ETU. A l'étape S420, le circuit logique de commande 152 émet le signal d'information de connexion vers l'hôte via l'interface série 100.
Par exemple, lorsque le signal d'information de vitesse de transmission de données ETU émis par l'hôte et stocké dans le registre 111 de l'interface série 110 est 12, et la valeur de référence stockée dans le registre de valeur de référence 330 est 960, le signal d'information de connexion, c'est-à-dire l'octet nul, est émis vers l'hôte lorsque aucune donnée n'est émise/reçue jusqu'à ce que la période de 12*960 du signal d'horloge se soit écoulée après que le signal de départ de données SEL a été activé. Comme décrit ci-dessus, du fait que l'instant auquel la carte intelligente 100 génère le signal d'information de connexion est déterminé par l'information de vitesse de transmission de données émise par l'hôte, un cas dans lequel la carte intelligente 100 est considérée comme n'étant pas connectée à l'hôte, bien que la carte intelligente 100 différence entre de connexion est l'instant auquel reçu par l'hôte soit connectée à l'hôte, à cause de la l'instant auquel le signal d'information généré par la carte intelligente 100 et le signal d'information de connexion est ne se produit pas. Ainsi, la carte intelligente 100 peut émettre correctement vers l'hôte 100, 2869431 18 à l'instant exigé, le signal d'information qui représente le fait que la carte intelligente 100 est connectée à l'hôte.
Comme décrit ci-dessus, conformément aux modes de réalisation préférés de la présente invention, la carte intelligente qui communique avec l'hôte via le bus série, à une vitesse de transmission variable, peut commander automatiquement la génération du signal d'information de connexion, conformément à la vitesse de transmission de données, pour générer le signal d'information de connexion. Du fait que la génération du signal d'information de connexion est automatiquement commandée par la vitesse de transmission de données, il est possible d'éviter que des erreurs ne soient générées à cause de la différence entre le WWT conforme à la vitesse de transmission de données fixée dans la carte intelligente, et le WWT déterminé par la vitesse de transmission de données réelle.
Bien que cette invention ait été particulièrement représentée et décrite en référence à des modes de réalisation préférés, l'homme de l'art notera que divers changements de forme et de détails peuvent y être apportés sans sortir de l'esprit et du cadre de l'invention.
Claims (30)
1. Appareil électronique, caractérisé en ce qu'il comprend: une interface de communication série (110) pour recevoir un signal d'information de vitesse de transmission de données (ETU) provenant de l'extérieur; et une unité de commande (150) en communication de transmission de signal avec l'interface de communication série (110) pour commander de façon variable la génération d'un signal d'information de connexion conformément au signal d'information de vitesse de transmission de données (ETU) provenant de l'interface de communication série (110).
2. Appareil électronique selon la revendication 1, caractérisé en ce que l'unité de commande (150) comprend: un circuit logique de commande (152) pour recevoir un signal d'horloge (CLK) et générer un signal d'information de départ de données (SLE) qui représente le front avant de départ de données émises par l'interface de communication série (110) ou reçues de celle-ci; et un temporisateur (151) en communication de transmission de signal avec le circuit logique de commande (152), restauré par le signal d'information de départ de données (SLE), pour activer un signal d'interruption (INT) pour commander de façon variable la génération du signal d'information de connexion, conformément au signal d'information de vitesse de transmission de données (ETU) provenant de l'interface de communication série (110), dans lequel le circuit logique de commande (152) génère le signal d'information de connexion en réponse au signal d'interruption (INT).
3. Appareil électronique selon la revendication 2, caractérisé en ce que le temporisateur (151) comprend: un premier circuit de compteur (300) pour recevoir un signal d'horloge (CLK) et pour générer un signal sous forme d'impulsions (PCLK) à chaque période du signal d'horloge (CLK) correspondant à l'information de vitesse de transmission (ETU) ; et un second circuit de compteur (310, 320, 330) en communication de transmission de signal avec 2869431 20 le premier circuit de compteur (300), restauré par le signal d'information de départ de données (SLE), pour activer le signal d'interruption (INT) pour commander de façon variable la génération du signal d'information de connexion à chaque période, fixée précédemment, du signal sous forme d'impulsions (PCLK).
4. Appareil électronique selon la revendication 3, caractérisé en ce que le premier circuit de compteur (300) comprend: un premier compteur (301) pouvant fonctionner en synchronisme avec le signal d'horloge (CLK) ; et un premier comparateur (302) en communication de transmission de signal avec le premier compteur (301) pour générer le signal sous forme d'impulsions (PCLK) lorsque la valeur du premier compteur (301) atteint la valeur de l'information de vitesse de transmission (ETU).
5. Appareil électronique selon la revendication 4, caractérisé en ce que le second circuit de compteur (310, 320, 330) comprend un second compteur (310) qui fonctionne en synchronisme avec le signal sous forme d'impulsions (PCLK) ; un registre (330) en communication de transmission de signal avec le second compteur (310) pour stocker la valeur correspondant à la période fixée précédemment; et un second comparateur (320) en communication de transmission de signal avec le second compteur (310) et le registre (330) pour activer le signal d'interruption (INT) lorsque la valeur du second compteur (310) atteint la valeur stockée dans le registre (330).
6. Appareil électronique selon la revendication 1, caractérisé en ce que le signal d'information de vitesse de transmission de données (ETU) est un signal d'information de temps exigé pour émettre des données de un bit.
7. Appareil électronique selon la revendication 1, caractérisé en ce que l'interface de communication série (110) est une interface de communication série asynchrone.
8. Appareil électronique selon la revendication 7, caractérisé en ce que l'interface de communication série 2869431 21 asynchrone (110) est un émetteur/récepteur asynchrone universel (UART).
9. Appareil électronique selon la revendication 1, caractérisé en ce que l'interface de communication série (110) comprend un registre (111) pour stocker le signal d'information de vitesse de transmission de données (ETU).
10. Appareil électronique, caractérisé en ce qu'il comprend: une interface de communication série (110) pour effectuer une transmission de données en série vers un hôte {10) ; et une unité de commande (150) en communication de transmission de signal avec l'interface de communication série (110) pour changer la génération d'un signal d'information de connexion conformément à un signal d'information de vitesse de transmission de données (ETU) fourni par l'hôte (10) via l'interface de communication série (110), et pour émettre le signal d'information de connexion vers l'hôte (10) via l'interface de communication série (110).
11. Appareil électronique selon la revendication 10, caractérisé en ce que l'unité de commande (150) comprend un circuit logique de commande (152) pour recevoir un signal d'horloge et générer un signal d'information de départ de données (SLE) qui représente le front avant de départ de données émises vers l'interface de communication série (110) ou reçues de celle-ci; et un temporisateur (151) en communication de transmission de signal avec le circuit logique de commande (152), restauré par le signal d'information de départ de données (SLE), pour activer un signal d'interruption (INT) pour commander de façon variable la génération du signal d'information de connexion, conformément au signal d'information de vitesse de transmission de données (ETU) provenant de l'interface de communication série (110) ; dans lequel le circuit logique de commande (152) émet le signal d'information de connexion vers l'hôte {10) via l'interface série (110) en réponse au signal d'interruption (INT).
2869431 22
12. Appareil électronique selon la revendication 11, caractérisé en ce que le temporisateur (151) comprend: un prédiviseur (300) pour recevoir un signal d'horloge (CLK) et générer un signal sous forme d'impulsions (PCLK) à chaque période du signal d'horloge (CLK) correspondant à l'information de vitesse de transmission (ETU) ; et un circuit de compteur (310, 320, 330) en communication de transmission de signal avec le prédiviseur (300), restauré par le signal d'information de départ de données (SLE), pour activer le signal d'interruption (INT) pour commander de façon variable la génération du signal d'information de connexion à chaque période, fixée à l'avance, du signal sous forme d'impulsions (PCLK) .
13. Appareil électronique selon la revendication 12, caractérisé en ce que le prédiviseur (300) comprend: un premier compteur (301) pouvant fonctionner en synchronisme avec le signal d'horloge (CLK) ; et un premier comparateur (302) en communication de transmission de signal avec le premier compteur (301), pour générer le signal sous forme d'impulsions (PCLK) lorsque la valeur du premier compteur (301) atteint la valeur de l'information de vitesse de transmission (ETU).
14. Appareil électronique selon la revendication 13, caractérisé en ce que le circuit de compteur (310, 320, 330) comprend un second compteur (310) pouvant fonctionner en synchronisme avec le signal sous forme d'impulsions (PCLK) ; un registre (330) en communication de transmission de signal avec le second compteur (310) pour stocker la valeur correspondant à la période fixée précédemment et un second comparateur (320) en communication de transmission de signal avec le second compteur (310) et le registre (330), pour activer le signal d'interruption (INT) lorsque la valeur du second compteur {310) atteint la valeur stockée dans le registre (330).
15. Appareil électronique selon la revendication 10, caractérisé en ce que le signal d'information de 2869431 23 vitesse de transmission de données (ETU) est un signal d'information de temps exigé pour émettre des données de un bit.
16. Appareil électronique selon la revendication 5 10, caractérisé en ce que l'interface de communication série (110) est une interface de communication série asynchrone.
17. Appareil électronique selon la revendication 16, caractérisé en ce que l'interface de communication 10 série asynchrone (110) est un émetteur/récepteur asynchrone universel (UART).
18. Appareil électronique selon la revendication 10, caractérisé en ce que l'interface de communication série (110) comprend un registre (111) pour stocker le 15 signal d'information de vitesse de transmission de données (ETU).
19. Carte intelligente, caractérisée en ce qu'elle comprend: une interface de communication série (110) pour effectuer une transmission de données en série vers un hôte (10) ; et une unité de commande (150) en communication de transmission de signal avec l'interface de communication série (110) pour changer la génération d'un signal d'octet nul conformément à un signal d'information de vitesse de transmission de données (ETU) fourni par l'hôte (10) via l'interface de communication série (110), et pour émettre le signal d'octet nul vers l'hôte (10) via l'interface de communication série (110).
20. Carte intelligente selon la revendication 19, caractérisée en ce que l'unité de commande (150) comprend: un circuit logique de commande (152) pour recevoir un signal d'horloge (CLK) et générer un signal d'information de départ de données (SLE) qui représente le front avant de départ des données émises vers l'interface de communication série (110) ou reçues de celle-ci; et un temporisateur (151) en communication de transmission de signal avec le circuit logique de commande (152), restauré par le signal 2869431 24 d'information de départ de données (SLE), pour activer un signal d'interruption (INT) pour commander de façon variable la génération du signal d'octet nul, conformément au signal d'information de vitesse de transmission de données (ETU) provenant de l'interface de communication série (110) ; dans laquelle le circuit logique de commande (152) émet le signal d'octet nul vers l'hôte (10) via l'interface de communication série (110), en réponse au signal d'interruption (INT).
21. Carte intelligente selon la revendication 20, caractérisée en ce que le temporisateur (151) comprend: un prédiviseur (300) pour recevoir un signal d'horloge (CLK) et générer un signal sous forme d'impulsions (PCLK) à chaque période du signal d'horloge correspondant à l'information de vitesse de transmission; et un circuit de compteur (310, 320, 330) en communication de transmission de signal avec le prédiviseur (300), restauré par le signal d'information de départ de données (SLE), pour activer le signal d'interruption (INT) pour commander de façon variable la génération du signal d'octet nul à chaque période, fixée précédemment, du signal sous forme d'impulsions (PCLK).
22. Carte intelligente selon la revendication 21, caractérisée en ce que le prédiviseur (300) comprend: un premier compteur (301) pouvant fonctionner en synchronisme avec le signal d'horloge (CLK) ; et un premier comparateur (302) en communication de transmission de signal avec le premier compteur (301), pour générer le signal sous forme d'impulsions (PCLK) lorsque la valeur du premier compteur (301) atteint la valeur de l'information de vitesse de transmission (ETU).
23. Carte intelligente selon la revendication 21, caractérisée en ce que le circuit de compteur (310, 320, 330) comprend un second compteur (310) pouvant fonctionner en synchronisme avec le signal sous forme d'impulsions (PCLK) ; un registre (330) en communication de 2869431 25 transmission de signal avec le second compteur (310) pour stocker la valeur correspondant à la période fixée précédemment et un second comparateur (320) en communication de transmission de signal avec le second compteur (310) et le registre (330), pour activer le signal d'interruption (INT) lorsque la valeur du second compteur (310) atteint la valeur stockée dans le registre (330).
24. Carte intelligente selon la revendication 20, caractérisée en ce qu'un intervalle à partir de l'instant d'activation du signal d'information de départ de données (ETU) jusqu'à un instant d'activation du signal d'interruption (INT) est un temps d'attente de travail.
25. Carte intelligente selon la revendication 19, caractérisée en ce que le signal d'information de vitesse de transmission de données (ETU) est un signal d'information de temps exigé pour émettre des données de un bit.
26. Carte intelligente selon la revendication 19, caractérisée en ce que l'interface de communication série (110) est une interface de communication série asynchrone.
27. Carte intelligente selon la revendication 26, caractérisée en ce que l'interface de communication série asynchrone (110) est un émetteur/récepteur asynchrone universel (UART).
28. Carte intelligente selon la revendication 19, caractérisée en ce que l'interface de communication série (110) comprend un registre (111) pour stocker le signal d'information de vitesse de transmission de données (ETU).
29. Procédé pour commander un appareil électronique, caractérisé en ce qu'il comprend les étapes suivantes on reçoit à partir de l'extérieur une information de vitesse de transmission de données (ETU) ; et on commande de façon variable la génération d'un signal d'information de connexion conformément à l'information de vitesse de transmission de données (ETU).
2869431 26
30. Procédé pour commander une carte intelligente, caractérisé en ce qu'il comprend les étapes suivantes: on reçoit une information de vitesse de transmission de données (ETU) provenant d'un hôte (10) ; on commande de façon variable la génération d'un signal d'information de connexion conformément à l'information de vitesse de transmission de données (ETU) ; et on émet le signal d'information de connexion vers l'hôte.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040023468A KR20050098142A (ko) | 2004-04-06 | 2004-04-06 | 직렬 통신 인터페이스를 통해 호스트와 통신하는 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2869431A1 true FR2869431A1 (fr) | 2005-10-28 |
| FR2869431B1 FR2869431B1 (fr) | 2007-02-16 |
Family
ID=35055705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0503297A Expired - Fee Related FR2869431B1 (fr) | 2004-04-06 | 2005-04-04 | Appareil electronique communiquant avec une hote via une interface de communication serie et procede de commande de cet appareil |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050223148A1 (fr) |
| KR (1) | KR20050098142A (fr) |
| DE (1) | DE102005016379A1 (fr) |
| FR (1) | FR2869431B1 (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005058878B4 (de) * | 2005-12-09 | 2007-08-09 | Infineon Technologies Ag | Datentransfervorrichtung und Verfahren zum Senden von Daten |
| EP1873959A3 (fr) * | 2006-06-30 | 2012-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Circuit de synchronisation d'horloge et dispositif à semi-conducteur fourni avec celui-ci |
| US10463252B2 (en) * | 2007-03-27 | 2019-11-05 | Siemens Medical Solutions Usa, Inc. | Interface for component identification, communication and power supply between interchangeable system components |
| KR101506337B1 (ko) | 2008-03-07 | 2015-03-26 | 삼성전자주식회사 | 스마트 카드 시스템 및 그 구동 방법 |
| WO2009136731A2 (fr) * | 2008-05-08 | 2009-11-12 | 주식회사 테라칩스 | Procédé de génération d'horloge, procédé d'émission d'identificateur et procédé d'acquisition de données |
| CN103412842A (zh) * | 2013-08-30 | 2013-11-27 | 国网能源研究院 | 基于电力系统与通信系统的联合模拟方法 |
| KR102285789B1 (ko) | 2014-07-01 | 2021-08-04 | 삼성전자 주식회사 | 외장 저장 장치, 및 이의 기준 주파수를 설정하는 방법 |
| KR101879053B1 (ko) * | 2016-10-28 | 2018-07-18 | 사단법인 엑시콘산학공동연구소 | 보 레이트가 자동으로 설정되는 테스트 장치 |
| WO2020117196A1 (fr) * | 2018-12-03 | 2020-06-11 | Hewlett-Packard Development Company, L.P. | Ensemble de circuits logiques |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0314148A2 (fr) * | 1987-10-29 | 1989-05-03 | Toppan Printing Co., Ltd. | Carte de haute sécurité à circuit intégré |
| FR2764073A1 (fr) * | 1997-05-30 | 1998-12-04 | Sgs Thomson Microelectronics | Protocole de communication pour carte a memoire asynchrone |
| FR2764758A1 (fr) * | 1997-06-12 | 1998-12-18 | Scm Schneider Microsysteme Mic | Procede de mesure automatique de l'unite de temps pour peripheriques de communication dedies aux cartes a puce |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754762A (en) * | 1997-01-13 | 1998-05-19 | Kuo; Chih-Cheng | Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU |
| FR2803674B1 (fr) * | 2000-01-12 | 2002-04-19 | Schlumberger Systems & Service | Puce electronique pour objet portatif |
| AU2001238017A1 (en) * | 2000-02-04 | 2001-08-14 | Qualcomm Incorporated | Interface between modem and subscriber interface module |
| US6824064B2 (en) * | 2000-12-06 | 2004-11-30 | Mobile-Mind, Inc. | Concurrent communication with multiple applications on a smart card |
| US7137003B2 (en) * | 2001-02-27 | 2006-11-14 | Qualcomm Incorporated | Subscriber identity module verification during power management |
| FR2849945B1 (fr) * | 2003-01-10 | 2005-03-11 | Atmel Corp | Moyens pour la communication des cartes a puces usb utilisant des transferts a vitesse maximale ou elevee |
| US7124222B2 (en) * | 2003-12-16 | 2006-10-17 | 1X1 Mobile, Ltd. | Control system and method for a communications interface |
| JP4118294B2 (ja) * | 2005-10-18 | 2008-07-16 | 株式会社ウィルコム | 移動通信用の無線通信モジュール |
-
2004
- 2004-04-06 KR KR1020040023468A patent/KR20050098142A/ko not_active Application Discontinuation
-
2005
- 2005-04-04 FR FR0503297A patent/FR2869431B1/fr not_active Expired - Fee Related
- 2005-04-05 US US11/099,243 patent/US20050223148A1/en not_active Abandoned
- 2005-04-06 DE DE102005016379A patent/DE102005016379A1/de not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0314148A2 (fr) * | 1987-10-29 | 1989-05-03 | Toppan Printing Co., Ltd. | Carte de haute sécurité à circuit intégré |
| FR2764073A1 (fr) * | 1997-05-30 | 1998-12-04 | Sgs Thomson Microelectronics | Protocole de communication pour carte a memoire asynchrone |
| FR2764758A1 (fr) * | 1997-06-12 | 1998-12-18 | Scm Schneider Microsysteme Mic | Procede de mesure automatique de l'unite de temps pour peripheriques de communication dedies aux cartes a puce |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2869431B1 (fr) | 2007-02-16 |
| DE102005016379A1 (de) | 2005-11-03 |
| US20050223148A1 (en) | 2005-10-06 |
| KR20050098142A (ko) | 2005-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2869431A1 (fr) | Appareil electronique communiquant avec une hote via une interface de communication serie et procede de commande de cet appareil | |
| FR2906377A1 (fr) | Generateur et procede de generation de signal d'horloge | |
| EP0565469B1 (fr) | Système d'échange de données sans contact entre un terminal et un ensemble portatif modulaire | |
| EP3608833B1 (fr) | Acquisition d'une empreinte biométrique à partir d'une carte à puce | |
| EP1045336A1 (fr) | Fonctionnement en couplage très proche d'un système à transpondeur électromagnétique | |
| FR2606905A1 (fr) | Systeme de traitement d'appareil electronique portable | |
| FR2668839A1 (fr) | Dispositif de securite, comportant une memoire et/ou un microcalculateur pour machines de traitement de l'information. | |
| EP0800682A1 (fr) | Lecteur de carte a puce | |
| EP0889429B1 (fr) | Lecteur de cartes à puces à protocole de transmission rapide | |
| FR2914459A1 (fr) | Carte a microprocesseurs | |
| EP0926619B1 (fr) | Interface de communication avec une carte à puce et dispositif équipé d'une telle interface | |
| EP2065858A2 (fr) | Carte à microprocesseur, téléphone comprenant une telle carte et procédé d'exécution d'une commande dans une telle carte | |
| EP2335159A2 (fr) | Dispositif sans contact ayant un mode de fonctionnement transparent | |
| EP2585982B1 (fr) | Procede de gestion de la communication entre un dispositif electronique et un appareil de communication | |
| FR2686997A1 (fr) | Carte a puce a deux contacts et procede de communication avec un lecteur de carte. | |
| EP1834277B1 (fr) | Procede de communication par un detecteur de presence de cartes a puces dans un lecteur, cartes a puces et appareil lecteur communiquant par le detecteur de presence | |
| EP1038256B1 (fr) | Microcircuit a logique cablee comportant une interface de communication numerique | |
| FR3113748A1 (fr) | Procédé de stockage d’instructions dans une mémoire programme et système associé. | |
| EP1600880A1 (fr) | Procédé de lecture du plan mémoire d'un support de données sans contact | |
| FR2845215A1 (fr) | Dispositif de generation de signal d'horloge et de decodage de donnees pour une carte a circuit integre sans contact | |
| EP1632863B1 (fr) | Dispositif programmable d'interface de commande | |
| EP2317519A1 (fr) | Circuit intégré comprenant une borne non dédié de réception d'une haute tension d'effacement programmation | |
| EP3625930B1 (fr) | Procede et systeme de transmission serie de donnees | |
| FR2786580A1 (fr) | Circuit generateur de signature | |
| EP0734023B1 (fr) | Procédé de protection en écriture d'une mémoire en circuit intégré et circuit intégré correspondant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20101230 |