EP2335159A2 - Dispositif sans contact ayant un mode de fonctionnement transparent - Google Patents

Dispositif sans contact ayant un mode de fonctionnement transparent

Info

Publication number
EP2335159A2
EP2335159A2 EP09784307A EP09784307A EP2335159A2 EP 2335159 A2 EP2335159 A2 EP 2335159A2 EP 09784307 A EP09784307 A EP 09784307A EP 09784307 A EP09784307 A EP 09784307A EP 2335159 A2 EP2335159 A2 EP 2335159A2
Authority
EP
European Patent Office
Prior art keywords
data
circuit
communication port
data exchange
exchange device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09784307A
Other languages
German (de)
English (en)
Inventor
Jacek Kowalski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Twinlinx Corp
Original Assignee
Twinlinx Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Twinlinx Corp filed Critical Twinlinx Corp
Publication of EP2335159A2 publication Critical patent/EP2335159A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3814—Wireless link with a computer system port

Definitions

  • the present invention relates to near-field data communication techniques, or Near Field Communication (NFC) techniques.
  • NFC Near Field Communication
  • NFC communication techniques formerly known as "RFID” or “Radio Frequency Identification” use inductive coupling between two closely spaced antenna coils to transfer data between two components.
  • An NFC communication generally involves an active component and a passive component.
  • the active component emits a magnetic field by means of its antenna coil and modulates the magnetic field.
  • the passive component generally modulates the impedance of its antenna circuit.
  • Such an impedance modulation called “charge modulation” or
  • “retromodulation” affects the antenna circuit of the active component by inductive coupling, which can extract the data sent to it by appropriate filtering and decoding operations.
  • Passive NFC components are generally so-called “non-contact” integrated circuits because they can exchange data by inductive coupling.
  • Contactless integrated circuits are usually mounted in or on portable objects to form, for example, contactless cards (application to payment), contactless badges.
  • card emulation where they emulate the operation of an integrated circuit without passive contact. This passive mode of operation allows them to communicate with an NFC reader in the active mode, by sending data by charge modulation in the presence of the magnetic field emitted by the reader operating in the active mode.
  • NFC new generations of mobile phones
  • An NFC reader embedded in a mobile phone makes it possible, when in the active mode, to use the telephone to read contactless integrated circuits (contactless business cards, electronic tags, etc.), and when is in the passive mode (card emulation mode) to use the phone as a means of payment or identification without contact.
  • NFC technology in various devices or devices for everyday use is envisaged in the medium term, as a means of data transmission in its own right as today's Bluetooth ® technology, and not only to conduct identification procedures.
  • the advantage of NFC technology over Bluetooth technology is that the passive NFC component can operate without any power source because its supply voltage can be extracted from the magnetic field emitted by the active NFC component.
  • an NFC phone with the empty battery remains usable as a means of payment or identification.
  • NFC function integrated in a device having electronic and / or computer resources
  • a mobile phone can be used to exchange data with the device equipped with the NFC function, for example to program it, configure it, set it to day or save data.
  • the NFC readers generally include a Universal Asynchronous Receiver Transmitter (UART) type universal port, which makes it possible to connect them to a host device or terminal device.
  • FIGS. 1 and 2 illustrate a conventional application configuration in which a terminal device DV1 is equipped with an NFC reader RDI and is connected thereto via its UART port, which allows the device DV1 to benefit from NFC technology.
  • the device DV1 uses the reader RDI to read or write data in a contactless integrated circuit ICC1, the reader RDI emitting a magnetic field FLD.
  • the device DV1 uses the reader RDI to exchange data with a terminal device DV2 which is itself equipped with a reader RD2.
  • the reader RD2 is for example in the active mode and emits the magnetic field FLD necessary for the communication, while the reader RDI is in the passive mode.
  • NFC readers with UART communication ports are complex circuits with a microprocessor strong enough to handle contactless communication, UART communication port management, data buffer management to store data received via the channel contactless communication and return them to the communication port, management of various communication protocols etc.
  • such readers are equipped with oscillators and AC voltage generation circuits to be applied to their antenna circuit to produce a magnetic field.
  • the non-contact integrated circuit comprises an antenna circuit Lc-Ca, a transmission / reception circuit CLER connected to the antenna circuit Lc-Ca, a processing unit ML1 with wired logic (logical sequencer ) coupled to the transmit / receive circuit, a clock circuit CKCT for providing a clock signal and a memory array MEM.
  • the antenna circuit comprises an antenna coil Lc and at least one tuning capacitor Ca.
  • the transmission / reception circuit CLER performs the extraction, the demodulation and the decoding of incoming data DTr as well as the coding of data. outgoing DTx and providing a corresponding charge modulation signal. It is generally found that the cost price of an NFC reader is approximately 10 to 20 times greater than that of a non-contact non-microprocessor integrated circuit of the type shown in FIG.
  • Embodiments of the invention are based on the idea that an integrated circuit without passive contact, that is to say without magnetic field emission means, may be sufficient to implement a NFC communication between two terminal devices, since one of the two devices, for example an NFC mobile phone, has an NFC reader function.
  • one of the two devices for example an NFC mobile phone
  • has an NFC reader function for example, in the application shown in Fig. 2, only one of the RDI drives RD2 is in the active mode. It is therefore not necessary that the DV1, DV2 devices are both equipped with an NFC reader having the active mode.
  • the RDI reader could be replaced by a passive contactless integrated circuit provided that it is able to transfer to the device DV1 the data it receives from the reader RD2, or to send to the reader RD2, by load modulation, data that the device DVl provides.
  • embodiments of the invention are based on the idea of incorporating into a non-contact passive low cost integrated circuit (so-called "low end”) a contact communication port and hard-wired logic means. for real-time transmission back to the contact communication port of the data received by the integrated circuit via its contactless communication interface.
  • a non-contact passive low cost integrated circuit so-called "low end”
  • embodiments of the invention relate to an integrated circuit data exchange device on a semiconductor chip comprising a passive NFC contactless communication interface for establishing a contactless communication channel with an NFC component. active, and a processing unit for processing commands received via the contactless communication interface, the device further comprising a contact communication port, and a wired logic routing circuit configured to copy in real time on the port communication device to the data that the device receives via the contactless communication interface.
  • the routing circuit is also configured to copy in real time on the communication port to R2009 / 000933
  • the device is configurable in a first mode of operation in which data received via the contactless communication interface are not recopied on the contact communication port and in a second mode of operation in which data are copied to the contact communication port.
  • the routing circuit is also configured to provide the processing unit with data received via the contact communication port and to provide the contact communication port with data provided by the processing unit, way that the processing unit can communicate with an external device via the contact communication port.
  • the routing circuit processing is configured to detect whether first incoming data is received via the contactless communication interface or via the contact communication port, and temporarily disable or inhibit a data reception circuit of the contact communication port if incoming data is received via the contactless communication interface, or disable or temporarily disable a data receiving circuit of the contactless communication interface if the incoming data is received via the communication port to contact.
  • the device comprises a non-volatile memory and the processing unit is configured to execute a write command of the memory comprising a write address and data to be written, and a read command of the memory comprising a read address.
  • the device is configurable in a Transparent operating mode in which the routing circuit copies in real time to the contact communication port data that the device exchanges via the contactless communication interface, and, in response to a command to write data to the non-volatile memory, the processing unit does not write the data to the nonvolatile memory but writes it to a volatile buffer.
  • the device is the Transparent operating mode
  • the processing unit is configured to, in response to a data write command in the non-volatile memory, write the data data into the volatile buffer and setting a flag to a determined value indicating that data has been written to the volatile buffer, and executing flag write and read commands received after positioning the flag.
  • the device comprises at least one write-accessible configuration bit configured to place the device in the Transparent operating mode or in a standard operating mode in which data exchanged by the device via the communication interface contactless are not recopied by the routing circuit on the contact communication port.
  • the device comprises at least one write-accessible configuration bit configured to place the device in the Transparent operating mode or in a buffer operating mode in which data exchanged by the device via the communication interface contactless are copied to the contact communication port by the routing circuit and wherein the processing unit executes commands for writing data from the memory by writing the data into the memory.
  • the contact communication port comprises a bidirectional data input / output terminal, a data transmitter circuit and a data receiver circuit both connected to the input / output terminal.
  • the device comprises a circuit for extracting a first power supply voltage from an antenna signal present in an antenna circuit of the contactless communication interface, and a power supply contact for receiving an external power supply voltage in the absence of an antenna signal.
  • the device comprises a circuit for extracting a clock signal from an antenna signal 00933
  • an antenna circuit of the contactless communication interface and a circuit for generating the clock signal in the absence of an antenna signal.
  • Embodiments of the invention also relate to a data exchange system comprising a first terminal device comprising a contactless integrated circuit reader, a data exchange device as described above, a second connected terminal device. the contact communication port of the data exchange device, and wherein the first and second terminal devices are configured to exchange data via the data exchange device and the contactless integrated circuit reader.
  • the second terminal device is configured to communicate data to the first terminal device by sending commands to the data exchange device for writing these data into a memory of the data exchange device used as a box. exchange of data.
  • the first terminal device is configured to communicate data to the second terminal device by sending commands to the data exchange device for writing this data into a memory of the data exchange device.
  • Embodiments of the invention also relate to a method for exchanging data without contact with a terminal device without an NFC reader function, comprising the steps of providing a data exchange device comprising a communication interface without passive NFC contact, a processing unit for processing commands received via the contactless communication interface, providing a contact communication port in the data exchange device, connecting the terminal device to the contact communication port of the device for data exchange, establish a communication channel without contact with the data exchange device, transfer data to the data exchange device via the contactless communication channel, copy in real time, on the communication port in contact with the data exchange device, the incoming data received by the exchange device d e data, and receive the data in the second 00933
  • the method comprises the steps of sending the data exchange device, in the contactless communication channel, an acknowledgment of receipt of the data, and copy the acknowledgment of receipt in real time on the contact communication port of the data exchange device.
  • the step of transferring the data to the data exchange device comprises a step of sending to the data exchange device a write command of the data in a non-volatile memory of the exchange device of data.
  • the method comprises the steps of copying in real time, on the contact communication port of the data data exchange device, the writing command of the data, and receiving the write command. data in the second terminal device via the contact communication port of the data exchange device.
  • the method comprises a step of configuring the data exchange device to execute the write command by writing the data to an area of the memory designated by an address included in the command writing.
  • the method comprises a step of configuring the data exchange device to execute the write command by writing the data into a volatile buffer.
  • the method comprises a step of configuring the data exchange device to execute the write command by writing the data into a volatile buffer and to set a flag to a value determined that data was written to the volatile buffer.
  • the method comprises a step consisting of, after having received a copy of the command, sending to the data exchange device, by the terminal device, for acknowledgment of receipt, a write command in the flag of a data whose value is different from said determined value.
  • the method comprises a step of receiving data sent by the terminal device comprising the steps of transferring the data from the terminal device to the data exchange device by sending to the data exchange device, by the terminal device, a write command of the data in a non-volatile memory of the data exchange device used as a data exchange box, and address to the data exchange device, via the contactless communication channel, a command for reading the data in the memory of the exchange device.
  • FIGS. 1 and 2 previously described illustrate two examples of conventional integration of NFC technology in terminal devices, by using active components,
  • FIG. 3 represents the architecture of a passive integrated circuit according to a first embodiment of the invention and also illustrates an example of integration of the NFC technology into a terminal device by means of such an integrated circuit
  • FIG. 4A represents the architecture of a contactless integrated circuit according to a second embodiment of the invention
  • FIG. 4B a detail of embodiment of the integrated circuit of FIG. 4A
  • FIG. 5 is a table describing modes of operation of the integrated circuit of FIG. 4A.
  • FIGS. 6A to 6E illustrate steps of a data transmission between an NFC terminal device and a terminal device equipped with the integrated circuit of FIG. 4A;
  • FIGS. 7A to 7D illustrate steps of a data transmission between the terminal device equipped with the integrated circuit of FIG. 4A and the NFC terminal device
  • FIG. 8A represents the architecture of a contactless integrated circuit according to a third embodiment of the invention
  • FIG. 8B a detail of embodiment of the integrated circuit of FIG. 8A
  • FIG. 9 is a table describing modes of operation of the integrated circuit of FIG. 8A
  • FIGS. 10A to 10D illustrate steps of a data transmission between an NFC terminal device and a terminal device equipped with the integrated circuit of FIG. 8A
  • FIGS. 11A to HD illustrate steps of a data transmission between the terminal device equipped with the integrated circuit of FIG. 8A and the NFC terminal device
  • FIG. 12 represents an embodiment of the integrated circuit of FIG. 8A
  • FIG. 13 represents an antenna signal appearing in an antenna circuit of the integrated circuit of FIG. 12,
  • FIG. 14 represents an embodiment of a wired logic routing circuit represented in the form of a block in FIG. 12;
  • FIG. 15 describes groups of signals involved in the operation of the routing circuit;
  • FIGS. 16A and 16B are tables describing the operation of an element of the routing circuit
  • FIG. 17 is a table describing the operation of another element of the routing circuit
  • FIGS. 18A, 18B are timing diagrams describing the operation of yet another element of the routing circuit
  • FIG. 19 shows an embodiment of a contact communication port according to one embodiment of the invention
  • FIG. 20 represents an example of encoding signals passing through the contact communication port
  • FIG. 21 shows yet another embodiment of an integrated circuit according to the invention.
  • FIG. 3 schematically represents a contactless integrated circuit architecture ICC2 according to an embodiment of the invention as well as an example of integration of the NFC technology into a terminal device DV2 thanks to the integrated circuit ICC2.
  • NFC reader RDI which emits a magnetic field FLD
  • the reader RDI being connected to a terminal device DV1 or integrated therein.
  • non-contact does not mean that the integrated circuit ICC2 is devoid of any electrical contact and only means that the integrated circuit comprises NFC-type contactless communication means.
  • the term “passive” does not necessarily mean that the integrated circuit is devoid of any power source, and only means that it does not include means for emitting a magnetic field.
  • a passive integrated circuit often uses the ambient magnetic field to generate electrical voltages necessary for its operation, some applications may require the addition of a self-contained voltage source such as an electric battery.
  • the contactless integrated circuit ICC2 is formed on a semiconductor chip and comprises a CLER data transmission / reception circuit, a cabled logic processing unit ML2 ("Main Logic"), a clock circuit CKCT, a memory plane MEM, a power supply circuit PS1 and an antenna circuit Lc-Ca.
  • the antenna circuit and the CLER circuit form what is commonly referred to as a contactless communication interface.
  • This contactless communication interface is here entirely passive in that the integrated circuit ICC2 has no means for applying to the antenna circuit an excitation signal that would emit a magnetic field.
  • the antenna circuit comprises an antenna coil Lc and at least one tuning capacitance Ca for tuning the antenna circuit to a natural frequency in the vicinity of the oscillation frequency of the magnetic field FLD, for example 13.56 MHz.
  • the antenna coil Lc may be a component external to the semiconductor chip or arranged on one side thereof (technique called “coil on chip”).
  • the clock circuit CKCT extracts a clock signal CK1 from an antenna signal Sac appearing in the antenna circuit in the presence of the magnetic field FLD.
  • the memory array MEM comprises a non-volatile memory zone of programmable and electrically erasable type (Flash, EEPRCM ...) and may include a RAM area.
  • Flash programmable and electrically erasable type
  • Other conventional means known to those skilled in the art can be provided and will not be described here, such as a charge pump providing a high erase or memory programming voltage, cryptographic (optional) means, etc.
  • the reader RDI sends DTr data to the integrated circuit ICC2 ("incoming data") and the integrated circuit sends DTx data to the reader RDI ("outgoing data”), these two operations intervening the one after the other ("half duplex").
  • the reader RDI modulates the magnetic field FLD, for example the amplitude of the magnetic field.
  • a data carrier modulation signal DTr appears in the antenna signal Bag of the integrated circuit ICC2.
  • the CLER circuit filters the antenna signal to extract the data carrier signal DTr, then decodes the DTr data and supplies it to the processing unit ML2.
  • the data to be transmitted DTx are provided by the processing unit ML2 to the circuit CLER. This codes them according to an appropriate protocol, transforms them into a load modulation signal that it applies to the antenna circuit Lc-Ca.
  • the CLER circuit is for example configured to encode / decode these data according to one or more known standards such as ISO 14 443, ISO 15 693, Felica®.
  • the ML2 processing unit is configured ⁇ here to perform standard commands as commands identification, settlement control of a contactless communication channel, commands for reading or writing blocks in the memory MEM etc.
  • the processing unit may be configured to process authentication commands (requiring the provision of a cryptography circuit).
  • the integrated circuit ICC2 comprises a CTP contact communication port and a routing circuit MX which is arranged (interposed) between the CLER circuit, the ML2 processing unit and the CTP port.
  • the routing circuit MX is configured to route the processing unit ML2 the incoming data DTr while copying them in real time to the communication port CTP contact, and to route to the circuit CLER outgoing data DTx while copying them in real time on the CTP communication port.
  • the circuit ICC2 is associated with a device DV2 which is connected to the communication port CTP.
  • the DV2 device includes a microprocessor MP that receives and processes the data DTr, DTx copied in real time on the CTP port of the circuit MX.
  • the routing circuit MX and the communication port CTP of the integrated circuit ICC2 data DTr transmitted by the reader RDI are received by the processing unit ML2 and transmitted in real time to the device DV2.
  • the DTx data transmitted by the processing unit ML2 to the attention of the reader RDI are both provided to the circuit CLER (to be transmitted as a load modulation signal) and transmitted to the device DV2 in real time .
  • the integrated circuit ICC2 thus enables the DV1 and DV2 devices to exchange data and to drive an application (transaction, payment, simple data transmission, etc.).
  • any collision avoidance or authentication commands may only concern the ML2 processing unit while other data, called application data, concern the DV2 device.
  • the contactless communication channel thus forms a kind of "pipe" through which application data can be exchanged.
  • the MX circuit copies all the data here incoming DTrs on the CTP port, including if these are commands that only the ML2 processing unit is able to execute.
  • the DTr data intended specifically for the integrated circuit ICC2 are therefore received but are not processed by the device DV2.
  • the integrated circuit thus behaves, seen from the outside, as a kind of multiplexer having a "contactless input” and a “contact output” which copies all the data received by the contactless input, except possibly and optionally, certain protocol data such as start of field (SOF) or end of frame (EOF) fields.
  • SOF start of field
  • EEF end of frame
  • the device DV2 receives data exchanged which do not concern it directly and which concern for example the management of the communication channel without contact between the reader RDI and the circuit ICC2 (for example, communication channel creation commands, authentication commands, collision avoidance commands, etc.), as well as data to be processed or executed by the ML2 processing unit, such as MEM memory access commands and other commands described later .
  • This integral copy mechanism also enables the device DV2 to receive data concerning it, that is to say concerning the "application” layer (application data) and making it possible to drive an application between the DV1 and DV2 devices, these application data which may themselves comprise commands if the application layer is based on a communication protocol using a set of commands.
  • the routing circuit MX also provides routing to the CTP contact communication port DTx data 1 transmitted by the processing unit ML2 to the attention of the device DV2 , as well as the routing to the processing unit ML2 of DTr 'data which are transmitted by the device DV2 specifically to his attention.
  • the device DV2 can dialogue with the integrated circuit ICC2 and access its resources, including MEM memory.
  • the device DV2 To simplify the structure of the processing unit ML2, provision is preferably made for the device DV2 to address the integrated circuit ICC2 with commands for writing or reading the memory that conform to the format of the commands used by the communication channel. without contact, which avoids having to provide in the processing unit specific circuitry to manage commands that would be specific to the CTP contact communication port.
  • the device DV2 may also want to address data DTr "to the device DV1 through the integrated circuit ICC2.
  • a solution implemented in the present embodiment is to record the data DTr" in the memory MEM.
  • a location of the memory MEM is provided for this purpose and is used as a kind of "data exchange box". This location may be a fixed location agreed between the two interlocutors DV1, DV2 or a location dynamically determined at each new communication session between the interlocutors.
  • the device DV1 can send to the integrated circuit ICC2 a write command of a particular code (an agreed binary value) at an address of the memory MEM intended to form the address of the data exchange box.
  • the device DV2 Since the device DV2 receives a copy of the order, it deduces, after identifying the particular code, that the write address of the code is the address of the exchange box (or the first address of the box). exchange if it covers several addresses). In this case, the device DV2 sends the data DTr "to the integrated circuit by using a command to write data to the identified memory address.
  • the address of the data exchange box is clearly indicated in the data accompanying a write command sent by the device DV1 and is different from the data recording address.
  • Various other methods may be provided by those skilled in the art for using MEM as a means for exchanging data between DV1, DV2 devices.
  • Table 1 summarizes the manner in which the DV1, DV2 devices exchange data.
  • FIG. 4A represents an integrated circuit ICC3 comprising the same elements as the integrated circuit ICC2, in particular the circuit MX routing and the CTP contact communication port, and additional features that will be described.
  • MEM memory access commands are, for example, commands for writing and reading blocks.
  • the memory MEM comprises for example 32 blocks of 64 bits each.
  • the write commands are for example of the type [WR] [AD] [DT] and comprise a write command code "WR", an "AD” block address and the data to be written "DT".
  • the read commands are of the type [RD] [AD] and include a read command code "RD” and an "AD” block address. These commands are for example compatible ISO 14 443, ISO 15 693 or Felica®.
  • the integrated circuit ICC3 differs from the circuit ICC2 in that it comprises a processing unit ML3 equipped with a volatile buffer BUF intended to serve as a data exchange box for the transmission of data DTr ". SBl configuration allows placing the integrated circuit ICC3 in a "Standard" operating mode or in a "Transparent” operating mode.In one embodiment of the ML3 processing unit illustrated in more detail in FIG.
  • configuration bit SB1 is stored in the memory MEM, for example in block BL1, at power-up and for example at the time of execution of a reset procedure POR ("Power On Reset") of the circuit integrated, the processing unit ML3 is configured to copy the bit SB1 in a volatile latch LT1 ("latch") and also copy it into a volatile latch LT2
  • the configuration bit copied into the latch LT1 is designated SB1 and the configuration bit copied into the lock LT2 is designated SB1 '.
  • the bit SB1 1 is writable to the devices DV1, DV2 by means of a write command [WR] [ADSB1] [DT1] in which ADSB1 is the address of the bit SB1 in the non-volatile block BL1 and DT1.
  • the processing unit ML3 is configured not to execute the write instruction in the non-volatile memory but to execute it in the lock LT2 to modify the bit SB1 '.
  • a "factory configuration" mode is, however, provided for factory setting of the non-volatile bit SB1 at the time of commissioning of the integrated circuit, but this mode of operation is not accessible to the DV1, DV2 devices.
  • a comparison logic circuit may be provided to give priority to the non-volatile configuration bit SB1 as configured at the factory, with respect to the value of the volatile bit SB1 'that can be modified by means of the write command.
  • the non-volatile configuration bit SB1 and the volatile configuration bit SB1 ' are combined in an AND logic gate whose output provides a resulting configuration bit SB1 "which determines the operating mode of the For example, if the SBl bit is forced to 0 at the factory, the Transparency mode will be selected by default.This optional control is of course inhibited if the SBl bit is set to 1 at the factory.
  • bit SB1 'could be used to configure the integrated circuit in the absence of the comparison logic gate.
  • bit SB1 as copied in the lock LT1 could be used in the absence of the lock LT2, the lock LT1 could then be made accessible in writing.
  • the bit SB1 as stored in the block BL1 of the nonvolatile memory MEM determines the operating mode of the integrated circuit when it is powered up, but the bit SB1 'can be configured by the one of the devices DV1, DV2 by means of a write command, which modifies the value of the resulting bit SB1 "if the bit SB1 is at 1.
  • the processing unit ML3 executes a command to write or read a block of the memory MEM in a conventional manner, by accessing the memory MEM in writing or reading at the address of the block indicated in the command.
  • Standard mode may or may not include disabling the DTr incoming data routing function and DTx outgoing data to the CTP port and disabling the CTP port.
  • the MX circuit behaves as a simple wire between the ML3 processing unit and the CLER circuit and the integrated circuit ICC3 operates as a conventional contactless integrated circuit.
  • the circuit MX In the Transparent mode of operation, the circuit MX is active and performs all the previously described functions, in particular the routing of a copy of the incoming data DTr and outgoing data DTx to the port CTP.
  • a characteristic of this mode of operation is that the processing unit ML3 does not execute a write command of a memory block in a conventional manner: instead of writing the data supplied to the block address " AD "specified in the command, it writes them to the BUF volatile buffer regardless of the block address specified in the command. Also, the processing unit ML3 does not conventionally execute a command to read a block: instead of reading data at the block address indicated in the command, it reads the data in the buffer BuF.
  • An additional feature of the Transparent operating mode is optionally provided for implementing an acknowledgment mechanism for the data sent by the DV1 device.
  • This characteristic consists, for example, in configuring the processing unit ML3 to manage a volatile flag F by setting it to a determined logical value, for example 1, when data is written in the buffer BUF.
  • the flag F is for example a bit included in the BUF buffer (see FIG. 4A).
  • FIGS. 6A to 6E a data sending sequence of the device DV1 to the device DV2 when the integrated circuit is in the transparent mode, illustrated in FIGS. 6A to 6E;
  • FIGS. 7A to 7D a data sending sequence from the DV2 device to the DV1 device when the integrated circuit is in the Transparent mode, illustrated in FIGS. 7A to 7D.
  • the routing circuit MX and the communication port CTP contact are not represented.
  • the intervention of these elements for the real-time transmission of a copy of the data DTx, DTr to the device DV2 is considered as implicit, as well as their intervention during a data exchange between the device DV2 and the integrated circuit ICC3.
  • the integrated circuit ICC3 does not have an independent power source and is powered by a voltage Vl that the PSl power circuit extracted from the antenna signal Bag. The steps shown in FIGS. 6A to 7D are thus conducted while the magnetic field FLD is emitted by the RDI reader.
  • the device DV1 sends to the integrated circuit ICC3 a command [WR] [AD] [DT] containing the data DT intended for the device DV2.
  • the processing unit ML3 does not write these data in memory and writes them in the buffer BUF without taking into account the address AD.
  • the address AD can therefore be any and for example 0.
  • a copy of the [WR] [AD] [DT] command is transmitted in real time to the DV2 device.
  • the processing unit ML3 sets the flag F to 1 to indicate that the buffer has just been written.
  • the processing unit ML3 sends a write acknowledgment [ACK] to the device DV1, signifying that the write command has been executed.
  • the device DV2 receives a real-time copy of this acknowledgment, transmitted by the circuit MX.
  • the device DV2 sends the integrated circuit an erase command of the flag F. This command is for example the control of write a null value [WR] [ADF] [0] using the ADF virtual address.
  • the device DV1 then sends a command for reading the flag [RD] [ADF] to the integrated circuit ICC3 (whose copy is sent to the device DV2 in real time).
  • the processing unit responds to the command by sending the null value of the flag F to the device DV1, which can thus know that the device DV2 has read the data written in the buffer BUF .
  • the device DV2 could send to the integrated circuit a reading command of the buffer BUF if the data DT were not read correctly during the step of FIG. 6A, and delete the flag F after reading the stamp ..
  • the DV2 device sends the integrated circuit ICC3 a [WR] [AD] [DT] command containing the data for the DV1 device .
  • the processing unit ML3 writes the data DT in the buffer BUF without taking into account the address AD.
  • the ML3 processing unit also sets the flag F to 1, as before.
  • the processing unit ML3 sends to the device DV2 the write acknowledgment [ACK] signifying that the command has been executed.
  • the device DV1 sends to the integrated circuit a read command [RD] [AD].
  • AD address can be any because the processing unit does not take into account. Copy of the playback command is sent in real time to the DV2 device.
  • the processing unit ML3 reads the data DT in the buffer BUF and supplies it to the device DV1 while sending a copy of the response to the device DV2.
  • the device DV1 erases the flag F to ensure the device DV2 that the buffer has been read because the device DV2 receives in real time a copy of everything that receives the device DVl.
  • FIG. 8A represents an integrated circuit ICC4 equipped with the routing circuit MX and the communication port with CTP contact.
  • the circuit ICC4 implements the characteristics of the circuit ICC3 previously described and offers additional features that will be described.
  • This embodiment is based on the fact that some applications may require data exchange in "non real time" ("non real time”) between the DV1 and DV2 devices.
  • the device DV2 must be able to receive data transmitted to it by the device DV1 at times when the device DV1 is no longer present near the integrated circuit ICC4.
  • the volatile buffer BUF can not be used because the device DV1 may wish to send a string of bits that can not be contained in the single BUF buffer.
  • the voltage Vl would disappear and the data in the volatile buffer would be lost.
  • the non-volatile memory MEM is thus used here as a data exchange box, all or some of the blocks available in the memory that can be used for this data exchange. Modes of operation of the ICC4 integrated circuit
  • the configuration bits SBO, SB1 are stored in the memory MEM, for example in the block BL1.
  • the processing unit ML4 is configured to copy the bits SBO, SB1 in two volatile locks LT10, LTIl ("latches") and copy them also in two other volatile locks LT20, LT21.
  • the configuration bits copied in the locks LT10, LTI1 are designated SBO, SB1 and the configuration bits copied in the locks LT20, LT21 are designated SBO ', SB1'.
  • the bits SBO ', SB1' are writable to the devices DV1, DV2 by means of a write command [WR] [ADSB01] [DT01] in which ADSBO1 is the address of the bits SBO, SB1 in the non-block volatile BLl, and DTOl the value to give the bits SBO ', SBl'.
  • the processing unit ML4 is configured not to execute this write instruction in the non-volatile memory but to execute it in the locks LT20, LT21 to modify the bits SBO ', SBl'.
  • a "factory configuration" operating mode is also provided for configuring the non-volatile bits SBO, SB1 at the time of commissioning of the integrated circuit, the bits SBO, SB1 remaining inaccessible outside this operating mode.
  • a comparison logic circuit may be provided to give priority to the non-volatile configuration bits SBO, SB1 as configured at the factory, with respect to the values of the volatile bits SBO ', SB1' being modifiable by means of a control of writing.
  • the non-volatile configuration bit SBO and the volatile configuration bit SBO ' are combined in a first AND logic gate whose output provides a resultant configuration bit SBO ".
  • non-volatile configuration SB1 and the volatile configuration bit SB1 ' are combined in a first AND logic gate whose output provides a resultant configuration bit SB1 ", the resulting configuration bits SBO", SB1 "determining the operating mode of the integrated circuit .
  • the buffer mode can not be selected by the device DV1 or DV2 because the resulting bit SB1 "can not be equal to 1
  • This mechanism for prohibiting certain modes is inhibited if the bits SBO, SB1 are set to 1 at the factory.
  • the bits SBO ', SB1' can be used to configure the integrated circuit, the comparison logic gates being in this case deleted.
  • the SBO, SB1 bits as copies in the LT10, LTI1 latches could be used directly to determine the mode of operation.
  • the LT20, LT21 locks would then be deleted and the LT10, LTI1 locks could be made writable.
  • the bits SBO, SB1 as stored in the block BL1 of the nonvolatile memory MEM determine the operating mode of the integrated circuit when it is powered up, as long as one of the devices DV1, DV2 does not intervene to modify the bits SBO ', SBl' (or the bits SBO, SB1 such as copy in the locks LT10, LTI1, if the locks LT20, LT21 are not provided).
  • General characteristics of the operating modes The Standard mode is in line with the one described above.
  • the MX routing circuit only provides the signal transition between the ML4 processing unit and the CLER circuit, the CTP port is deactivated, and the ICC4 integrated circuit operates as an integrated circuit without conventional contact.
  • the Transparent mode is also in accordance with what has been described above: the MX circuit and the CTP port are active and the write and read commands of the memory are not executed conventionally, the ML4 processing unit writing the received data to the BUF buffer instead of writing them to the memory, and reading the BUF buffer instead of reading the memory.
  • the circuit incorporates ICC4 operates thus as the circuit integrates ICC3 in the Transparent mode.
  • the circuit integrates ICC4 operates as the integrated circuit ICC2 described above.
  • the MX circuit and the CTP port are active and the ML4 processing unit executes write or read commands from the memory in a conventional manner.
  • Energy and clock management A constraint of a non-real time data exchange between the DV1 and DV2 devices is that the circuit integrates ICC4 must be able to be electrically powered in the absence of the device DV1 and consequently in the absence of the FLD magnetic field provided by the RDI reader. Also, the integrated circuit needs a clock signal to operate, which the clock extraction circuit CKCT can not provide in the absence of the antenna signal Bag.
  • the integrated circuit ICC4 comprises a power supply terminal PWP ("Power Pad") to which the device DV2 is connected and by means of which the latter can supply the integrated circuit ICC4 with a complementary electrical voltage Vl 1 in the absence of the antenna signal Bag.
  • PWP Power Pad
  • a Ground Pad (GP) terminal is also provided so that both components can have a common potential reference (this ground terminal can also be included in the connections between the DV2 device and the CTP port).
  • the integrated circuit ICC4 also comprises a clock generator circuit CKGEN equipped with an oscillator OSC, to supply the clock signal CK1 in place of the extractor circuit CKCT in the absence of the antenna signal.
  • the generator CKGEN includes a detector circuit VBS ("VB Sense") which detects the presence of the antenna signal Bag, for example by detecting the presence of an alternating voltage VB on a terminal of the antenna coil Lc, forming here the antenna signal Bag.
  • VBS detector circuit
  • the CKGEN generator is automatically activated when the integrated circuit is powered up by the VBS circuit if the antenna signal is not present.
  • the VBS circuit is of a type known per se, used in the prior art in integrated circuits RFID type "combi" (contact / contactless) to select an external supply voltage in the absence of voltage of internal power extracted from the magnetic field.
  • Table 3 illustrates an embodiment of a method for managing the energy and the clock within the integrated circuit ICC4.
  • the supply voltage V1 and the clock signal CK1 are extracted from the antenna signal Sac when the integrated circuit is in the Standard and Transparent modes.
  • the supply voltage V1 is supplied by the circuit PS1 if the antenna signal is present or is supplied by the device DV2 if the antenna signal is absent.
  • the Transparent mode could be used when the voltage Vl 'is supplied by the device DV2, while ensuring the extraction of the clock signal from the antenna signal.
  • the voltage Vl 'could also be provided by an autonomous voltage source (eg an electric battery) in applications where the integrated circuit is mounted on or in a support for embedding such an independent voltage source. Selecting the operating mode
  • the selection of the operating mode is made first of all to power up the integrated circuit:
  • the processing unit places the integrated circuit in the Standard mode at power up if the antenna signal Sac is present.
  • the detection of the antenna signal is for example made by the VBS circuit which sends to the processing unit ML4 a detection signal DET.
  • the device DV1 can then place the integrated circuit in the buffer mode or in the transparent mode by means of a writing command of the bits SBO 1 , SB1 ';
  • the processing unit places the integrated circuit in the buffer mode at power up if the antenna signal Sac is not present. Indeed, the fact that the processing unit is active means that the voltage Vl 'is provided by the device DV2. The device DV2 must therefore be able to access the integrated circuit. Auto-configuration in Buffer mode ensures that the MX circuit and the CTP port are active and the ML4 processing unit can receive write or read commands sent by the DV2 device.
  • an asynchronous operating mode or the clock signal is provided by the internal generator CKGEN.
  • Figs. 10A to 10D illustrate a data sending sequence from the DV1 device to the DV2 device when the integrated circuit is in the buffer mode
  • Figs. 11A to HD illustrate a sending sequence from the device DV2 to the device DV1 when the integrated circuit is in the buffer mode.
  • the device DV1 sends the integrated circuit ICC4 a command [WR] [AD] [DT] containing the data intended for the device DV2. Simultaneously a copy of the command [WR] [AD] [DT] is transmitted in real time to the device DV2 by the circuit MX (not shown).
  • the processing unit ML4 then writes the data DT in the memory MEM to the address indicated in the command.
  • the processing unit ML4 sends a write acknowledgment [ACK] to the device DV1, signifying that the write command has been executed.
  • the circuit MX transmits in real time a copy of this acknowledgment to the device DV2.
  • FIGS. 10A and 10B may optionally be repeated as many times as necessary if the DV1 device is to communicate a long bit string to the DV2 device. Since the latter knows that the integrated circuit has been placed in the buffer mode, it does not intervene and does not try to read the data as long as the reader RDI emits the magnetic field FLD. The interruption of the supply of the magnetic field, which results in the disappearance of the voltage Vl that the device DV2 monitors, can therefore be used by the device DV2 as an indicator that the data can be read in the manner shown in the figures 10C and 10D.
  • the processing unit places the integrated circuit in the buffer mode II is here asynchronous buffer mode
  • the device DV2 addresses to the integrated circuit a read command [RD] [AD ] pointing to an address used by the DVl device to write the data.
  • the processing unit ML4 reads the data DT in the memory at the address specified by the command and supplies them to the device DV2. These steps can be repeated as much as necessary. Since the device DV2 has received a copy of the write command sent by the device DV1, it knows where the data to be read is. Assuming, in a variant, that the device DV2 has not analyzed these commands and has not memorized the addresses or the data has been written, it can perform a read scan of the contents of the memory MEM to find them.
  • a variant of these steps can be implemented in the synchronous buffer mode.
  • the device DV2 reads the data while the field FLD is still present, even before the device DV1 has finished writing all the data that it wants to place in the memory MEM.
  • An embodiment of the MX routing circuit in which potential conflicts of incoming data are handled is described below.
  • Such conflict management includes locking of the contactless communication channel if the DV2 device is the first to send data to the ICC4 circuit or the CTP contact communication port lock if the DV1 device is the first to send data to the ICC4 circuit.
  • Such handling of incoming data conflicts also applies to Transparent mode.
  • the circuit integrates ICC4 is electrically powered by the voltage Vl 'provided by the device DV2 and the clock signal is provided by the generator CKGEN.
  • the integrated circuit is thus placed in the asynchronous buffer mode During the step shown in FIG. 11A, the device
  • the processing unit ML4 writes the data DT in the memory MEM to the address indicated in the command.
  • the processing unit ML4 sends the write acknowledgment [ACK] to the device DV2.
  • ACK write acknowledgment
  • the device DV1 is present and emits the magnetic field FLD. It is assumed here that the integrated circuit has just been energized by the appearance of the magnetic field and is automatically placed in the synchronous buffer mode because the antenna signal is present.
  • the device DV1 seeks to know if the device DV2 has deposited data in the memory MEM. It thus sends to the integrated circuit a read command [RD] [AD].
  • the device DV2 receives a copy of the read command and can thus verify that the data it has deposited in the memory to the attention of the device DV1 are in tram to be read.
  • the processing unit ML4 reads the data DT at the indicated address and supplies them to the device DV1 as well as a copy to the device DV2 (the latter thus knows what the DVl device). This reading step can be repeated as much as necessary by the DV1 device, until complete reading of the memory or at the very least of the part of the memory used as a data exchange box.
  • the integrated circuit is initially in the asynchronous buffer mode, for example because the device DV2 has maintained the voltage Vl 'after the steps HC, HD.
  • the integrated circuit continues to receive the voltage Vl' but the appearance of the Antenna signal is detected by the VBS circuit which deactivates the clock generator CKGEN.
  • the clock signal is then provided by the extractor circuit CKCT and the integrated circuit is then in synchronous buffer mode to establish a contactless communication channel and perform the steps of figures HC, HD.
  • FIG. 12 represents an embodiment of certain elements of the integrated circuit ICC4, notably the CTP contact communication port, the CLER transmission / reception circuit and the PS1 supply circuit.
  • the CTP port comprises a single input / output terminal of the IOP data ("I / O Pad"), an IOBR receiver circuit ("I / O Bit Receiver") and an IOBE transmitter circuit ("I / O Bit Emitter”). ).
  • the IOBR circuit has an input connected to the IOP terminal and an output connected to the routing circuit MX.
  • the IOBE circuit has an input connected to the routing circuit and an output connected to the IOP terminal.
  • the CLER circuit comprises a demodulator circuit DEMOD, a modulator circuit MOD, a receiver circuit BR ("Bit Receiver") and a transmitter circuit BE ("Bit Emitter").
  • the modulator circuit MOD has an output connected to two terminals TA, TB of the antenna circuit for effecting a modulation of the impedance thereof (and therefore a charge modulation which is detected by the RDI reader) when DTx data must be sent in the contactless communication channel.
  • the DMOD demodulator circuit has an input connected to the terminal TB of the antenna circuit for extracting from the antenna signal Sac a data modulation amplitude signal DTr transmitted by the reader RDI.
  • the detector circuit VBS and the clock extractor circuit CKGEN are also connected to the terminal TB of the antenna circuit.
  • the circuit BR has an input connected to an output of the demodulator circuit DEMOD, to receive demodulated but coded DTr data, and an output connected to the routing circuit MX to provide decoded DTr data.
  • the circuit BE has an input connected to the routing circuit MX for receiving uncoded DTx data, and an output connected to an input of the modulator circuit MOD, to supply the latter with unmodulated encoded DTx data.
  • an alternating voltage VA appears on the terminal TA of the antenna circuit and is rectified by the supply circuit PS1 to obtain the DC supply voltage V.
  • the circuit PS1 here comprises a diode Dr (or a diode-mounted transistor) reverse climb between the terminal TB of the antenna circuit and the integrated circuit ground, and a smoothing capacitor Cs connected between the terminal TA and the ground.
  • the diode Dr imposes on the terminal TB, relative to the ground, a half-wave rectified voltage VB, forming the antenna signal Sac, oscillating between a voltage -Vd representing the threshold voltage of the diode in reverse and a voltage Vmax whose amplitude depends on the distance between the antenna circuit and the antenna coil of the RDI reader (ie the magnetic field strength FLD) and the inductive coupling rate.
  • the smoothing capacitance Cs imposes the continuous supply voltage Vl on the terminal TA of the antenna circuit.
  • Fig. 14 shows an embodiment of the routing circuit MX.
  • the circuit MX comprises a multiplexer circuit RMUX, a demultiplexer circuit EMJX and a control circuit CCT which configures the circuits RMUX and EMUX according to the operating mode of the integrated circuit ICC4 and incoming or outgoing signals.
  • the RMUX circuit comprises:
  • the EMUX circuit comprises: inputs receiving the signal group FROM_BR,
  • the control circuit CCT comprises:
  • the EMUXSEL signal determines the demultiplexing function that the EMUX circuit carries out between its inputs and outputs and the RMUXSEL signal determines the multiplexing function that the RMUX circuit carries out between its inputs and its outputs.
  • the signals SBO, SB1 are identical in value to the resulting configuration bits SBO ", SB1" and are generated automatically after reading of the latter by the processing unit ML4 as soon as the integrated circuit is powered up, or after writing of the block BLl for configuring the integrated circuit in a different operating mode than the Standard mode.
  • Table 4 describes the various signals exchanged between the elements of the circuit MX and the elements ML4, BE, BR, IOBE, IOBR.
  • Table 5 describes the composition of the signal groups, and Table 6 describes the function of the signals described by Table 4.
  • Table 5 is also shown in Fig. 15 which completes Fig. 14.
  • Table 7 in the Appendix, also shown in FIG. 17, describes the multiplexing function performed by the RMUX circuit, the left-hand column indicating the outputs of the RMUX circuit and the two other columns indicating which input signal is being fed. on the corresponding output (output on the same line) depending on the value of the RMUXSEL signal.
  • Table 8 in the Appendix also shown in FIG. 16A, describes the demultiplexing function performed by the EMUX circuit, the left column indicating the outputs of the EMUX circuit and the four other columns indicating which input signal is being fed. sure the corresponding output (output on the same line) according to the value of the EMUXSEL signal.
  • FIG. 16B represents an equivalent developed version of Table 8, which more clearly shows the multiplexing function performed by the EMUX circuit as a function of the EMUXSEL signal.
  • the outputs of the EMUX circuit are identified in the left column for each EMUXSEL value and the inputs of the EMUX circuit are identified in the top line. Crosses indicate which entry is copied to which output.
  • the EMUX circuit has two modes of operation, namely a "Standard" operating mode that is selected when the integrated circuit ICC4 is in the Standard mode, and a "Contact” mode that is selected when the integrated circuit is in the "mode". Transparent "or” Stamp ". In these last two operating modes, the CTP contact communication port is in the active state and the MX circuit carries out the routing described above.
  • EMUXSEL 00
  • the CTP communication port is disabled ("disabled").
  • the signals received by the EMUX circuit are exclusively sent to the BE circuit.
  • the EMUXSEL signal can have three values corresponding to three different demultiplexings:
  • the IOBE circuit comprises a "slave" mode of operation which is activated by setting the IOBE_BitRateEn control signal to 1. When this signal is at 1, the IOBE BitRate signal is used to control the sending of data by the IOBE circuit
  • the control signal IOBE_BitRate copies the signal BE_RFNewBit (see Figure 16B) which is emitted by the circuit BE when it is ready to send data in the contactless communication channel.
  • the sending of data on the IOP terminal is done in synchronization with the transmission of data in the contactless communication channel by the circuit BE (the IOBE circuit is thus slaved to the circuit BE).
  • the control signal IOBE_BitRate copies the signal BR_BitReady (see Figure 16B) which is sent by the circuit BR when the latter has received data via the contactless communication channel.
  • the sending of data on the terminal IOP is carried out in real time in synchronization with the reception of data via the contactless communication channel by the circuit BR (the IOBE circuit is here enslaved to the circuit BR).
  • FIG. 18A is a flowchart that describes a decision process implemented by the CCT control circuit during data reception, to set the value of the EMUXSEL signal which configures the operating mode of the EMUX demultiplexing circuit.
  • the circuit CCT After having been reset by the Reset signal, the circuit CCT sets the signal BR_DISABLE to 0 to activate the circuit BR ensuring the reception of the bits in the communication channel without contact. It also sets the IOBR_DISABLE signal to 1 to disable for all intents and purposes the IOBR circuit receiving bits on the IOP terminal.
  • the CCT circuit determines whether the contact mode is allowed or not. The answer is negative if the signals SBO, SB1 are both equal to 1. In this case the control circuit sets the EMUXSEL signal to the value 00 (Standard mode) and waits for the next reset (decided by the control unit). ML4 treatment).
  • the contact mode is, on the contrary, allowed if one of the signals SB1 or SBO is equal to 0 (transparent mode or buffer mode).
  • the circuit CCT sets the signal IOBR_DISABLE to 0 to activate the reception circuit IOBR and then waits to receive the signal BR_SOF indicating the reception of a frame start via the communication channel or to receive the signal IOBR_SOF indicating the reception of a frame start on the IOP terminal. If the IOBR_SOF signal is received first, the CCT circuit sets the BR_DISABLE signal to disable the BR circuit and prevent a collision between the data being received on the IOP terminal and data that could be received from time to time. the other via the contactless communication channel.
  • the CCT circuit sets the EMUXSEL signal to the value 11 (see FIG. 16B, exclusive communication between the integrated circuit and the DV2 device) and then wait for the next reset. If, on the contrary, the BR_SOF signal is received first, the CCT circuit sets the IOBR_DISABLE signal to deactivate the IOBR circuit and prevent a collision between the data being received via the contactless communication channel and data which could be received. from one moment to another on the IOP terminal. Also, the circuit CCT sets the EMUXSEL signal to the value 10 (see FIG. 16B) in order to transfer to the IOBE circuit a copy of all the data received by the circuit BR via the contactless communication channel.
  • the circuit CCT then waits to receive the signal BR_EOF indicating that the circuit BR has received a frame end via the contactless communication channel. When this signal is received, it sets the BR_DISABLE signal to 1 to disable the BR circuit and sets the EMUXSEL signal to 01 to ensure transfer to the IOBE circuit of all the data sent by the processing unit to the circuit BE, then wait for the next reset.
  • Fig. 18B is a flow chart that describes the decision process implemented by the CCT control circuit during a data transmission, to determine the value of the RMUXSEL signal that configures the operating mode of the RMUX multiplexing circuit.
  • the circuit CCT determines whether the contact mode is authorized or not. The answer is negative if the signals SBO, SB1 are both equal to 1. In this case the circuit CCT sets the signal RMUXSEL to the value 00 (Standard mode) and waits for the next reset (decided by the processing unit ML4). The contact mode is as previously authorized if one of the signals SB1 or SBO is equal to 0. In this case, the circuit CCT waits to receive the signal BR_SOF indicating the reception of a frame start via the communication channel or to receive the IOBR_SOF signal indicating the reception of a frame start on the IOP terminal.
  • the circuit CCT sets the signal RMUXSEL to 0 so that the incoming data and the signals supplied by the circuit BR are sent to the processing unit ML4 (see Table 7 or FIG. 17), and wait for the next reset. If the signal IOBR_SOF is received first, the circuit CCT sets the signal RMUXSEL so that the incoming data and the signals supplied by the circuit IOBR are sent to the processing unit ML4, and waits for the next reset.
  • FIG. 19 represents a contact communication channel comprising a conductive line L1 connecting the IOP terminal to the device DV2 and a line L2 carrying the voltage V1 '.
  • the integrated circuit ICC4 and the device DV2 can each pull the line at 0 by means of an NMOS transistor having its source at ground, or at 1 by means of a PMOS transistor having its source receiving the voltage Vl or Vl '(not shown).
  • the data encoding and the format of the SOF frame start and EOF frame end fields in the contact communication channel may be of any appropriate known type.
  • the data encoding and the format of the SOF frame start fields and end of frame EOF in the contact communication channel is. the same as that used by the contactless communication channel. It can be advantageously provided that the contactless communication channel operates according to several known contactless protocols, for example ISO 14443 and ISO 15693.
  • FIG. 20 represents a coding of the PWM type data in the contact communication channel according to a known protocol such as ISO 14443.
  • the "0" is coded by a pulse at 1 of duration TO within a period of the clock signal and the "1" is encoded by a pulse at 1 of a duration Tl greater than TO within the period of the clock signal.
  • a SOF frame start field is encoded by a pulse at 1 occurring at a time Tsof1 calculated from the first zero crossing of the data signal on the line L1 and having a duration Tsof2, and an end field of EOF frame is encoded by a pulse at 1 of duration Teof greater than TO and T1.
  • Embodiments of the invention can provide low cost integrated circuits to promote the development of NFC technology in various application domains. Such integrated circuits can be implantable in known devices and serve as an NFC data exchange device without requiring structural modifications to the host devices and requiring only inexpensive software modifications.
  • a data exchange device is capable of various variants.
  • the modes of operation Buffer or Transparent allowing the device DV2 to communicate data to the device DV1 by using a memory zone of the integrated circuit as a data exchange box (volatile buffer for the Transparent mode and non-volatile memory for Buffer mode). Transmission in time
  • the embodiment of the DV1 device of the data provided by the device DV2 could also be provided.
  • the circuit incorporates ICC5 differs from the integrated circuit ICC4 in that it comprises a clock terminal CKP receiving the clock signal CK1 to which the device DV2 is connected.
  • the clock signal CK is extracted from the magnetic field and is used by the integrated circuit ICC5 to manage the contactless communication channel.
  • the signal CK thus enables the device DV2 to synchronize with the communication channel without contact.
  • the data supplied to the IOBR circuit by the device DV2 can be sent directly into the contactless communication channel without passing through the buffer BUF or the memory MEM.
  • circuit MX as represented in FIG. 14 is only an example of what the person skilled in the art could realize in the light of the teaching disclosed in the present application.
  • the copying and routing function urged by the circuit MX can be carried out in another way, for example with number state machines. finite states, with shift circuits, etc.
  • the MX circuit has been described as a circuit independent of the ML2, ML3, ML4 processing unit to facilitate the understanding of the invention, it will be apparent to those skilled in the art that the function of routing carried out by the circuit MX can be incorporated in the processing unit ML2, ML3 or ML4, which must then be equipped with inputs / outputs connected to the communication port CTP. Similarly, the functions performed by the IOBR and IOBR circuits can be integrated into the processing unit, which can then be directly connected to the IOP terminal.
  • the contact communication channel could use two lines of data transmission "half-duplex" , or even understand a parallel bus by transforming in real time the data received in series via the contactless communication channel into parallel data by means of shift registers.

Abstract

L'invention concerne un dispositif d'échange de données (ICC2) en circuit intégré sur microplaquette de semi-conducteur, comprenant une interface de communication sans contact NFC passive (Lc, Ca, CLER) pour établir un canal de communication sans contact avec un composant NFC actif (RD1, DV1), et une unité de traitement (ML2) pour traiter des commandes reçues via l'interface de communication sans contact. Le dispositif d'échange comprend en outre un port de communication à contact (CTP), et un circuit de routage à logique câblée (MX) configuré pour recopier en temps réel sur le port de communication à contact des données (DTr) que le dispositif reçoit via l'interface de communication sans contact. Application notamment à l'intégration de la technologie NFC dans des dispositifs dépourvus d'une interface de communication NFC.

Description

DISPOSITIF SMS CONTACT AYMIT UN MODE DE FONCTIONNEMENT TRANSPARENT
La présente invention concerne les techniques de communication de données à champ proche, ou techniques NFC ("Near Field Communication") .
Les techniques de communication NFC, anciennement désignées "RFID" ou "Radio Frequency Identification", utilisent le couplage inductif s ' établissant entre deux bobines d'antenne rapprochées pour transférer des données entre deux composants. Une communication NFC met généralement en jeu un composant actif et un composant passif. Pour envoyer des données au composant passif, le composant actif émet un champ magnétique au moyen de sa bobine d'antenne et module le champ magnétique. Pour envoyer des données au composant actif, le composant passif module généralement l'impédance de son circuit d'antenne. Une telle modulation d'impédance, appelée "modulation de charge" ou
"rétromodulation", se répercute sur le circuit d'antenne du composant actif par couplage inductif, qui peut ainsi extraire les données qui lui sont envoyées par des opérations de filtrage et de décodage appropriées.
Les composants passifs NFC sont généralement des circuits intégrés dits "sans contact" car pouvant échanger des données par couplage inductif. Les circuits intégrés sans contact sont habituellement montés dans ou sur des objets portables pour former par exemple des cartes sans contact (application au paiement) , des badges sans contact
(identification des personnes) , des étiquettes électroniques
(identification de produits), etc. Les composants actifs sont généralement appelés des "lecteurs" car ils permettent de lire - et le plus souvent d'écrire - des données dans les circuits intégrés sans contact. Les lecteurs NFC les plus perfectionnés offrent généralement un mode actif, dans lequel ils opèrent de manière équivalente aux lecteurs anciennement appelés "lecteurs RFID", et un mode passif ou mode
"émulation de carte" où ils émulent le fonctionnement d'un circuit intégré sans contact passif. Ce mode de fonctionnement passif leur permet de dialoguer avec un lecteur NFC dans le mode actif, en émettant des données par modulation de charge en présence du champ magnétique émis par le lecteur fonctionnant dans le mode actif.
Les applications offertes par la technologie NFC connaissent déjà et connaîtront plus encore ces prochaines années un essor considérable avec l'apparition des nouvelles générations de téléphones mobiles dits "NFC", c'est-à-dire des téléphones équipés d'un lecteur NFC à deux modes de fonctionnement (passif/actif) . Un lecteur NFC embarqué dans un téléphone mobile permet, lorsqu'il est dans le mode actif, d'utiliser le téléphone pour lire des circuits intégrés sans contact (cartes de visites sans contact, étiquettes électroniques, etc.), et, lorsqu'il est dans le mode passif (mode émulation de carte) d'utiliser le téléphone comme un moyen de paiement ou d'identification sans contact.
L'intégration à grande échelle de la technologie NFC dans divers dispositifs ou appareils d'usage quotidien est envisagée à moyen terme, en tant que moyen de transmission de données à part entière comme l'est aujourd'hui la technologie Bluetooth ®, et pas seulement pour conduire des procédures d'identification. Schématiquement, l'avantage de la technologie NFC sur la technologie Bluetooth est que le composant NFC passif peut fonctionner sans aucune source d'énergie car sa tension d'alimentation peut être extraite du champ magnétique émis par le composant NFC actif. Ainsi, un téléphone NFC ayant la batterie vide reste utilisable en tant que moyen de paiement ou d'identification.
Dès lors que des téléphones mobiles sont équipés d'une fonction NFC et le seront de plus en plus à l'avenir, diverses nouvelles applications peuvent être envisagées en intégrant une fonction NFC dans des appareils ou dispositifs d'usage quotidien comme des appareils électroménager, des ordinateurs, des appareils hi-fi, des équipements présents dans des véhicules automobiles, etc. Une fois la fonction NFC intégrée dans un appareil ayant des ressources électroniques et/ou informatiques, un téléphone mobile peut permettre d'échanger des données avec l'appareil équipé de la fonction NFC, par exemple pour le programmer, le configurer, le mettre à jour ou y enregistrer des données .
Afin de permettre une telle intégration, les lecteurs NFC comportent généralement un port universel de type UART (Universal Asynchronous Receiver Transmitter) , qui permet de les connecter à un dispositif hôte ou dispositif terminal. Les figures 1 et 2 illustrent une configuration d'application classique dans laquelle un dispositif terminal DVl est équipé d'un lecteur NFC RDI et est relié à ce dernier par l'intermédiaire de son port UART, ce qui permet au dispositif DVl de bénéficier de la technologie NFC. Sur la figure 1 le dispositif DVl utilise le lecteur RDI pour lire ou écrire des données dans un circuit intégré sans contact ICCl, le lecteur RDI émettant un champ magnétique FLD. Sur la figure 2, le dispositif DVl utilise le lecteur RDI pour échanger des données avec un dispositif terminal DV2 qui est lui-même équipé d'un lecteur RD2. Pour que des données puissent être échangées, l'un des lecteurs doit être dans le mode passif et l'autre dans le mode actif. Le lecteur RD2 est par exemple dans le mode actif et émet le champ magnétique FLD nécessaire à la communication, tandis que le lecteur RDI est dans le mode passif.
Cette solution classique d'intégration de la technologie NFC est coûteuse à mettre en œuvre en raison du prix de revient d'un lecteur NFC. Les lecteurs NFC équipés de port de communication UART sont des circuits complexes comprenant un microprocesseur suffisamment puissant pour assurer la gestion des communications sans contact, la gestion du port de communication UART, la gestion de tampons de données permettant de stocker les données reçues via le canal de communication sans contact et les renvoyer sur le port de communication, la gestion de divers protocoles de communication etc. De plus, de tels lecteurs sont équipés d'oscillateurs et de circuits de génération d'une tension alternative devant être appliquée à leur circuit d'antenne pour produire un champ magnétique.
En comparaison, un circuit intégré sans contact tel que le circuit ICCl représenté sur la figure 1 peut être réalisé à moindre coût sur une microplaquette de semi-conducteur. Un tel circuit intégré sans contact présente généralement une architecture à logique câblée pour réduire les coûts de fabrication. Dans l'exemple représenté, le circuit intégré sans contact comporte un circuit d'antenne Lc-Ca, un circuit d'émission/réception CLER relié au circuit d'antenne Lc-Ca, une unité de traitement MLl à logique câblée (séquenceur logique) couplée au circuit d'émission/réception, un circuit d'horloge CKCT pour fournir un signal d'horloge et un plan mémoire MEM. Le circuit d'antenne comprend une bobine d'antenne Lc et au moins une capacité d'accord Ca. Le circuit d' émission/réception CLER assure l'extraction, la démodulation et le décodage de données entrantes DTr ainsi que le codage de données sortantes DTx et la fourniture d'un signal de modulation de charge correspondant . II est généralement constaté que le prix de revient d'un lecteur NFC est environ 10 à 20 fois supérieur à celui d'un circuit intégré sans contact sans microprocesseur du type représenté sur la figure 1.
Des modes de réalisation de l ' invention se fondent sur l ' idée qu'un circuit intégré sans contact passif, c'est-à-dire dépourvu de moyens d'émission d'un champ magnétique, peut être suffisant pour mettre en œuvre une communication NFC entre deux dispositifs terminaux, dès lors qu'un des deux dispositifs, par exemple un téléphone mobile NFC, comporte une fonction de lecteur NFC. Par exemple, dans l'application représentée sur la figure 2, un seul des lecteurs RDI, RD2 est dans le mode actif. Il n'est donc pas nécessaire que les dispositifs DVl, DV2 soient équipés tous deux d'un lecteur NFC ayant le mode actif. Selon l'invention, le lecteur RDI pourrait être remplacé par un circuit intégré sans contact passif à condition que celui-ci soit capable de transférer au dispositif DVl les données qu'il reçoit du lecteur RD2, ou d'envoyer au lecteur RD2, par modulation de charge, des données que le dispositif DVl lui fournit.
Ainsi, des modes de réalisation de l'invention se fondent sur l'idée d'incorporer dans un circuit intégré sans contact passif à faible prix de revient (dit "low end") un port de communication à contact et des moyens à logique câblée pour renvoyer en temps réel sur le port de communication à contact une copie des données reçues par le circuit intégré via son interface de communication sans contact.
Plus particulièrement, des modes de réalisation de l'invention concernent un dispositif d'échange de données en circuit intégré sur microplaquette de semi-conducteur, comprenant une interface de communication sans contact NFC passive pour établir un canal de communication sans contact avec un composant NFC actif, et une unité de traitement pour traiter des commandes reçues via l ' interface de communication sans contact, le dispositif comprenant en outre un port de communication à contact, et un circuit de routage à logique câblée configuré pour recopier en temps réel sur le port de communication à contact des données que le dispositif reçoit via l'interface de communication sans contact. Selon un mode de réalisation, le circuit de routage est également configuré pour recopier en temps réel sur le port de communication à R2009/000933
contact des données que le dispositif émet via l ' interface de communication sans contact.
Selon un mode de réalisation, le dispositif est configurable dans un premier mode de fonctionnement dans lequel des données reçues via l'interface de communication sans contact ne sont pas recopiées sur le port de communication à contact et dans un second mode de fonctionnement dans lequel des données sont recopiées sur le port de communication à contact.
Selon un mode de réalisation, le circuit de routage est également configuré pour fournir à l'unité de traitement des données reçues via le port de communication à contact et fournir au port de communication à contact des données fournies par l'unité de traitement, de manière que l'unité de traitement puisse dialoguer avec un dispositif externe via le port de communication à contact. Selon un mode de réalisation, le circuit routage traitement est configuré pour détecter si des premières données entrantes sont reçues via l'interface de communication sans contact ou via le port de communication à contact, et désactiver ou inhiber temporairement un circuit de réception de données du port de communication à contact si les données entrantes sont reçues via l'interface de communication sans contact, ou désactiver ou inhiber temporairement un circuit de réception de données de l ' interface de communication sans contact si les données entrantes sont reçues via le port de communication à contact.
Selon un mode de réalisation, le dispositif comprend une mémoire non volatile et l'unité de traitement est configurée pour exécuter une commande d'écriture de la mémoire comprenant une adresse d'écriture et des données à écrire, et une commande de lecture de la mémoire comprenant une adresse de lecture.
Selon un mode de réalisation, le dispositif est configurable dans un mode de fonctionnement Transparent dans lequel le circuit de routage recopie en temps réel sur le port de communication à contact des données que le dispositif échange via l'interface de communication sans contact, et, en réponse à une commande d'écriture de données dans la mémoire non volatile, l'unité de traitement n'écrit pas les données dans la mémoire non volatile mais les écrit dans un tampon volatile. 009/000933
Selon un mode de réalisation, le dispositif est le mode de fonctionnement Transparent, l'unité de traitement est configurée pour, en réponse à une commande d'écriture de données dans la mémoire non volatile, écrire les données les données dans le tampon volatile et positionner un drapeau à une valeur déterminée indiquant que des données ont été écrites dans le tampon volatile, et exécuter des commandes d'écriture et de lecture du drapeau reçues après avoir positionné le drapeau.
Selon un mode de réalisation, le dispositif comprend au moins un bit de configuration accessible en écriture configuré pour placer le dispositif dans le mode de fonctionnement Transparent ou dans un mode de fonctionnement standard dans lequel des données échangées par le dispositif via l'interface de communication sans contact ne sont pas recopiées par le circuit de routage sur le port de communication à contact.
Selon un mode de réalisation, le dispositif comprend au moins un bit de configuration accessible en écriture configuré pour placer le dispositif dans le mode de fonctionnement Transparent ou dans un mode de fonctionnement Tampon dans lequel des données échangées par le dispositif via l'interface de communication sans contact sont recopiées sur le port de communication à contact par le circuit de routage et dans lequel l'unité de traitement exécute des commandes d'écriture de données de la mémoire en écrivant les données dans la mémoire.
Selon un mode de réalisation, dans lequel le port de communication à contact comprend une borne d' entrée/sortie de données bidirectionnelle, un circuit émetteur de données et un circuit récepteur de données reliés tous deux à la borne d'entrée/sortie.
Selon un mode de réalisation, le dispositif comprend un circuit d'extraction d'une première tension d'alimentation électrique à partir d'un signal d'antenne présent dans un circuit d'antenne de l'interface de communication sans contact, et un contact d'alimentation électrique pour recevoir une tension d'alimentation électrique externe en l'absence de signal d'antenne.
Selon un mode de réalisation, le dispositif comprend un circuit d'extraction d'un signal d'horloge à partir d'un signal d'antenne 00933
présent dans un circuit d'antenne de l'interface de communication sans contact, et un circuit pour générer le signal d'horloge en l'absence de signal d'antenne.
Des modes de réalisation de l'invention concernent également un système d'échange de données comprenant un premier dispositif terminal comprenant un lecteur de circuit intégré sans contact, un dispositif d'échange de données tel que décrit ci-dessus, un second dispositif terminal relié au port de communication à contact du dispositif d'échange de données, et dans lequel les premiers et seconds dispositifs terminaux sont configurés pour échanger des données via le dispositif d'échange de données et le lecteur de circuit intégré sans contact.
Selon un mode de réalisation, le second dispositif terminal est configuré pour communiquer des données au premier dispositif terminal en envoyant au dispositif d'échange de données des commandes d'écriture de ces données dans une mémoire du dispositif d'échange de données utilisée comme boîte d'échange de données.
Selon un mode de réalisation, le premier dispositif terminal est configuré pour communiquer des données au second dispositif terminal en envoyant au dispositif d'échange de données des commandes d'écriture de ces données dans une mémoire du dispositif d'échange de données.
Des modes de réalisation de l'invention concernent également un procédé pour échanger des données sans contact avec un dispositif terminal dépourvu d'une fonction de lecteur NFC, comprenant les étapes consistant à prévoir un dispositif d'échange de données comprenant une interface de communication sans contact NFC passive, une unité de traitement pour traiter des commandes reçues via l'interface de communication sans contact, prévoir un port de communication à contact dans le dispositif d'échange de données, connecter le dispositif terminal au port de communication à contact du dispositif d'échange de données, établir un canal de communication sans contact avec le dispositif d'échange de données, transférer des données au dispositif d'échange de données via le canal de communication sans contact, recopier en temps réel, sur le port de communication à contact du dispositif d'échange de données, les données entrantes reçues par le dispositif d'échange de données, et recevoir les données dans le second 00933
dispositif terminal via le port de communication à contact du dispositif d'échange de données.
Selon un mode de réalisation, le procédé comprend les étapes consistant à faire envoyer par le dispositif d'échange de données, dans le canal de communication sans contact, un accusé de réception des données, et recopier l'accusé de réception en temps réel sur le port de communication à contact du dispositif d'échange de données.
Selon un mode de réalisation, l'étape de transfert des données au dispositif d'échange de données comprend une étape consistant à envoyer au dispositif d'échange de données une commande d'écriture des données dans une mémoire non volatile du dispositif d'échange de données.
Selon un mode de réalisation, le procédé comprend les étapes consistant à recopier en temps réel, sur le port de communication à contact du dispositif d'échange de données de données, la commande d'écriture des données, et recevoir la commande d'écriture des données dans le second dispositif terminal via le port de communication à contact du dispositif d'échange de données.
Selon un mode de réalisation, le procédé comprend une étape consistant à configurer le dispositif d'échange de données en sorte qu'il exécute la commande d'écriture en écrivant les données dans une zone de la mémoire désigné par une adresse incluse dans la commande d'écriture.
Selon un mode de réalisation, le procédé comprend une étape consistant à configurer le dispositif d'échange de données en sorte qu'il exécute la commande d'écriture en écrivant les données dans un tampon volatile.
Selon un mode de réalisation, le procédé comprend une étape consistant à configurer le dispositif d'échange de données en sorte qu'il exécute la commande d'écriture en écrivant les données dans un tampon volatile et qu'il positionne un drapeau à une valeur déterminée indiquant que des données ont été écrites dans le tampon volatile.
Selon un mode de réalisation, le procédé comprend une étape consistant à, après avoir reçu une copie de la commande, faire adresser au dispositif d'échange de données, par le dispositif terminal, à titre d'accusé de réception, une commande d'écriture dans le drapeau d'une donnée dont la valeur est différente de ladite valeur déterminée.
Selon un mode de réalisation, le procédé comprend une étape de réception de données envoyées par le dispositif terminal comprenant les étapes consistant à transférer les données du dispositif terminal au dispositif d'échange de données en faisant adresser au dispositif d'échange de données, par le dispositif terminal, une commande d'écriture des données dans une mémoire non volatile du dispositif d'échange de données utilisée comme boîte d'échange de données, et adresser au dispositif d'échange de données, via le canal de communication sans contact, une commande de lecture des données dans la mémoire du dispositif d'échange.
Des modes de réalisation de l'invention seront décrits plus en détail dans ce qui suit en se référant à titre non limitatif aux figures jointes, parmi lesquelles :
- les figures 1 et 2 précédemment décrites illustrent deux exemples d'intégration classique de la technologie NFC dans des dispositifs terminaux, en utilisant des composants actifs,
- la figure 3 représente l'architecture d'un circuit intégré passif selon un premier mode de réalisation de l'invention et illustre également un exemple d'intégration de la technologie NFC dans un dispositif terminal au moyen d'un tel circuit intégré,
- la figure 4A représente l'architecture d'un circuit intégré sans contact selon un second mode de réalisation de l'invention, et la figure 4B un détail de réalisation du circuit intégré de la figure 4A,
- la figure 5 est une table décrivant des modes de fonctionnement du circuit intégré de la figure 4A,
- les figures 6A à 6E illustrent des étapes d'une transmission de données entre un dispositif terminal NFC et un dispositif terminal équipé du circuit intégré de la figure 4A, -
- les figures 7A à 7D illustrent des étapes d'une transmission de données entre le dispositif terminal équipé du circuit intégré de la figure 4A et le dispositif terminal NFC,
- la figure 8A représente l'architecture d'un circuit intégré sans contact selon un troisième mode de réalisation de l'invention, et la figure 8B un détail de réalisation du circuit intégré de la figure 8A, - la figure 9 est une table décrivant des modes de fonctionnement du circuit intégré de la figure 8A,
- les figures 1OA à 10D illustrent des étapes d'une transmission de données entre un dispositif terminal NFC et un dispositif terminal équipé du circuit intégré de la figure 8A,
- les figures 11A à HD illustrent des étapes d'une transmission de données entre le dispositif terminal équipé du circuit intégré de la figure 8A et le dispositif terminal NFC,
- la figure 12 représente un mode de réalisation du circuit intégré de la figure 8A,
- la figure 13 représente un signal d'antenne apparaissant dans un circuit d'antenne du circuit intégré de la figure 12,
- la figure 14 représente un mode de réalisation d'un circuit de routage à logique câblée représenté sous forme de bloc sur la figure 12, - la figure 15 décrit des groupes de signaux intervenant dans le fonctionnement du circuit de routage,
- les figures 16A, 16B sont des tables décrivant le fonctionnement d'un élément du circuit de routage,
- la figure 17 est une table décrivant le fonctionnement d'un autre élément du circuit de routage, les figures 18A, 18B sont des chronogrammes décrivant le fonctionnement d'encore un autre élément du circuit de routage,
- la figure 19 représente un mode de réalisation d'un port de communication à contact selon un mode de réalisation de l' invention, - la figure 20 représente un exemple de codage de signaux transitant par le port de communication à contact, et
- la figure 21 représente encore un autre mode de réalisation d'un circuit intégré selon l'invention.
Premier mode de réalisation La figure 3 représente schématiquement une architecture de circuit intégré sans contact ICC2 selon un mode de réalisation de l'invention ainsi qu'un exemple d'intégration de la technologie NFC dans un dispositif terminal DV2 grâce au circuit intégré ICC2.
En regard du circuit intégré sans contact ICC2 est également représenté un lecteur NFC RDI qui émet un champ magnétique FLD, le lecteur RDI étant relié à un dispositif terminal DVl ou intégré dans celui-ci . II est précisé que le terme "sans contact" ne signifie pas ici que le circuit intégré ICC2 est dépourvu de tout contact électrique et signifie seulement que le circuit intégré comporte des moyens de communication sans contact de type NFC. De même le terme "passif" ne signifie pas nécessairement que le circuit intégré est dépourvu de toute source d'alimentation électrique, et signifie seulement qu'il ne comporte pas de moyen d'émission d'un champ magnétique. Bien qu'un circuit intégré passif utilise souvent le champ magnétique ambiant pour générer des tensions électriques nécessaires à son fonctionnement, certaines applications peuvent nécessiter l'adjonction d'une source de tension autonome comme une pile électrique.
Le circuit intégré sans contact ICC2 est réalisé sur une microplaquette de semi-conducteur et comprend un circuit d'émission/réception de données CLER, une unité de traitement à logique câblée ML2 ("Main Logic"), un circuit d'horloge CKCT, un plan mémoire MEM, un circuit d'alimentation électrique PSl et un circuit d'antenne Lc-Ca.
Le circuit d'antenne et le circuit CLER forment ce qui est communément appelé une interface de communication sans contact. Cette interface de communication sans contact est ici entièrement passive en ce que le circuit intégré ICC2 ne comporte aucun moyen pour appliquer au circuit d'antenne un signal d'excitation qui permettrait d'émettre un champ magnétique.
Le circuit d'antenne comprend une bobine d'antenne Lc et au moins une capacité d'accord Ca pour accorder le circuit d'antenne sur une fréquence propre au voisinage de la fréquence d'oscillation du champ magnétique FLD, par exemple 13,56 MHz. La bobine d'antenne Lc peut être un composant externe à la microplaquette de semi-conducteur ou agencé sur une face de celle-ci (technique dite "coil on chip") . Le circuit d'horloge CKCT extrait un signal d'horloge CKl d'un signal d'antenne Sac apparaissant dans le circuit d'antenne en présence du champ magnétique FLD. Le plan mémoire MEM comprend une zone mémoire non volatile de type programmable et effaçable électriquement (Flash, EEPRCM... ) et peut comprendre une zone mémoire vive (RAM) . D'autres moyens classiques connus de l'homme de l'art peuvent être prévus et ne seront pas décrits ici, comme une pompe de charges fournissant une haute tension d'effacement ou de programmation de la mémoire, des moyens de cryptographie (optionnels) , etc.
Suivant l'exemple d'application représenté, le lecteur RDI envoie des données DTr au circuit intégré ICC2 ("données entrantes") et le circuit intégré envoie des données DTx au lecteur RDI ("données sortantes"), ces deux opérations intervenant l'une après l'autre ("half duplex") .
Pour envoyer les données DTr, le lecteur RDI module le champ magnétique FLD, par exemple l'amplitude du champ magnétique. Un signal de modulation porteur de données DTr apparaît dans le signal d'antenne Sac du circuit intégré ICC2. Le circuit CLER filtre le signal d'antenne pour en extraire le signal porteur de données DTr, puis décode les données DTr et les fournit à l ' unité de traitement ML2.
Les données à émettre DTx sont fournies par l'unité de traitement ML2 au circuit CLER. Celui-ci les code selon un protocole approprié, les transforme en un signal de modulation de charge qu'il applique au circuit d'antenne Lc-Ca. Le circuit CLER est par exemple configuré pour coder/décoder ces données selon un ou plusieurs standards connus tels que ISO 14 443, ISO 15 693, Felica®. L'unité de traitement ML2 est configurée λ ici pour exécuter des commandes standards comme des commandes d' identification, des commandes d'établissement d'un canal de communication sans contact, des commandes de lecture ou d'écriture de blocs dans la mémoire MEM, etc. Optionnellement, l'unité de traitement peut être configurée pour traiter des commandes d' authentification (nécessitant de prévoir un circuit de cryptographie) .
Selon un aspect de l'invention, le circuit intégré ICC2 comprend un port de communication à contact CTP et un circuit de routage MX qui est agencé (interposé) entre le circuit CLER, l'unité de traitement ML2 et le port CTP. Le circuit de routage MX est configuré pour acheminer à l'unité de traitement ML2 les données entrantes DTr tout en les recopiant en temps réel sur le port de communication à contact CTP, et pour acheminer au circuit CLER des données sortantes DTx tout en les recopiant en temps réel sur le port de communication CTP. Dans l'exemple d'application représenté, le circuit ICC2 est associé à un dispositif DV2 qui est relié au port de communication CTP. Le dispositif DV2 comporte un microprocesseur MP qui reçoit et traite les données DTr, DTx recopiées en temps réel sur le port CTP du circuit MX.
Ainsi, grâce au circuit de routage MX et au port de coiπmunication CTP du circuit intégré ICC2, des données DTr émises par le lecteur RDI sont reçues par l'unité de traitement ML2 et transmises en temps réel au dispositif DV2. De même, les données DTx émises par l'unité de traitement ML2 à l'attention du lecteur RDI sont à la fois fournies au circuit CLER (pour être émises sous forme de signal de modulation de charge) et transmises au dispositif DV2 en temps réel. Le circuit intégré ICC2 permet ainsi aux dispositifs DVl et DV2 d'échanger des données et de conduire une application (transaction, paiement, simple transmission de données, etc.).
Il sera noté que certaines données entrantes DTr comme des commandes d'établissement ou de gestion du canal de communication sans contact, des commandes anticollision ou d'authentification éventuelles peuvent ne concerner que l'unité de traitement ML2 tandis que d'autres données, appelées données d'application, concernent le dispositif DV2. Le canal de communication sans contact forme donc une sorte de "tuyau" à travers lequel des données d'application peuvent être échangées. Contrairement à une transmission de données via le port UART d'un lecteur NFC, qui comprend le "tri" des données d'application et des données de protocole pour ne transmettre que les données d'application, le circuit MX recopie ici toutes les données entrantes DTr sur le port CTP, y compris s'il s'agit de commandes que seule l'unité de traitement ML2 est en mesure d'exécuter. Les données DTr destinées spécifiquement au circuit intégré ICC2 sont donc reçues mais ne sont pas traitées par le dispositif DV2. Le circuit intégré se comporte ainsi, vu de l'extérieur, comme une sorte de multiplexeur ayant une "entrée sans contact" et une "sortie à contact" qui recopie l'intégralité des données reçues par l'entrée sans contact, hormis, éventuellement et optionnellement, certaines données de protocole comme des champs de début de trame (SOF) ou de fin de trame (EOF) .
Ainsi, en raison du mécanisme de copie qui vient d'être décrit, le dispositif DV2 reçoit des données échangées qui ne le concernent pas directement et qui concernent par exemple la gestion du canal de communication sans contact entre le lecteur RDI et le circuit ICC2 (par exemple des commandes de création de canal de communication, des commandes d'authentification, des commandes anticollision, etc.), ainsi que des données destinées à être traitées ou exécutées par l'unité de traitement ML2, comme des commandes d'accès à la mémoire MEM ainsi que d'autres commandes décrites plus loin. Ce mécanisme de copie intégrale permet également au dispositif DV2 de recevoir des données le concernant, c'est-à-dire concernant la couche "applicative" (données d'application) et permettant de conduire une application entre les dispositifs DVl et DV2, ces données applicatives pouvant elles-mêmes comprendre des commandes si la couche applicative repose sur un protocole de communication utilisant un jeu de commandes.
Selon un autre aspect de ce mode de réalisation de l ' invention, le circuit de routage MX assure également l'acheminement au port de communication à contact CTP de données DTx1 émises par l'unité de traitement ML2 à l'attention du dispositif DV2, ainsi que l'acheminement à l'unité de traitement ML2 de données DTr' qui sont émises par le dispositif DV2 spécifiquement à son attention. Ainsi, le dispositif DV2 peut dialoguer avec le circuit intégré ICC2 et accéder à ses ressources, notamment la mémoire MEM.
Pour simplifier la structure de l'unité de traitement ML2, il est de préférence prévu que le dispositif DV2 adresse au circuit intégré ICC2 des commandes d'écriture ou de lecture de la mémoire qui sont conformes au format des commandes utilisées par le canal de communication sans contact, ce qui évite de devoir prévoir dans l'unité de traitement une circuiterie spécifique pour gérer des commandes qui seraient spécifiques au port de communication à contact CTP.
Au cours d'une communication, le dispositif DV2 peut également vouloir adresser des données DTr" au dispositif DVl en passant par le circuit intégré ICC2.
Pour assurer la transmission de données DTr" du dispositif DV2 vers le dispositif DVl, une solution mise en œuvre dans le présent mode de réalisation est d'enregistrer les données DTr" dans la mémoire MEM. Un emplacement de la mémoire MEM est prévu à cet effet et est utilisé comme une sorte de "boîte d'échange de données". Cet emplacement peut être un emplacement fixe convenu entre les deux interlocuteurs DVl, DV2 ou un emplacement déterminé de façon dynamique à chaque nouvelle session de communication entre les interlocuteurs. Par exemple, le dispositif DVl peut envoyer au circuit intégré ICC2 une commande d'écriture d'un code particulier (une valeur binaire convenue) à une adresse de la mémoire MEM destinée à former l'adresse de la boîte d'échange de données. Comme le dispositif DV2 reçoit une copie de la commande, il en déduit, après avoir identifié le code particulier, que l'adresse d'écriture du code est l'adresse de la boîte d'échange (ou la première adresse de la boîte d'échange si celle-ci couvre plusieurs adresses) . Dans ce cas le dispositif DV2 envoie les données DTr" au circuit intégré en utilisant une commande d'écriture de données à l'adresse mémoire identifiée.
Dans une variante, l'adresse de la boîte d'échange de données est indiquée en clair dans les données accompagnant une commande d'écriture envoyée par le dispositif DVl et est différente de l'adresse d'enregistrement des données. Diverses autres méthodes peuvent être prévues par l'homme de l'art pour utiliser la mémoire MEM comme un moyen d'échange de données entre les dispositifs DVl, DV2.
La table 1 ci-après résume la manière selon laquelle les dispositifs DVl, DV2 échangent des données.
Table 1
Deuxiè-ne mode de réalisation
La figure 4A représente un circuit intégré ICC3 comprenant les mêmes éléments que le circuit intégré ICC2, notamment le circuit de routage MX et le port de communication à contact CTP, et des caractéristiques additionnelles qui vont être décrites.
On cherche ici à perfectionner l'idée précédemment exposée, d'utiliser une zone mémoire comme boîte d'échange de données pour transférer des données DTr" du dispositif DV2 vers le dispositif DVl, mais sans la lourdeur d'un enregistrement des données en mémoire non volatile, car un tel enregistrement nécessite généralement l'activation d'une pompe de charges pour fournir la haute tension d'effacement- programmation, puis l'effacement de la zone mémoire concernée et enfin la programmation de cellules mémoire.
Subsidiairement et optionnellement, on souhaite ici utiliser une zone mémoire comme boîte d'échange de données sans qu'il soit nécessaire de prévoir un jeu de commandes particulier et en utilisant les commandes standards d'écriture de la mémoire MEM utilisées dans le canal de communication sans contact. Les commandes d'accès à la mémoire MEM sont par exemple des commandes d'écriture et de lecture de blocs. La mémoire MEM comprend par exemple 32 blocs de 64 bits chacun.
Les commandes d'écriture sont par exemple du type [WR] [AD] [DT] et comprennent un code de commande d'écriture "WR", une adresse de bloc "AD" et les données à écrire "DT". Les commandes de lecture sont du type [RD] [AD] et comprennent un code de commande de lecture "RD" et une adresse de bloc "AD". Ces commandes sont par exemple compatibles ISO 14 443, ISO 15 693 ou Felica®.
Le circuit intégré ICC3 se distingue du circuit ICC2 en que qu'il comporte une unité de traitement ML3 équipée d'un tampon volatile BUF destiné à servir de boîte d'échange de données pour la transmission des données DTr". Par ailleurs, un bit de configuration SBl permet de placer le circuit intégré ICC3 dans un mode de fonctionnement "Standard" ou dans un mode de fonctionnement "Transparent". Dans un mode de réalisation de l'unité de traitement ML3 illustré plus en détail sur la figure 4B, le bit de configuration SBl est stocké dans la mémoire MEM, par exemple dans le bloc BLl. A la mise sous tension et par exemple au moment de l'exécution d'une procédure de remise à zéro POR ("Power On Reset") du circuit intégré, l'unité de traitement ML3 est configurée pour copier le bit SBl dans un verrou volatile LTl ("latch") et le copier également dans un verrou volatile LT2. Le bit de configuration copié dans le verrou LTl est désigné SBl et le bit de configuration copié dans le verrou LT2 est désigné SBl ' . Le bit SBl1 est accessible en écriture aux dispositifs DVl, DV2 au moyen d'une commande d'écriture [WR] [ADSBl] [DTl] dans laquelle ADSBl est l'adresse du bit SBl dans le bloc non volatile BLl et DTl la valeur à donner au bit SBl ' . L'unité de traitement ML3 est configurée pour ne pas exécuter l'instruction d'écriture dans la mémoire non volatile mais 1 ' exécuter dans le verrou LT2 pour modifier le bit SBl ' . Un mode de "configuration usine" est toutefois prévu pour configurer en usine le bit non volatile SBl au moment de la mise en service du circuit intégré, mais ce mode de fonctionnement n'est pas accessibles aux dispositifs DVl, DV2.
Dn circuit logique de comparaison peut être prévu pour donner la priorité au bit de configuration non volatile SBl tel que configuré en usine, par rapport à la valeur du bit volatile SBl' pouvant être modifiée au moyen de la commande d'écriture. Par exemple, comme représenté sur la figure 4B, le bit de configuration non volatile SBl et le bit de configuration volatile SBl' sont combinés dans une porte logique ET dont la sortie fournit un bit de configuration résultant SBl" qui détermine le mode de fonctionnement du circuit intégré. Ainsi, par exemple, si le bit SBl est forcé à 0 en usine, le mode Transparent sera sélectionné par défaut. Ce contrôle optionnel est bien entendu inhibé si le bit SBl est configuré à 1 en usine.
Dans d'autres variantes de réalisation, le bit SBl' pourrait être utilisé pour configurer le circuit intégré en l'absence de la porte logique de comparaison. De même, le bit SBl tel que copié dans le verrou LTl pourrait être utilisé en l'absence du verrou LT2, le verrou LTl pourrait alors être rendu accessibles en écriture.
Quel que soit le mode de réalisation retenu, le bit SBl tel que mémorisé dans le bloc BLl de la mémoire non volatile MEM détermine le mode de fonctionnement du circuit intégré à sa mise sous tension, mais le bit SBl' peut être configuré par l'un des dispositifs DVl, DV2 au moyen d'une commande d'écriture, ce qui modifie la valeur du bit résultant SBl" si le bit SBl est à 1.
On associe un mode de fonctionnement à chaque valeur du bit SBl", par exemple le mode de fonctionnement Standard est sélectionné quand SBl"=1 et le mode de fonctionnement Transparent sélectionné quand SB1"=G, comme illustré par la table en figure 5. Dans le mode de fonctionnement Standard, l'unité de traitement ML3 exécute une commande d'écriture ou de lecture d'un bloc de la mémoire MEM de façon conventionnelle, en accédant à la mémoire MEM en écriture ou en lecture à l'adresse du bloc indiquée dans la commande. Le mode Standard peut comprendre ou non la désactivation de la fonction de routage des données entrantes DTr et des données sortantes DTx vers le port CTP ainsi que la désactivation du port CTP. Dans ce cas, le circuit MX se comporte comme un simple fil de liaison entre l'unité de traitement ML3 et le circuit CLER et le circuit intégré ICC3 opère comme un circuit intégré sans contact conventionnel.
Dans le mode de fonctionnement Transparent, le circuit MX est actif et assure toutes les fonctions précédemment décrites, notamment le routage d'une copie des données entrantes DTr et des données sortantes DTx vers le port CTP. Une caractéristique de ce mode de fonctionnement est que l'unité de traitement ML3 n'exécute pas une commande d'écriture d'un bloc de la mémoire de façon conventionnelle : au lieu d'écrire les données fournies à l'adresse de bloc "AD" indiquée dans la commande, elle les écrit dans le tampon volatile BUF sans tenir compte de l'adresse de bloc spécifiée dans la commande. Également, l'unité de traitement ML3 n'exécute pas de manière conventionnelle une commande de lecture d'un bloc : au lieu de lire des données à l'adresse de bloc indiquée dans la commande, elle lit les données dans le tampon BuF.
Une caractéristique supplémentaire du mode de fonctionnement Transparent est optionnellement prévue pour mettre en œuvre un mécanisme d'accusé de réception des données envoyées par le dispositif DVl. Cette caractéristique consiste par exemple dans le fait de configurer l'unité de traitement ML3 pour qu'elle gère un drapeau volatile F en le mettant à une valeur logique déterminée, par exemple 1, lorsque des données sont écrites dans le tampon BUF. Le drapeau F est par exemple un bit inclus dans le tampon BUF (Cf. figure 4A) . Afin d'accéder au drapeau F en lecture et en écriture, l'unité de traitement ML3 est par exemple configurée pour exécuter des commandes de lecture et d'écriture du drapeau, respectivement [RD] [ADF] et [WR] [ADF] [DT] (avec DT=O ou 1) , qui pointent vers une adresse ADF représentant une adresse virtuelle du drapeau dans la mémoire non volatile, par exemple l'adresse d'un bit non utilisé dans le bloc BLl de la mémoire MEM. Cela sera mieux compris à l'aide de deux exemples, respectivement :
- une séquence d'envoi de données du dispositif DVl au dispositif DV2 lorsque le circuit intégré est dans le mode Transparent, illustrée sur les figures 6A à 6E ;
- une séquence d'envoi de données du dispositif DV2 au dispositif DVl lorsque le circuit intégré est dans le mode Transparent, illustrée sur les figures 7A à 7D.
Dans un souci de simplification des figures 6A à 7D, le circuit de routage MX et le port de communication à contact CTP n'y sont pas représentés. L'intervention de ces éléments pour la transmission en temps réel d'une copie des données DTx, DTr au dispositif DV2 est considérée comme implicite, ainsi que leur intervention lors d'un échange de données entre le dispositif DV2 et le circuit intégré ICC3. Par ailleurs, il est supposé dans ce qui suit que le circuit intégré ICC3 ne possède pas de source d'alimentation électrique autonome et est alimenté par une tension Vl que le circuit d'alimentation PSl extrait du signal d'antenne Sac. Les étapes représentées sur les figures 6A à 7D sont ainsi conduites pendant que le champ magnétique FLD est émis par le lecteur RDI.
On suppose dans les exemples qui suivent que le circuit intégré ICC3 s'est placé de lui-même dans le mode Transparent à la mise sous tension, si le bit SBl est à 0, ou a été placé dans le mode Transparent par le dispositif DVl positionnant le bit SBl' à 0 au moyen de la commande [WR] [ADSB] [0] . Dans ce cas une copie complète de cette commande est répercutée en temps réel au dispositif DV2 par l'intermédiaire du circuit de routage MX et du port CTP. Le dispositif DV2 sait ainsi que le circuit intégré a été placé dans le mode Transparent.
Transmission de données du dispositif DVl au dispositif DV2 - Mode Transparent
Au cours d'une étape représentée sur la figure 6A, le dispositif DVl envoie au circuit intégré ICC3 une commande [WR] [AD] [DT] contenant les données DT destinées au dispositif DV2. Bien que le format code_commande/adresse/données de la commande soit respecté pour les raisons indiquées ci-dessus, l'unité de traitement ML3 n'écrit pas ces données en mémoire et les écrit dans le tampon BUF sans tenir compte de l'adresse AD. L'adresse AD peut donc être quelconque et par exemple égale à 0. Simultanément, une copie de la commande [WR] [AD] [DT] est transmise en temps réel au dispositif DV2. Au moment de l'écriture des données DT dans le tampon, l'unité de traitement ML3 positionne le drapeau F à 1 pour indiquer que le tampon vient d'être écrit. Au cours d'une étape représentée sur la figure 6B, l'unité de traitement ML3 envoie un accusé de réception d'écriture [ACK] au dispositif DVl, signifiant que la commande d'écriture a été exécutée. Le dispositif DV2 reçoit une copie en temps réel de cet accusé de réception, transmise par le circuit MX. Au cours d'une étape optionnelle représentée sur la figure 6C et se rapportant au mécanisme d'accusé de réception indiqué plus haut, le dispositif DV2 adresse au circuit intégré une commande d'effacement du drapeau F. Cette commande est par exemple la commande d'écriture d'une valeur nulle [WR] [ADF] [0] utilisant l'adresse virtuelle ADF. Au cours de l'étape représentée sur la figure 6D, le dispositif DVl adresse ensuite une commande de lecture du drapeau [RD] [ADF] au circuit intégré ICC3 (dont copie est envoyée au dispositif DV2 en temps réel). Au cours de l'étape représentée sur la figure 6E, l'unité de traitement répond à la commande en envoyant la valeur nulle du drapeau F au dispositif DVl, qui peut ainsi savoir que le dispositif DV2 a lu les données écrites dans le tampon BUF.
Il sera noté que divers autres scénarios de communication de données peuvent être prévus. Par exemple, après l'étape de la figure 6B, le dispositif DV2 pourrait envoyer au circuit intégré une commande de lecture du tampon BUF si les données DT n'ont pas été lues correctement au cours de l'étape de la figure 6A, et effacer le drapeau F après lecture du tampon..
Transmission de données du dispositif DV2 au dispositif DVl - Mode Transparent Au cours d'une étape représentée sur la figure 7A, le dispositif DV2 envoie au circuit intégré ICC3 une commande [WR] [AD] [DT] contenant les données destinées au dispositif DVl. Comme précédemment l'unité de traitement ML3 écrit les données DT dans le tampon BUF sans tenir compte de l'adresse AD. L'unité de traitement ML3 met aussi le drapeau F à 1, comme précédemment. Au cours d'une étape représentée sur la figure 7B, l'unité de traitement ML3 envoie au dispositif DV2 l'accusé de réception d'écriture [ACK] signifiant que la commande a été exécutée.
Au cours d'une étape représentée sur la figure 7C, le dispositif DVl envoie au circuit intégré une commande de lecture [RD] [AD] . Comme précédemment l'adresse AD peut être quelconque car l'unité de traitement n'en tient pas compte. Copie de la commande de lecture est envoyée en temps réel au dispositif DV2.
Au cours d'une étape représentée sur la figure 7D, l'unité de traitement ML3 lit les données DT dans le tampon BUF et les fournit au dispositif DVl tout en envoyant une copie de la réponse au dispositif DV2. Concernant le mécanisme d'accusé de réception décrit plus haut, il n'est pas nécessaire ici que le dispositif DVl efface le drapeau F pour assurer le dispositif DV2 que le tampon a été lu car le dispositif DV2 reçoit en temps réel copie de tout ce que reçoit le dispositif DVl. Troisième mode de réalisation
La figure 8A représente un circuit intégré ICC4 équipé du circuit de routage MX et du port de communication à contact CTP. Le circuit ICC4 met en œuvre les caractéristiques du circuit ICC3 précédemment décrit et offre des caractéristiques additionnelles qui vont être décrites.
Ce mode de réalisation se fonde sur le fait que certaines applications peuvent nécessiter un échange de données en temps "non réel" ("non real time") entre les dispositifs DVl, DV2. Cela signifie que le dispositif DV2 doit pouvoir recevoir des données émises à son attention par le dispositif DVl à des moments où le dispositif DVl n'est plus présent à proximité du circuit intégré ICC4. Dans ce cas le tampon volatile BUF ne peut pas être utilisé car le dispositif DVl peut souhaiter envoyer une chaîne de bits qui ne peut être contenue dans le seul tampon BUF. Par ailleurs, en cas de disparition du champ magnétique FLD, la tension Vl disparaîtrait et les données dans le tampon volatile seraient perdues. La mémoire non volatile MEM est ainsi utilisée ici comme une boîte d'échange de données, tout ou partie des blocs disponibles dans la mémoire pouvant être utilisés pour cet échange de données . Modes de fonctionnement du circuit intégré ICC4
Le circuit intégré ICC4 comprend une unité de traitement ML4 configurée pour opérer selon trois modes de fonctionnement définis par deux bits de configuration SBO, SBl. Comme décrit par la table 2 ci- dessous, et représenté sut la figure 9, le circuit intégré ICC4 présente un mode de fonctionnement Standard (SBO-SBl=Il) , un mode de fonctionnement Transparent (SBO-SBl=IO) et un mode de fonctionnement "Tampon" (SBO-SBl=Ol) .
Table 2
Dans un mode de réalisation de l'unité de traitement ML4 illustré sur la figure 8B, les bits de configuration SBO, SBl sont stockés dans la mémoire MEM, par exemple dans le bloc BLl. A la mise sous tension et par exemple au moment de l'exécution d'une procédure de remise à zéro POR ("Power On Reset") du circuit intégré, l'unité de traitement ML4 est configurée pour copier les bits SBO, SBl dans deux verrous volatiles LTlO, LTIl ("latches") et les copie également dans deux autres verrous volatiles LT20, LT21. Pour faciliter la compréhension de l'exposé, les bits de configuration copiés dans les verrous LTlO, LTIl sont désignés SBO, SBl et les bits de configuration copiés dans les verrous LT20, LT21 sont désignés SBO ' , SBl ' . Les bits SBO ' , SBl ' sont accessibles en écriture aux dispositifs DVl, DV2 au moyen d'une commande d'écriture [WR][ADSB01][DT01] dans laquelle ADSBOl est l'adresse des bits SBO, SBl dans le bloc non volatile BLl, et DTOl la valeur à donner aux bits SBO ' , SBl ' . L'unité de traitement ML4 est configurée pour ne pas exécuter cette instruction d'écriture dans la mémoire non volatile mais l'exécuter dans les verrous LT20, LT21 pour modifier les bits SBO', SBl'. Un mode de fonctionnement "configuration usine" est par ailleurs prévu pour configurer les bits non volatiles SBO, SBl au moment de la mise en service du circuit intégré, les bits SBO, SBl restant non accessibles en dehors de ce mode de fonctionnement. On circuit logique de comparaison peut être prévu pour donner la priorité aux bits de configuration non volatiles SBO, SBl tels que configurés en usine, par rapport aux valeurs des bits volatiles SBO', SBl' pouvant être modifiées au moyen d'une commande d'écriture. Par exemple, comme représente sur la figure 8B, le bit de configuration non volatile SBO et le bit de configuration volatile SBO' sont combines dans une première porte logique ET dont la sortie fournit un bit de configuration résultant SBO". De même, le bit de configuration non volatile SBl et le bit de configuration volatile SBl' sont combines dans une première porte logique ET dont la sortie fournit un bit de configuration résultant SBl", les bits de configuration résultants SBO", SBl" déterminant le mode de fonctionnement du circuit intègre. Ainsi, si le bit SBl est force a 0 en usine, le mode Tampon ne peut pas être sélectionne par le dispositif DVl ou DV2 car le bit résultant SBl" ne peut pas être égal a 1 Ce mécanisme permettant d'interdire certains modes est inhibe si les bits SBO, SBl sont configures a 1 en usine.
Dans d'autres variantes de réalisation, les bits SBO', SBl' peuvent être utilises pour configurer le circuit intègre, les portes logiques de comparaison étant dans ce cas supprimées. De même, les bits SBO, SBl tel que copies dans les verrous LTlO, LTIl pourraient être utilises directement pour déterminer le mode de fonctionnement. Les verrous LT20, LT21 seraient alors supprimes et les verrous LTlO, LTIl pourraient être rendus accessibles en écriture. Quel que soit le mode de réalisation retenu, les bits SBO, SBl tels que mémorises dans le bloc BLl de la mémoire non volatile MEM déterminent le mode de fonctionnement du circuit intègre a sa mise sous tension, tant que l'un des dispositifs DVl, DV2 n'intervient pas pour modifier les bits SBO', SBl' (ou les bits SBO, SBl tel que copie dans les verrous LTlO, LTIl, si les verrous LT20, LT21 ne sont pas prévus) . Caractéristiques générales des modes de fonctionnement Le mode Standard est conforme a celui qui a ete décrit plus haut. Le circuit de routage MX assure seulement la transition de signaux entre l' unité de traitement ML4 et le circuit CLER, le port CTP est desactive, et le circuit intègre ICC4 opère comme un circuit intègre sans contact conventionnel .
Le mode Transparent est également conforme a ce qui a ete décrit plus haut : le circuit MX et le port CTP sont actifs et les commandes d'écriture et de lecture de la mémoire ne sont pas exécutées de façon conventionnelle, l' unité de traitement ML4 écrivant les données reçues dans le tampon BUF au lieu de les écrire dans la mémoire, et lisant le tampon BUF au lieu de lire la mémoire. Le circuit intègre ICC4 opère ainsi comme le circuit intègre ICC3 dans le mode Transparent. Les exemples d'utilisation du mode Transparent décrits plus haut en relation avec les figures 6A a 7D ne seront donc pas décrits de nouveau.
Dans le mode Tampon, le circuit intègre ICC4 opère comme le circuit intègre ICC2 décrit plus haut. Le circuit MX et le port CTP sont actifs et l' unité de traitement ML4 exécute des commandes d'écriture ou de lecture de la mémoire de façon conventionnelle. Gestion de l'énergie et de l'horloge Une contrainte d'un échange de données en temps non réel entre les dispositifs DVl et DV2 est que le circuit intègre ICC4 doit pouvoir être alimente électriquement en l'absence du dispositif DVl et par conséquent en l'absence du champ magnétique FLD fourni par le lecteur RDI. Egalement, le circuit intègre a besoin d'un signal d'horloge pour fonctionner, que le circuit d'extraction d'horloge CKCT ne peut pas fournir en l'absence du signal d'antenne Sac.
A cet effet le circuit intègre ICC4 comporte une borne d'alimentation PWP ("Power Pad") a laquelle est relie le dispositif DV2 et au moyen de laquelle ce dernier peut fournir au circuit intègre ICC4 une tension électrique complémentaire Vl1 en l'absence du signal d'antenne Sac. Une borne de masse GP ("Ground Pad") est également prévue pour que les deux composants puissent avoir une référence de potentiel commune (cette borne de masse peut également être incluse dans les connexions entre le dispositif DV2 et le port CTP) .
Le circuit intègre ICC4 comprend également un circuit générateur d'horloge CKGEN équipe d'un oscillateur OSC, pour fournir le signal d'horloge CKl a la place du circuit extracteur CKCT en l'absence du signal d'antenne. Le générateur CKGEN inclut un circuit détecteur VBS ("VB SENSE") qui détecte la présence du signal d'antenne Sac, par exemple en détectant la présence d'une tension alternative VB sur une borne de la bobine d'antenne Lc, formant ici le signal d'antenne Sac. Le générateur CKGEN est active automatiquement a la mise sous tension du circuit intègre par le circuit VBS si le signal d'antenne n'est pas présent. Le circuit VBS est d'un type en soi connu, utilise dans l'art antérieur dans les circuits intègres RFID de type "combi" (contact/sans contact) pour sélectionner une tension d'alimentation externe en l'absence de tension d'alimentation interne extraite du champ magnétique . La Table 3 ci-dessous illustre un mode de réalisation d'un procédé de gestion de l'énergie et de l'horloge au sein du circuit intégré ICC4. Dans ce mode de réalisation, la tension d'alimentation Vl et le signal d'horloge CKl sont extraits du signal d'antenne Sac quand le circuit intégré est dans les modes Standard et Transparent. Lorsque le circuit intégré est dans le mode Tampon, la tension d'alimentation Vl est fournie par le circuit PSl si le signal d'antenne est présent ou est fournie par le dispositif DV2 si le signal d'antenne est absent.
Table 3
Divers autres modes de réalisation peuvent toutefois être prévus par l'homme de l'art. Par exemple, le mode Transparent pourrait être utilisé quand la tension Vl' est fournie par le dispositif DV2, tout en assurant l'extraction du signal d'horloge à partir du signal d'antenne. La tension Vl' pourrait être également fournie par une source de tension autonome (pile électrique par exemple) dans les applications où le circuit intégré est monté sur ou dans un support permettant d'embarquer une telle source de tension autonome. Sélection du mode de fonctionnement
Dans le mode de réalisation proposé ici à titre non limitatif, la sélection du mode de fonctionnement est faite d'abord à la mise sous tension du circuit intégré :
1) si les bits de configuration non volatiles SBO, SBl ont été mis respectivement à 0 et à 1 en usine, le circuit intégré se place par défaut dans le mode Tampon à la mise sous tension, le mode Transparent n'étant pas accessible au moyen d'une commande d'écriture visant à mettre a l lé bit volatile SBO ' , car le 0 du bit non volatile SBO 1 'apporterait sur le 1 du bit volatile SBO ' en sortie de la porte ET fournissant le bit résultant SBO" (Cf. Fig. 8B) ;
2) si les bits SBO, SBl ont été mis respectivement à 1 et à 0 en usine, le circuit intégré se place par défaut dans le mode Transparent à la mise sous tension, le mode Tampon n'étant pas accessible au moyen d'une commande écriture des bits SBO', SBl1 ;
3) enfin, si les bits SBO, SBl ont été mis tous deux à 1 en usine, un processus d'auto-configuration est prévu, conduit par l'unité de traitement ML4. Ce processus d'auto-configuration agit sur les bits de configuration volatile SBO ' , SBl ' de la manière suivante :
- l'unité de traitement place le circuit intégré dans le mode Standard à la mise sous tension si le signal d'antenne Sac est présent. La détection du signal d'antenne est par exemple faite par le circuit VBS qui adresse à l'unité de traitement ML4 un signal de détection DET. Le dispositif DVl peut ensuite placer le circuit intégré dans le mode Tampon ou dans le mode Transparent au moyen d'une commande d'écriture des bits SBO1, SBl' ;
- l'unité de traitement place le circuit intégré dans le mode Tampon à la mise sous tension si le signal d'antenne Sac n'est pas présent. En effet, le fait que l'unité de traitement soit active signifie que la tension Vl' est fournie par le dispositif DV2. Le dispositif DV2 doit donc pouvoir accéder au circuit intégré. L'auto-configuration dans le mode Tampon garantit que le circuit MX et le port CTP sont actifs et l'unité de traitement ML4 pourra recevoir des commandes d'écriture ou de lecture envoyées par le dispositif DV2.
Qn distingue ainsi dans le mode Tampon deux sous-modes de fonctionnement :
- un mode de fonctionnement synchrone ou le signal d'horloge est extrait du champ magnétique, et où le circuit intégré peut donc échanger des données avec le dispositif DVl,
- un mode de fonctionnement asynchrone ou le signal d'horloge est fourni par le générateur interne CKGEN.
Exemple d'utilisation du mode Tampon Les figures 10A à 10D illustrent une séquence d'envoi de données du dispositif DVl au dispositif DV2 lorsque le circuit intégré est dans le mode Tampon, et les figures 11A à HD illustrent une séquence d'envoi de données du dispositif DV2 au dispositif DVl lorsque le circuit intégré est dans le mode Tampon.
Transmission de données du dispositif DVl au dispositif DV2 - Mode Tampon Écriture de données par le dispositif DVl
Qn suppose dans ces exemples que le circuit intégré a été préalablement mis dans le mode Tampon synchrone selon l'une des méthodes indiquées ci-dessus.
Au cours d'une étape représentée sur la figure 1OA, le dispositif DVl envoie au circuit intégré ICC4 une commande [WR] [AD] [DT] contenant les données destinées au dispositif DV2. Simultanément une copie de la commande [WR] [AD] [DT] est transmise en temps réel au dispositif DV2 par le circuit MX (non représenté) . L'unité de traitement ML4 écrit ensuite les données DT dans la mémoire MEM, à l'adresse indiquée dans la commande.
Au cours d'une étape représentée sur la figure 10B, l'unité de traitement ML4 envoie un accusé de réception d'écriture [ACK] au dispositif DVl, signifiant que la commande d'écriture a été exécutée. Le circuit MX transmet en temps réel une copie de cet accusé de réception au dispositif DV2.
Les étapes des figures 1OA et 10B peuvent éventuellement être répétées autant de fois que nécessaire si le dispositif DVl doit communiquer une longue chaîne de bits au dispositif DV2. Comme ce dernier sait que le circuit intégré a été placé dans le mode Tampon, il n'intervient pas et ne cherche pas à lire les données tant que le lecteur RDI émet le champ magnétique FLD. L'interruption de la fourniture du champ magnétique, qui se traduit par la disparition de la tension Vl que le dispositif DV2 surveille, peut donc être utilisée par le dispositif DV2 comme un indicateur que les données peuvent être lues de la manière représentée sur les figures 10C et 10D.
Lecture des données par le dispositif DV2
On suppose ici que le lecteur RDI a cessé d'émettre le champ magnétique (ou que le circuit intégré a été retiré du champ magnétique par l'utilisateur. La tension Vl extraite du champ a disparu et le circuit intégré a cesse de fonctionner. Le dispositif DV2 fournit alors la tension supplétive Vl '. Le circuit intégré est remis sous tension, le circuit VBS (Fig. 8A) détecte l'absence du signal d'antenne et active le générateur d'horloge CKGEN. Ce dernier fournit le signal d'horloge CKl a la place du circuit extracteur CKCT. L'unité de traitement place le circuit intègre dans le mode Tampon II s ' agit ici du mode Tampon asynchrone Au cours de l'étape représentée sur la figure 10C, le dispositif DV2 adresse au circuit intègre une commande de lecture [RD] [AD] pointant vers une adresse utilisée par le dispositif DVl pour écrire les données. A l'étape illustrée sur la figure 1OD, l'unité de traitement ML4 lit les données DT dans la mémoire a l'adresse spécifiée par la commande et les fournit au dispositif DV2. Ces étapes peuvent être répétées autant que nécessaire. Comme le dispositif DV2 a reçu copie des commande d'écriture envoyées par le dispositif DVl, il sait ou se trouvent les données a lire. En supposant, dans une variante, que le dispositif DV2 n'ait pas analyse ces commandes et n'ait pas mémorise les adresses ou les données ont ete écrites, il peut effectuer un balayage en lecture du contenu de la mémoire MEM pour les retrouver.
Une variante de ces étapes peut être implementee dans le mode Tampon synchrone. Dans ce cas le dispositif DV2 lit les données alors que le champ FLD est encore présent, voire avant que le dispositif DVl ait termine d'écrire toutes les données qu'il veut placer dans la mémoire MEM. Un mode de réalisation du circuit de routage MX dans lequel les conflits éventuels de données entrantes sont gères est décrit plus loin. Une telle gestion des conflits comprend le verrouillage du canal de communication sans contact si le dispositif DV2 est le premier a envoyer des données au circuit ICC4 ou le verrouillage du port de communication a contact CTP si le dispositif DVl est le premier a envoyer des données au circuit ICC4. Une telle gestion des conflits éventuels de données entrantes s'applique également au mode Transparent.
Transmission de données du dispositif DV2 au dispositif DVl - Mode Tampon
Ecriture de données par le dispositif DV2
On suppose ici que le dispositif DVl est absent (ou n'émet pas le champ magnétique) au cours des étapes représentées sur les figures 11A et HB. Le circuit intègre ICC4 est alimente électriquement par la tension Vl' fournie par le dispositif DV2 et le signal d'horloge est fourni par le générateur CKGEN. Le circuit intègre se place ainsi dans le mode Tampon asynchrone Au cours de l'étape représentée sur la figure 11A, le dispositif
DV2 envoie au circuit intègre ICC4 une commande [WR] [AD] [DT] contenant les données destinées au dispositif DVl. L'unité de traitement ML4 écrit les données DT dans la mémoire MEM a l'adresse indiquée dans la commande .
Au cours de l'étape représentée sur la figure HB, l' unité de traitement ML4 envoie l'accuse de réception d'écriture [ACK] au dispositif DV2. Comme précédemment ces étapes peuvent être répétées plusieurs fois pour l'écriture dans la mémoire d'une chaîne de bits qui n'entre pas dans un seul bloc de la mémoire.
Comme précédemment, une variante de ces étapes peut être implementee dans le mode Tampon synchrone, en présence du champ magnétique
Lecture de données par le dispositif DV2 Au cours d'une étape représentée sur la figure HC, le dispositif DVl est présent et émet le champ magnétique FLD. On suppose ici que le circuit intègre vient d'être mis sous tension par l'apparition du champ magnétique et s'est place automatiquement dans le mode Tampon synchrone du fait que le signal d'antenne est présent. Le dispositif DVl cherche a savoir si le dispositif DV2 a dépose des données dans la mémoire MEM. Il envoie ainsi au circuit intègre une commande de lecture [RD] [AD] . Le dispositif DV2 reçoit copie de la commande de lecture et peut ainsi vérifier que les données qu'il a déposées dans la mémoire a l'attention du dispositif DVl sont en tram d'être lues. Au cours d'une étape représentée sur la figure HD, l' unité de traitement ML4 lit les données DT a l'adresse indiquée et les fournit au dispositif DVl ainsi qu'une copie au dispositif DV2 (ce dernier sait ainsi ce que lit le dispositif DVl) . Cette étape de lecture peut être répétée autant que nécessaire par le dispositif DVl, jusqu'à lecture complète de la mémoire ou a tout le moins de la partie de la mémoire utilisée comme une boîte d'échange de données.
Dans une variante, le circuit intègre est initialement dans le mode Tampon asynchrone, du fait par exemple que le dispositif DV2 a maintenu la tension Vl' après les étapes HC, HD Le circuit intègre continue a recevoir la tension Vl' mais l'apparition du signal d'antenne est détectée par le circuit VBS qui desactive le générateur d'horloge CKGEN. Le signal d'horloge est alors fourni par le circuit extracteur CKCT et le circuit intègre se trouve alors dans le mode Tampon synchrone pour établir un canal de communication sans contact et réaliser les étapes des figures HC, HD.
Exemple de réalisation du circuit ICC4 La figure 12 représente un mode de réalisation de certains éléments du circuit intègre ICC4, notamment le port de communication a contact CTP, le circuit d'emission/reception CLER et le circuit d'alimentation PSl.
Le port CTP comprend une borne unique d' entrée/sortie des données IOP ("I/O Pad"), un circuit récepteur IOBR ("I/O Bit Receiver") et un circuit émetteur IOBE ("I/O Bit Emitter") . Le circuit IOBR a une entrée reliée a la borne IOP et une sortie reliée au circuit de routage MX. Le circuit IOBE a une entrée reliée au circuit de routage et une sortie reliée a la borne IOP. Le circuit CLER comprend un circuit démodulateur DEMOD, un circuit modulateur MOD, un circuit récepteur BR ("Bit Receiver") et un circuit émetteur BE ("Bit Emitter") . Le circuit modulateur MOD a une sortie reliée a deux bornes TA, TB du circuit d'antenne pour effectuer une modulation de l'impédance de celui-ci (et par la même une modulation de charge qui est détectée par le lecteur RDI) lorsque des données DTx doivent être envoyées dans le canal de communication sans contact.
Le circuit démodulateur DMOD a une entrée reliée a la borne TB du circuit d'antenne pour extraire du signal d'antenne Sac un signal de modulation d'amplitude porteur de données DTr émis par le lecteur RDI. Le circuit détecteur VBS et le circuit extracteur d'horloge CKGEN sont également relies a la borne TB du circuit d'antenne.
Le circuit BR a une entrée reliée a une sortie du circuit démodulateur DEMOD, pour recevoir des données DTr démodulées mais codées, et une sortie reliée au circuit de routage MX pour fournir des données DTr décodées. Le circuit BE a une entrée reliée au circuit de routage MX pour recevoir des données DTx non codées, et une sortie reliée a une entrée du circuit modulateur MOD, pour fournir a ce dernier des données DTx codées non modulées. une tension alternative VA apparaît sur la borne TA du circuit d'antenne est et redressée par le circuit d'alimentation PSl pour obtenir la tension d'alimentation continue Vl. Le circuit PSl comprend ici une diode Dr (ou un transistor monte en diode) montée en inverse entre la borne TB du circuit d'antenne et la masse du circuit intègre, et une capacité de lissage Cs connectée entre la borne TA et la masse. Comme illustre sur la figure 13, la diode Dr impose sur la borne TB, relativement a la masse, une tension VB redressée semi-alternance, formant le signal d'antenne Sac, oscillant entre une tension -Vd représentant la tension de seuil de la diode en inverse et une tension Vmax dont l'amplitude dépend de la distance entre le circuit d'antenne et la bobine d'antenne du lecteur RDI (soit l' intensité du champ magnétique FLD) et le taux de couplage inductif. Par ailleurs la capacité de lissage Cs impose la tension d'alimentation continue Vl sur la borne TA du circuit d'antenne.
La figure 14 représente un mode de réalisation du circuit de routage MX. Le circuit MX comprend un circuit multiplexeur RMUX, un circuit démultiplexeur EMJX et un circuit de contrôle CCT qui configure les circuits RMUX et EMUX en fonction du mode de fonctionnement du circuit intègre ICC4 et des signaux entrants ou sortants. Le circuit RMUX comporte :
- des entrées reliées a des sorties du circuit BR qui fournissent un groupe de signaux FRCM_BR, - des entrées reliées a des sorties du circuit IOBR qui fournissent un groupe de signaux FRCM_IOBR,
- une entrée recevant un signal BE_RFNewBit fourni par le circuit BE, une entrée recevant un signal "IOBE_RFNewBit" fourni par le circuit IOBE, - une entrée de contrôle recevant un signal de configuration RMUXSEL fourni par le circuit CCT, et
- une sortie fournissant a l' unité de traitement ML4 un groupe de signaux "TO_ML".
Le circuit EMUX comporte : - des entrées recevant le groupe de signaux FROM_BR,
- des entrées recevant respectivement des signaux SendSOF, SendNewBit et BitToSend fournis par l' unité de traitement ML4,
- une entrée recevant le signal BE_RFNewBit,
- une entrée de contrôle recevant un signal de configuration EMUXSEL fourni par le circuit CCT,
- une sortie fournissant un groupe de signaux TO_BE qui est applique a des entrées du circuit BE, et - une sortie fournissant un groupe de signaux TO_IOBE qui est appliqué à des entrées du circuit IOBE.
Le circuit de contrôle CCT comporte :
- des entrées recevant des signaux BR_SOF, IOBR_SOF, BR_E0F fournis par les circuits BR ou IOBR,
- des entrées recevant un signal Reset de remise à zéro du circuit CCT et des signaux SBO, SBl fournis par l'unité de traitement ML4,
- des sorties fournissant des signaux IOBR_DISABLE (désactivation du circuit IOBR) , BR_DISABLE (désactivation du circuit BR) , EMUXSEL et RMUXSEL.
Le signal EMUXSEL détermine la fonction de démultiplexage que le circuit EMUX réalise entre ses entrées et ses sorties et signal RMUXSEL détermine la fonction de multiplexage que le circuit RMUX réalise entre ses entrées et ses sorties. Les signaux SBO, SBl sont identiques en valeur aux bits de configuration résultants SBO", SBl" et sont générés automatiquement après lecture de ces derniers par l'unité de traitement ML4 dès la mise sous tension du circuit intégré, ou après une écriture du bloc BLl visant à configurer le circuit intégré dans un autre mode de fonctionnement que le mode Standard. On se référera maintenant à la description complémentaire du circuit MX qui figure en Annexe et fait partie intégrante de la description. En particulier, la Table 4 décrit les divers signaux échangés entre les éléments du circuit MX et les éléments ML4, BE, BR, IOBE, IOBR. La Table 5 décrit la composition des groupes de signaux, et la Table 6 décrit la fonction des signaux décrits par la Table 4. La Table 5 est également représentée sur la figure 15 qui complète la figure 14.
La Table 7 en Annexe, également représentée sur la figure 17, décrit la fonction de multiplexage que réalise le circuit RMUX, la colonne de gauche mentionnant les sorties du circuit RMUX et les deux autres colonnes indiquant quel est le signal d'entrée qui est amené sur la sortie correspondante (sortie figurant sur la même ligne) en fonction de la valeur du signal RMUXSEL.
La Table 8 en Annexe, également représentée sur la figure 16A, décrit la fonction de démultiplexage que réalise le circuit EMUX, la colonne de gauche mentionnant les sorties du circuit EMUX et les quatre autres colonnes indiquant quel est le signal d'entrée qui est amené sur la sortie correspondante (sortie figurant sur la même ligne) en fonction de la valeur du signal EMUXSEL.
La figure 16B représente une version développée équivalente de la Table 8, qui montre plus clairement la fonction de multiplexage réalisée par le circuit EMUX en fonction du signal EMUXSEL. Les sorties du circuit EMUX sont identifiées dans la colonne de gauche pour chaque valeur de EMUXSEL et les entrées du circuit EMUX sont identifiées dans la ligne du haut. Des croix indiquent quelle entrée est recopiée sur quelle sortie . Le circuit EMUX présente deux mode de fonctionnement, à savoir un mode de fonctionnement "Standard" qui est sélectionné quand le circuit intégré ICC4 est dans le mode Standard, et un mode "Contact" qui est sélectionné quand le circuit intégré est dans le mode "Transparent" ou "Tampon". Dans ces deux derniers modes de fonctionnement, le port de communication à contact CTP est dans l'état actif et le circuit MX réalise le routage décrit plus haut.
Dans le mode Standard (EMUXSEL = 00) le port de communication CTP est désactivé ("disabled") . Les signaux reçus par le circuit EMUX sont exclusivement envoyés au circuit BE. Dans le mode Contact, le signal EMUXSEL peut présenter trois valeurs correspondant à trois démultiplexages différents :
- EMUXSEL = 01 : Une commande a été précédemment reçue via l'interface de communication sans contact et une réponse à cette commande est envoyée dans le canal de communication sans contact. Au même moment une copie de cette réponse est envoyée sur la borne IOP.
- EMUXSEL = 10 : Une commande est en train d'être reçue via l'interface de communication sans contact. Au même moment une copie des données reçues (formant la commande) est envoyée sur la borne IOP.
- EMUXSEL = 11 : Une commande a été reçue par l'intermédiaire de la borne IOP. Une réponse est envoyée uniquement sur la borne IOP sans transmission à l'interface de communication sans contact.
Afin de permettre la transmission en temps réel, sur la borne IOP, de données reçues via le canal de communication sans contact et fournies par le circuit BR après avoir été décodées par ce dernier, le circuit IOBE comporte un mode de fonctionnement "asservi" qui est activé en plaçant le signal de contrôle IOBE_BitRateEn à 1. Lorsque ce signal est à 1, le signal IOBE BitRate permet de contrôler l'envoi des données par le circuit IOBE Le mode de fonctionnement asservi est active quand EMJXSEL=01 (données fournies par l' unité de traitement ML4 a recopier sur la borne I0P) et quand EMUXSEL=IO (données fournies par le circuit BR a recopier sur la borne IOP) . Dans le premier cas le signal de contrôle IOBE_BitRate recopie le signal BE_RFNewBit (Cf. figure 16B) qui est émis par le circuit BE quand celui-ci est prêt a envoyer une donnée dans le canal de communication sans contact. Ainsi l'envoi de données sur la borne IOP est fait en synchronisation avec l'émission de données dans le canal de communication sans contact par le circuit BE (le circuit IOBE est donc asservi au circuit BE) . Dans le second cas le signal de contrôle IOBE_BitRate recopie le signal BR_BitReady (Cf. figure 16B) qui est émis par le circuit BR lorsque celui-ci a reçu une donnée via le canal de communication sans contact. Ainsi, l'envoi de données sur la borne IOP est effectue en temps réel en synchronisation avec la réception de données via le canal de communication sans contact par le circuit BR (le circuit IOBE est donc ici asservi au circuit BR) .
Lorsque le signal de contrôle IOBE_BitRateEn est égal a 0, le circuit IOBE n'est plus dans le mode asservi et calcule lui-même, au moyen d'une minuterie interne, le temps d'envoi d'un bit, puis renvoie le signal IOBE_RFNewBit lorsqu'il est prêt a envoyer un nouveau bit Ce mode de fonctionnement est utilise quand EMUXSEL=Il, ce qui correspond au cas ou le circuit intègre échange des données exclusivement avec le dispositif DV2.
Il appartient a l'homme de l'art souhaitant rmplementer ce mode de réalisation de choisir la valeur logique correspondant a l'état actif des divers signaux décrits ici, par exemple le "1" pouvant être choisi par convention pour représenter l'état actif et le "0" pouvant être choisi pour représenter l'état inactif d'un signal. Il appartient également a l'homme de l'art de décider, en fonction des circuits logiques utilises, qu'un signal est considère comme émis lorsqu'il présente un front montant ou un front descendant, et de choisir les synchronisations appropriées entre les divers signaux.
La figure 18A est un organigramme qui décrit un processus de décision implemente par le circuit de contrôle CCT lors de la réception de données, pour fixer la valeur du signal EMUXSEL qui configure le mode de fonctionnement du circuit de demultiplexage EMUX. Après avoir été remis à zéro par le signal Reset, le circuit CCT met à 0 le signal BR_DISABLE pour activer le circuit BR assurant la réception des bits dans le canal de communication sans contact. Il met également le signal IOBR_DISABLE à 1 pour désactiver à toutes fins utiles le circuit IOBR assurant la réception de bits sur la borne IOP. Le circuit CCT détermine ensuite si le mode Contact est autorisé ou non. La réponse est négative si les signaux SBO, SBl sont tous deux égaux à 1. Dans ce cas le circuit de contrôle met le signal EMUXSEL à la valeur 00 (mode Standard) et attend la prochaine remise à zéro (décidée par l'unité de traitement ML4) .
Le mode Contact est au contraire autorisé si l'un des signaux SBl ou SBO est égal à 0 (mode Transparent ou mode Tampon) . Dans ce cas le circuit CCT met le signal IOBR_DISABLE à 0 pour activer le circuit de réception IOBR puis attend de recevoir le signal BR_SOF indiquant la réception d'un début de trame via le canal de communication ou de recevoir le signal IOBR_SOF indiquant la réception d'un début de trame sur la borne IOP. Si le signal IOBR_SOF est reçu le premier, le circuit CCT met à 1 le signal BR_DISABLE pour désactiver le circuit BR et empêcher une collision entre les données en cours de réception sur la borne IOP et des données qui pourraient être reçues d'un instant à l'autre via le canal de communication sans contact. Également, le circuit CCT met le signal EMUXSEL à la valeur 11 (Cf. figure 16B, communication exclusive entre le circuit intégré et le dispositif DV2) puis attends la prochaine remise à zéro. Si au contraire le signal BR_SOF est reçu le premier, le circuit CCT met à 1 le signal IOBR_DISABLE pour désactiver le circuit IOBR et empêcher une collision entre les données en cours de réception via le canal de communication sans contact et des données qui pourraient être reçues d'un instant à l'autre sur la borne IOP. Également, le circuit CCT met le signal EMUXSEL à la valeur 10 (Cf. figure 16B) pour assurer le transfert au circuit IOBE d'une copie de toutes les données reçues par le circuit BR via le canal de communication sans contact. Le circuit CCT attend ensuite de recevoir le signal BR_EOF indiquant que le circuit BR a reçu une fin de trame via le canal de communication sans contact. Lorsque ce signal est reçu, il met le signal BR_DISABLE à 1 pour désactiver le circuit BR et met le signal EMUXSEL à la valeur 01 pour assurer le transfert au circuit IOBE de toutes les données envoyées par l' unité de traitement au circuit BE, puis attend la prochaine remise à zéro.
La figure 18B est un organigramme qui décrit le processus de décision implémenté par le circuit de contrôle CCT lors d'une émission de données, pour déterminer la valeur du signal RMUXSEL qui configure le mode de fonctionnement du circuit de multiplexage RMUX.
Après avoir été remis à zéro par le signal Reset, le circuit CCT détermine si le mode Contact est autorise ou non. La réponse est négative si les signaux SBO, SBl sont tous deux égaux à 1. Dans ce cas le circuit CCT met le signal RMUXSEL à la valeur 00 (mode Standard) et attend la prochaine remise à zéro (décidée par l'unité de traitement ML4) . Le mode Contact est comme précédemment autorisé si l'un des signaux SBl ou SBO est égal a 0. Dans ce cas le circuit CCT attend de recevoir le signal BR_SOF indiquant la réception d'un début de trame via le canal de communication ou de recevoir le signal IOBR_SOF indiquant la réception d'un début de trame sur la borne IOP. Si le signal BR_SOF est reçu le premier, le circuit CCT met à 0 le signal RMUXSEL pour que les données entrantes et les signaux fournis par le circuit BR soient envoyées à l'unité de traitement ML4 (Cf. Table 7 ou figure 17), et attend la prochaine remise à zéro. Si le signal IOBR_SOF est reçu le premier, le circuit CCT met à 1 le signal RMUXSEL pour que les données entrantes et les signaux fournis par le circuit IOBR soient envoyés à l'unité de traitement ML4, et attend la prochaine remise à zéro.
La réalisation d'un canal de communication bidirectionnel entre la borne IOP et le dispositif DV2 se sera pas ici décrite en détail et peut être faite de toute manière connue appropriée. A titre d'exemple, la figure 19 représente un canal de communication à contact comprenant une ligne conductrice Ll reliant la borne IOP au dispositif DV2 et une ligne L2 véhiculant la tension Vl ' . Dans un mode de réalisation, le circuit intégré ICC4 et le dispositif DV2 peuvent chacun tirer la ligne a 0 au moyen d'un transistor NMOS ayant sa source à la masse , ou à 1 au moyen d'un transistor PMOS ayant sa source recevant la tension Vl ou Vl' (non représenté) .
Le codage des données et le format des champs de début de trame SOF et de fin de trame EOF dans le canal de communication a contact peut être de tout type connu approprié. Dans un mode de réalisation, le codage des données et le format des champs de début de trame SOF et de fin de trame EOF dans le canal de communication à contact est. le même que celui utilisé par le canal de communication sans contact. Il peut être avantageusement prévu que le canal de coitmunication sans contact fonctionne selon plusieurs protocoles sans contact connus, par exemple ISO 14443 et ISO 15693.
A titre d'exemple, la figure 20 représente un codage des données de type PWM (Modulation de largeur d'impulsions) dans le canal de communication à contact selon un protocole connu tel ISO 14443. Le "0" est codé par une impulsion à 1 de durée TO au sein d'une période du signal d'horloge et le "1" est codé par une impulsion à 1 d'une durée Tl supérieure à TO au sein de la période du signal d'horloge. De même, un champ de début de trame SOF est codé par une impulsion à 1 intervenant à un instant Tsofl calculé à compter du premier passage à zéro du signal de donnée sur la ligne Ll et présentant une durée Tsof2, et un champ de fin de trame EOF est codé par une impulsion à 1 d'une durée Teof supérieure à TO et Tl.
On a démontré dans ce qui précède la faisabilité et l ' intérêt d' un mode de fonctionnement Transparent d'un circuit intégré sans contact NFC, où des données reçues via le canal de communication sans contact ou envoyées dans le canal de communication sans contact sont recopiées en temps réel sur un port de communication à contact en utilisant un circuit à logique câblée de conception simple et peu coûteuse utilisant une fonction de démultiplexage. Des modes de réalisation de l'invention peuvent permettre de réaliser des circuits intégrés à bas coût visant à promouvoir le développement de la technologie NFC dans divers domaines d'application. De tels circuits intégrés peuvent pouvant être implantés dans des dispositifs connus et servir de dispositif d'échange de données NFC sans nécessiter d'apporter des modifications structurelles aux dispositifs hôtes et nécessitant seulement des modifications de software peu coûteuses.
Un dispositif d'échange de données selon l'invention est susceptible de diverses variantes de réalisation. Notamment on a décrit dans ce qui précède les modes de fonctionnement Tampon .ou Transparent permettant au dispositif DV2 de communiquer des données au dispositif DVl en utilisant une zone mémoire du circuit intégré comme boîte d'échange de données (tampon volatile pour le mode Transparent et mémoire non volatile pour le mode Tampon) . Une transmission en temps réel au dispositif DVl de données fournies par le dispositif DV2 pourrait aussi être prévue Un mode de réalisation ICC5 du circuit intègre, représente sur la figure 21, illustre un mode de réalisation ICC5 du circuit intègre permettant de mettre en œuvre cette option. Le circuit intègre ICC5 se distingue du circuit intègre ICC4 en ce qu ' il comporte une borne d'horloge CKP recevant le signal d'horloge CKl a laquelle le dispositif DV2 est relie. En mode synchrone (mode Transparent ou mode Tampon synchrone) le signal d'horloge CK est extrait du champ magnétique et est utilise par le circuit intègre ICC5 pour gérer le canal de communication sans contact. Le signal CK permet ainsi au dispositif DV2 de se synchroniser au canal de communication sans contact. Dans ce cas, les données fournies au circuit IOBR par le dispositif DV2 peuvent être envoyée directement dans le canal de communication sans contact sans passer par le tampon BUF ou la mémoire MEM.
Par ailleurs, le circuit MX tel que représente sur la figure 14 n'est qu'un exemple de ce que l'homme de l'art pourrait réaliser a la lumière de l'enseignement divulgue dans la présente demande. Au lieu d'utiliser des circuits de multiplexage et de demultiplexage, la fonction de copie et de routage urplementee par le circuit MX peut être réalisée d'une autre manière, par exemple avec des machines d'états ("state machines") a nombre d'états fini, avec des circuits a décalage, etc.
Par ailleurs, bien que le circuit MX ait ete décrit comme un circuit indépendant de l' unité de traitement ML2, ML3, ML4 pour faciliter la compréhension de l'invention, il apparaîtra clairement a l'homme de l'art que la fonction de routage réalisée par le circuit MX peut être incorporée dans l' unité de traitement ML2, ML3 ou ML4, celle- ci devant alors être équipée d' entrées/sorties reliées au port de communication CTP. De même, les fonctions réalisées par les circuits IOBR et IOBR peuvent être intégrées dans l' unité de traitement, laquelle peut alors être directement reliée a la borne IOP.
Egalement, bien que l'on ait propose de ne prévoir qu'une seule borne de communication bidirectionnelle IOP pour limiter le nombre de contacts du circuit intègre, le canal de communication a contact pourrait utiliser deux lignes de transmission de données "half-duplex", voire comprendre un bus parallèle en transformant en temps réel les données reçues en série via le canal de communication sans contact en des données parallèle au moyen de registres a décalage.
Enfin, bien que des modes préfères de réalisation de l'invention visent un circuit intègre a bas coût distinct du dispositif hôte DV2, l'ensemble de la circuiteπe mettant en œuvre les idées et moyens de l'invention, par exemple celle représentée sur la figure 12, pourrait être intègre dans le dispositif hôtes DV2. Cela pourrait par exemple être le cas si le dispositif DV2 est lui-même un circuit intègre destine a des applications spécifiques, et pouvant recevoir la circuiteπe qui a ete décrite dans ce qui précède sous une forme intégrée sur la même plaquette de semi-conducteur. Dans ce cas les connexions entre les ports de communication a contact CTP et le reste des éléments du dispositif DV2 sont des connexions internes a la plaquette de semi-conducteur recevant le circuit ICC4 et le dispositif DV2.
ANNEXE Faisant partie intégrante de la description Table 4 - Grou e de sinaux et si naux
Table 5 - Com osition des rou es de si naux
Table 6 - Descri tion des si naux

Claims

REVENDICATIONS
1. Dispositif d'échange de données (ICC2, ICC3, ICC4) en circuit intégré sur microplaquette de seπα-conducteur, comprenant :
- une interface de communication sans contact NFC passive (Lc, Ca, CLER) pour établir un canal de communication sans contact avec un composant NFC actif (RDI, DVl) , et
- une unité de traitement (ML2, ML3, M4) pour traiter des commandes reçues via l'interface de communication sans contact, caractérisé en ce qu'il comprend en outre :
- un port de communication à contact (CTP, IOP) , et - un circuit de routage à logique câblée (MX) configuré pour recopier en temps réel sur le port de communication à contact des données (DTr) que le dispositif reçoit via l'interface de communication sans contact.
2. Dispositif selon la revendication 1, dans lequel le circuit de routage est également configuré pour recopier en temps réel sur le port de communication à contact des données (DTx) que le dispositif émet via l'interface de communication sans contact.
3. Dispositif (ICC3, ICC4) selon l'une des revendications 1 et 2, configurable dans un premier mode de fonctionnement dans lequel des données (DTr) reçues via l'interface de communication sans contact ne sont pas recopiées sur le port de communication à contact (CTP, IOP) et dans un second mode de fonctionnement dans lequel des données sont recopiées sur le port de communication à contact.
4. Dispositif selon l'une des revendications 1 à 3, dans lequel le circuit de routage (MX) est également configuré pour fournir à l'unité de traitement des données reçues (DTr') via le port de communication à contact (CTP, IOP) et fournir au port de communication à contact des données (DTx') fournies par l'unité de traitement, de manière que l'unité de traitement puisse dialoguer avec un dispositif externe (DV2, MP) via le port de communication à contact.
5. Dispositif selon la revendication 4, dans lequel le circuit routage (MX, CCT, PMUX, EMUX) traitement est configuré pour :
- détecter si des premières données entrantes (BR_SOF, IOBR_SOF) sont reçues via l'interface de communication sans contact ou via le port de communication à contact, et
- désactiver ou inhiber temporairement (IOBR_DISABLE, BRJDISABLE) un circuit de réception de données (IOBR) du port de communication à contact si les données entrantes sont reçues via l'interface de communication sans contact, ou - désactiver ou inhiber temporairement un circuit de réception de données (BR) de l'interface de communication sans contact si les données entrantes sont reçues via le port de communication à contact.
6. Dispositif selon l'une des revendications 1 à 5, comprenant une mémoire non volatile (MEM) et dans lequel l'unité de traitement est configurée pour exécuter une commande d'écriture ([WR][AD][DT]) de la mémoire comprenant une adresse d'écriture (AD) et des données à écrire (DT, DTr) , et une commande de lecture ( [RD] [AD] ) de la mémoire comprenant une adresse de lecture (AD) .
7. Dispositif selon la revendication 6, configurable dans un mode de fonctionnement Transparent dans lequel :
- le circuit de routage recopie en temps réel sur le port de communication à contact des données que le dispositif échange via l'interface de communication sans contact, et
- en réponse à une commande d'écriture de données (DT, DTr) dans la mémoire non volatile, l'unité de traitement n'écrit pas les données dans la mémoire non volatile mais les écrit dans un tampon volatile (BUF) .
8. Dispositif selon la revendication 7 dans lequel, dans le mode de fonctionnement Transparent, l'unité de traitement est configurée pour :
- en réponse à une commande d'écriture de données dans la mémoire non volatile, écrire les données les données (DT, DTr) dans le tampon volatile (BUF) et positionner un drapeau (F) a une valeur déterminée indiquant que des données ont ete écrites dans le tampon volatile, et
- exécuter des commandes d'écriture et de lecture du drapeau (F) reçues après avoir positionne le drapeau.
9. Dispositif selon l'une des revendications 7 et 8, comprenant au moins un bit de configuration (SBO, SBl, SBO', SBl') accessible en écriture configure pour placer le dispositif dans le mode de fonctionnement Transparent ou dans un mode de fonctionnement standard dans lequel des données échangées par le dispositif via l'interface de communication sans contact ne sont pas recopiées par le circuit de routage (MX) sur le port de communication a contact.
10. Dispositif selon l'une des revendication 7 a 9, comprenant au moins un bit de configuration (SBO, SBl, SBO', SBl') accessible en écriture configure pour placer le dispositif dans le mode de fonctionnement Transparent ou dans un mode de fonctionnement Tampon dans lequel des données échangées par le dispositif via l ' interface de communication sans contact sont recopiées sur le port de communication a contact par le circuit de routage (MX) et dans lequel l' unité de traitement exécute des commandes d'écriture de données de la mémoire en écrivant les données dans la mémoire.
11. Dispositif selon l'une des revendications 1 a 10, dans lequel le port de communication a contact comprend une borne d' entrée/sortie de données bidirectionnelle (IOP) , un circuit émetteur de données (IOBE) et un circuit récepteur de données (IOBR) relies tous deux a la borne d' entrée/sortie .
12. Dispositif selon l'une des revendications 1 a 11, comprenant .
- un circuit (PSl) d'extraction d'une première tension d'alimentation électrique (Vl) a partir d'un signal d'antenne (Sac) présent dans un circuit d'antenne (Lc, Ca) de l'interface de communication sans contact, et - un contact d'alimentation électrique (PWP) pour recevoir une tension d' alimentation électrique externe en l ' absence de signal d'antenne.
13. Dispositif selon l 'une des revendications 1 à 12, comprenant : - un circuit (CKCT) d' extraction d'un signal d'horloge (CKl) à partir d'un signal d' antenne (Sac) présent dans un circuit d'antenne (Lc, Ca) de l' interface de communication sans contact, et
- un circuit (CKGEN) pour générer le signal d'horloge (CKl) en l ' absence de signal d'antenne.
14. Système d'échange de données comprenant :
- un premier dispositif terminal (DVl) comprenant un lecteur de circuit intégré sans contact (RDI) ,
- un dispositif d'échange de données (ICC2, ICC3, ICC4) selon l'une des revendications 1 à 13,
- un second dispositif terminal (DV2) relié au port de communication à contact (CTP) du dispositif d'échange de données, et dans lequel les premiers et seconds dispositifs terminaux (DVl, DV2) sont configurés pour échanger des données via le dispositif d'échange de données et le lecteur de circuit intégré sans contact.
15. Système d'échange de données selon la revendication 14, dans lequel le second dispositif terminal (DV2) est configuré pour communiquer des données (DTr") au premier dispositif terminal (DVl) en envoyant au dispositif d'échange de données des commandes d'écriture de ces données dans une mémoire (MEM) du dispositif d'échange de données utilisée comme boîte d'échange de données.
16. Système d'échange de données selon l'une des revendications 14 et 15, dans lequel le premier dispositif terminal (DVl) est configuré pour communiquer des données (DTr) au second dispositif terminal (DV2) en envoyant au dispositif d'échange de données des commandes d'écriture de ces données dans une mémoire (MEM) du dispositif d'échange de données .
17. Procédé pour échanger des données sans contact (DTr) avec un dispositif terminal (DV2) dépourvu d'une fonction de lecteur NFC, caractérisé en ce qu'il comprend les étapes consistant à :
- prévoir un dispositif d'échange de données (ICC2, ICC3, ICC4) comprenant une interface de communication sans contact NFC passive (Lc,
Ca, CLER), une unité de traitement (ML2, ML3, M4) pour traiter des commandes reçues via l'interface de communication sans contact,
- prévoir un port de communication à contact (CTP, IOP) dans le dispositif d'échange de données, - connecter le dispositif terminal (DV2) au port de communication à contact du dispositif d'échange de données,
- établir un canal de communication sans contact avec le dispositif d'échange de données,
- transférer des données (DTr) au dispositif d'échange de données (ICC2, ICC3, ICC4) via le canal de communication sans contact,
- recopier en temps réel, sur le port de communication à contact (CTP, IOP) du dispositif d'échange de données, les données entrantes reçues par le dispositif d'échange de données,
- recevoir les données dans le second dispositif terminal (DV2) via le port de communication à contact du dispositif d'échange de données.
18. Procédé selon la revendication 17, comprenant les étapes consistant à
- faire envoyer par le dispositif d'échange de données, dans le canal de communication sans contact, un accusé de réception (ACK) des données, et
- recopier l'accusé de réception en temps réel sur le port de communication à contact du dispositif d'échange de données.
19. Procédé selon l'une des revendications 17 et 18, dans lequel l'étape de transfert des données (DTr) au dispositif d'échange de données (ICC2, ICC3, ICC4) comprend une étape consistant à envoyer au dispositif d'échange de données une commande ([WR][AD][DT]) d'écriture des données (DTr) dans une mémoire non volatile (MEM) du dispositif d'échange de données.
20. Procédé selon la revendication 19, comprenant les étapes consistant à :
- recopier en temps réel, sur le port de communication à contact du dispositif d'échange de données de données, la commande d'écriture des données, et
- recevoir la commande d'écriture des données dans le second dispositif terminal (DV2) via le port de communication a contact du dispositif d'échange de données.
21. Procède selon la revendication 20, comprenant une étape consistant à configurer le dispositif d'échange de données en sorte qu'il exécute la commande d'écriture en écrivant les données (DTr) dans une zone de la mémoire (MEM) désigne par une adresse (AD) incluse dans la commande d'écriture.
22. Procède selon la revendication 20, comprenant une étape consistant à configurer le dispositif d'échange de données en sorte qu'il exécute la commande d'écriture en écrivant les données dans un tampon volatile (BUF) .
23. Procédé selon la revendication 20, comprenant une étape consistant à configurer le dispositif d'échange de données en sorte qu'il exécute la commande d'écriture en écrivant les données dans un tampon volatile (BUF) et qu'il positionne un drapeau (F) à une valeur déterminée indiquant que des données ont été écrites dans le tampon volatile.
24. Procédé selon la revendication 23, comprenant une étape consistant à, après avoir reçu une copie de la commande, faire adresser au dispositif d'échange de données, par le dispositif terminal (DV2) , à titre d'accusé de réception, une commande d'écriture dans le drapeau (F) d'une donnée dont la valeur est différente de ladite valeur déterminée.
25. Procédé selon l'une des revendications 17 à 24, comprenant une étape de réception de données (DTr") envoyées par le dispositif terminal (DV2) comprenant les étapes consistant à :
- transférer les données (DTr") du dispositif terminal (DV2) au dispositif d'échange de données en faisant adresser au dispositif d'échange de données, par le dispositif terminal, une commande d'écriture des données dans une mémoire non volatile (MEM) du dispositif d'échange de données utilisée comme boîte d'échange de données, et adresser au dispositif d'échange de données, via le canal de communication sans contact, une commande de lecture des données dans la mémoire (MEM) du dispositif d'échange.
EP09784307A 2008-08-08 2009-07-28 Dispositif sans contact ayant un mode de fonctionnement transparent Withdrawn EP2335159A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0804518 2008-08-08
PCT/FR2009/000933 WO2010015734A2 (fr) 2008-08-08 2009-07-28 Dispositif sans contact ayant un mode de fonctionnement transparent

Publications (1)

Publication Number Publication Date
EP2335159A2 true EP2335159A2 (fr) 2011-06-22

Family

ID=40473406

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09784307A Withdrawn EP2335159A2 (fr) 2008-08-08 2009-07-28 Dispositif sans contact ayant un mode de fonctionnement transparent

Country Status (2)

Country Link
EP (1) EP2335159A2 (fr)
WO (1) WO2010015734A2 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11080701B2 (en) 2015-07-02 2021-08-03 Royal Bank Of Canada Secure processing of electronic payments
US11210648B2 (en) 2012-10-17 2021-12-28 Royal Bank Of Canada Systems, methods, and devices for secure generation and processing of data sets representing pre-funded payments
CA2830260C (fr) 2012-10-17 2021-10-12 Royal Bank Of Canada Virtualisation et donnees a traitement sur
CN107004190A (zh) 2014-10-10 2017-08-01 加拿大皇家银行 用于处理电子交易的系统
US11354651B2 (en) 2015-01-19 2022-06-07 Royal Bank Of Canada System and method for location-based token transaction processing
CA2974151C (fr) 2015-01-19 2023-11-21 Royal Bank Of Canada Traitement securise de paiements electroniques
US11599879B2 (en) 2015-07-02 2023-03-07 Royal Bank Of Canada Processing of electronic transactions
EP3570449A1 (fr) * 2018-05-15 2019-11-20 Panthronics AG Contrôleur de nfc multimode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892212A1 (fr) * 2005-10-17 2007-04-20 St Microelectronics Sa Lecteur nfc ayant un mode de fonctionnement passif a faible consommation electrique
US20080162312A1 (en) * 2006-12-29 2008-07-03 Motorola, Inc. Method and system for monitoring secure applet events during contactless rfid/nfc communication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2010015734A3 *

Also Published As

Publication number Publication date
WO2010015734A3 (fr) 2010-10-21
WO2010015734A2 (fr) 2010-02-11

Similar Documents

Publication Publication Date Title
EP1938242B1 (fr) Lecteur nfc ayant un mode de fonctionnement passif a faible consommation electrique
EP2335159A2 (fr) Dispositif sans contact ayant un mode de fonctionnement transparent
EP2002376B1 (fr) Procédé d'allocation dynamique des contacts d'une carte à puce d'abonné dans un terminal mobile, ainsi que programme et terminal mobile correspondants
EP1857953B1 (fr) Procédé d'authentification et d'échange sécurisé de données entre une puce personnalisée et un serveur dédicacé, et ensemble pour la mise en oeuvre du procédé
EP1898336B1 (fr) Procédé de connexion d`un circuit intégré sans contact à un composant NFC
EP0565469B1 (fr) Système d'échange de données sans contact entre un terminal et un ensemble portatif modulaire
EP2145399B1 (fr) Module nfc, notamment pour telephone mobile
EP3794538B1 (fr) Procédé et système d'enrolement autonome pour détenteur de dispositif biometrique
EP2131313A1 (fr) Procédé de sélection d'application dans un dispositif mobile de communication sans fil dans un système NFC et dispositif mobile de communicationsans fil correspondant
EP2652670B1 (fr) Procédé de gestion du dialogue entre un équipement et au moins un objet multi-applicatif tel qu'une carte à puce sans contact et objet correspondant
FR2904741A1 (fr) Procede de routage de donnees d'application entrantes dans un chipset nfc, par identification de l'application.
WO2008006958A2 (fr) Procede de controle d'application dans un chipset nfc comprenant plusieurs processeurs hotes
EP2203835A1 (fr) Procédé et dispositif de gestion de données d'application dans un système nfc en réponse à l'émission ou la réception de données sans contact
FR2922672A1 (fr) Systeme d'authentification biometrique sans contact et procede d'authentification
FR2908202A1 (fr) Procede et dispositif de personnalisation d'une entite electronique portable
FR2914459A1 (fr) Carte a microprocesseurs
EP2306324A1 (fr) Procédé, système et dispositif d'adaptation permettant un échange de données entre un objet de communication et une unité de traitement
FR2908209A1 (fr) Entite electronique portable et procede de personnalisation d'une telle entite electronique
CA2733304C (fr) Procede pour conduire une transaction au moyen d'un dispositif nfc
EP2572313B1 (fr) Équipement portable de communication, système et procédé de communication entre un terminal local et une pluralité d'équipements portables
EP1038256B1 (fr) Microcircuit a logique cablee comportant une interface de communication numerique
WO2005124656A1 (fr) Procede et systeme de communication haut debit a contacts electriques
EP2306414A1 (fr) Procédé de communication entre un lecteur et deux cartes à puce

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110308

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20130610

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20141011