FR2840753A1 - Procede et dispositif pour traiter des signeaux video numeriques generes par un ensemble d'ordinateurs pour produire une image numerique - Google Patents
Procede et dispositif pour traiter des signeaux video numeriques generes par un ensemble d'ordinateurs pour produire une image numerique Download PDFInfo
- Publication number
- FR2840753A1 FR2840753A1 FR0206944A FR0206944A FR2840753A1 FR 2840753 A1 FR2840753 A1 FR 2840753A1 FR 0206944 A FR0206944 A FR 0206944A FR 0206944 A FR0206944 A FR 0206944A FR 2840753 A1 FR2840753 A1 FR 2840753A1
- Authority
- FR
- France
- Prior art keywords
- pixel
- signals
- digital video
- signal
- video signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
Abstract
Procédé pour traiter une pluralité de signaux vidéo numériques générés par un ensemble ou cluster d'ordinateurs, chaque signal vidéo numérique correspondant à une partie d'une image globale.Il comprend, pour deux signaux vidéo numériques associés à deux parties d'image adjacentes :- un décodage de chacun desdits signaux vidéo numériques pour produire un signal de pixel, un signal d'horloge et des signaux de synchronisation, et - une génération d'un signal de pixel résultant en appliquant une fonction OU logique aux deux signaux de pixels.Ce procédé peut être aisément cascadé.
Description
utHateur (208) des conditions d'appels d6Bnies par celuLcL - 1 - <<
Procede et dispositif pour traiter des signaux video numeriques generes par un ensemble d' ordinateurs pour prod uire u ne image numerique >> La presente invention concerne un procede pour traiter des signaux video numeriques generes par un ensemble d'ordinateurs utilises pour produire une image numerique. Wile vise egalement un dispositif pour la mise en ccuvre
de ce procede.
Dans le contexte de l'utilisation d'un cluster d'ordinateurs charges chacun de generer et de traiter des signaux video numeriques correspondent a des parties d'une image, se pose le probleme de la fusion de ces signaux video afin de produire une image globale presentant le meilleur niveau de qualite. Dans les procedes actuels, pour realiser cette fusion, on utilise habituellement une memoire video tampon dans laquelle vent stockes les signaux video respectivement issus des differents ordinateurs du cluster. Mais cette technique presente ['inconvenient d'augmenter significativement le temps de traitement de ['image qui correspond a ['addition du temps de balayag e en ecriture (typiquement 1 /60eme de second e) et du temps de balayage en lecture de la memoire (egalement 1/60eme de seconde). Or cet inconvenient peut staverer redhibitoire dans des applications de realite virtuelle
pour lesquelles ['aspect temps reel est primordial.
Le but de la presente invention est de repondre a cette attente en proposant un nouveau procede de traitement de signaux video numeriques generes par un ensemble diordinateurs, qui procure un temps de traitement
2 5 significativement reduit.
Cet objectif est atteint avec un procede pour traiter une pluralite de signaux video numeriques generes par un ensemble ou cluster d'ordinateurs, chaque signal video numerique correspondent a une partie d'une image globale. 3 o Suivant ['invention, le procede comprend, pour deux signaux video numeriques associes a deux parties diimage adjacentes: - 2 - un decodage de chacun desdits signaux video numeriques pour produire un signal de pixel, un signal d'horloge et des signaux de synchronisation, une generation diun signal de pixel resultant en appliquant une fonction OU
logique aux deux signaux de pixels.
Ainsi, dans le procede de traitement selon ['invention, I'image n'a pas besoin d'etre stockee une seconde fois, ce qui supprime le cycle de balayage
en lecture.
Le procede de traitement selon ['invention permet en outre de resoudre les deux problemes techniques que representent le fait que les deux signaux video ne vent pas cales et le fait que les deux horloges ne vent pas synchrones. D'autres avantages et caracteristiques de ['invention appara^'tront a
l'examen de la description detaillee d'un mode de mise en oeuvre nullement
limitatif, et des dessins annexes sur lesquels: - la figure 1 represente un exemple de decoupage diune image pour son traitement par un cluster de machines; - la figure 2 illustre schematiquement un cluster de machines mis en ocuvre dans la presente invention; - la figure 3 represente schematiquement la fonction logique realisee dans le procede de traitement selon 1'invention pour generer des signaux de pixel fusionnes; - la figure 4 illustre un exemple pratique de realisation d'un dispositif de
traitement selon ['invention.
On va maintenant decrire en reference aux figures precitees le procede de traitement selon 1'invention, en meme temps qu'un exemple de realisation
d'un dispositif pour sa mise en ceuvre.
Le contexte de la presente invention est un ensemble ou cluster C d'ordinateurs M 1,..,Mi,..Mn utilises en parallele pour generer et traiter des images video numeriques prevues pour etre visualisees sur un ecran E. Le 3 0 cluster C comprend un dispositif de pilotage U prevu pour piloter et
synchroniser entre elles les differentes machines du cluster.
- 3 - La surface de liecran E est decoupee en regions R1,...Rn a chacune desquelles est affectee une machine du cluster. Chaque machine inclut une
carte graphique qui produit un signal video numerique.
Le procede de traitement selon ['invention mis en ceuvre au sein du dispositif de pilotage a pour fonction technique de realiser la fusion des differents signaux de pixels issus du decodage de chacun des signaux video numeriques. Ainsi, chaque signal video numerique S1, S2, S3 de cartes graphiques correspondent a des regions d'image successivement adjacentes est applique a un circuit de decodage qui delivre un signal d'horloge, un signal de synchronisation et un signal de pixel P1, P2, P3. Les signaux de pixel vent appliques en entree d'un circuit realisant une fonction logique OU pour produire un signal de pixel fusionne. Le dispositif de traitement selon ['invention est entierement cascadable, ce qui permet in fine de delivrer un
signal de pixel fusionne global pour ['ensemble de ['image numerique.
En pratique, on peut mettre en couvre deux registres FIFO (First In First Out) a deux voles d'entree qui recoivent en entree un signal de pixel P1, P2 en fonction du resultat diune detection d'avance entre les deux signaux de pixel et vent commandes par le signal d'horloge H1, H2 correspondent au signal de
pixel P1, P2.
L'utilisation de registres FIFO permet de fixer un temps de retard predetermine entre les deux signaux de pixel issus de cartes graphiques voisines. Bien sur, I'invention n'est pas limitee aux exemples qui viennent d'etre decrits et de nombreux amenagements peuvent etre apportes a ces exemples
sans sortir du cadre de ['invention.
- 4
Claims (5)
1. Procede pour traiter une pluralite de signaux video numeriques generes par un ensemble ou cluster d'ordinateurs, chaque signal video numerique correspondent 3 une partie d'une image globale, ce procede comprenant, pour deux signaux video numeriques associes a deux parties dtimage adjacentes: - un decodage de chacun desdits signaux video numeriques pour produire un signal de pixel, un signal d'horloge et des signaux de synchronisation, - une generation diun signal de pixel resultant en appliquant une fonction OU
logique aux deux signaux de pixels.
2. Procede selon la revendication 1, caracterise en ce qu'il est mis en couvre
en cascade.
3. Procede selon l'une des revendications 1 ou 2, caracterise en ce qu'il
comprend en outre un reglage a une valeur predeterminee du decalage temporel entre deux signaux de pixel issus de deux cartes graphiques
affectees a deux regions voisines au sein du decoupage de ['image.
4. Dispositif pour traiter une pluralite de signaux video numeriques generes par un ensemble ou cluster d'ordinateurs, chaque signal video numerique correspondent a une partie d'une image globale, comprenant: des moyens pour decoder chaque signal video numerique de facon de 2 5 produire un signal de pixel, un signal d'horloge et des signaux de synchronisation, et - des moyens pour generer, pour deux parties diimage adjacentes, un signal de pixel resultant, en implementant une fonction OU logique des deux signaux de
pixel resultants.
- 5 5. Dispositif selon la revendication 4, caracterise en ce qu'il comprend en outre, pour deux signaux de pixel issus du decodage de deux signaux video numeriques, - des moyens pour detecter une avance d'un signal de pixel par rapport a I'autre, - deux registres FIFO a deux voies entrees prevus pour recevoir respectivement un signal de pixel sur l'une ou l'autre des entrees en fonction du resultat de la detection d'avance, ces deux registres etant commandes respectivement par des signaux dthorloge issus du
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0206944A FR2840753A1 (fr) | 2002-06-06 | 2002-06-06 | Procede et dispositif pour traiter des signeaux video numeriques generes par un ensemble d'ordinateurs pour produire une image numerique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0206944A FR2840753A1 (fr) | 2002-06-06 | 2002-06-06 | Procede et dispositif pour traiter des signeaux video numeriques generes par un ensemble d'ordinateurs pour produire une image numerique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2840753A1 true FR2840753A1 (fr) | 2003-12-12 |
Family
ID=29559000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0206944A Pending FR2840753A1 (fr) | 2002-06-06 | 2002-06-06 | Procede et dispositif pour traiter des signeaux video numeriques generes par un ensemble d'ordinateurs pour produire une image numerique |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2840753A1 (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3522150A3 (fr) * | 2018-02-03 | 2020-01-01 | Facebook Technologies, LLC | Appareil, système et procédé d'atténuation de la latence entre mouvement et photon dans des visiocasques |
| US10559276B2 (en) | 2018-02-03 | 2020-02-11 | Facebook Technologies, Llc | Apparatus, system, and method for mitigating motion-to-photon latency in head-mounted displays |
| US10678325B2 (en) | 2018-05-22 | 2020-06-09 | Facebook Technologies, Llc | Apparatus, system, and method for accelerating positional tracking of head-mounted displays |
| US10706813B1 (en) | 2018-02-03 | 2020-07-07 | Facebook Technologies, Llc | Apparatus, system, and method for mitigating motion-to-photon latency in head-mounted displays |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495594A (en) * | 1981-07-01 | 1985-01-22 | International Business Machines Corporation | Synchronization of CRT controller chips |
| WO1993007567A1 (fr) * | 1991-10-11 | 1993-04-15 | Martin Giger | Multiordinateur professionnel a architecture multiprocesseurs |
| US20020047931A1 (en) * | 1999-03-26 | 2002-04-25 | Jhi-Chung Kuo | Method and apparatus for combining video and graphics |
-
2002
- 2002-06-06 FR FR0206944A patent/FR2840753A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495594A (en) * | 1981-07-01 | 1985-01-22 | International Business Machines Corporation | Synchronization of CRT controller chips |
| WO1993007567A1 (fr) * | 1991-10-11 | 1993-04-15 | Martin Giger | Multiordinateur professionnel a architecture multiprocesseurs |
| US20020047931A1 (en) * | 1999-03-26 | 2002-04-25 | Jhi-Chung Kuo | Method and apparatus for combining video and graphics |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3522150A3 (fr) * | 2018-02-03 | 2020-01-01 | Facebook Technologies, LLC | Appareil, système et procédé d'atténuation de la latence entre mouvement et photon dans des visiocasques |
| US10559276B2 (en) | 2018-02-03 | 2020-02-11 | Facebook Technologies, Llc | Apparatus, system, and method for mitigating motion-to-photon latency in head-mounted displays |
| US10706813B1 (en) | 2018-02-03 | 2020-07-07 | Facebook Technologies, Llc | Apparatus, system, and method for mitigating motion-to-photon latency in head-mounted displays |
| US10803826B2 (en) | 2018-02-03 | 2020-10-13 | Facebook Technologies, Llc | Apparatus, system, and method for mitigating motion-to-photon latency in headmounted displays |
| US10678325B2 (en) | 2018-05-22 | 2020-06-09 | Facebook Technologies, Llc | Apparatus, system, and method for accelerating positional tracking of head-mounted displays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102893595A (zh) | 图像处理装置和方法以及程序 | |
| CN100448276C (zh) | 图像显示系统及设备、图像再合成设备、方法 | |
| US7164807B2 (en) | Method and system for automatically reducing aliasing artifacts | |
| US9438844B2 (en) | Video multiviewer system using direct memory access (DMA) registers and block RAM | |
| EP3573020B1 (fr) | Procédé et appareil de production d'un flux vidéo | |
| US9934122B2 (en) | Extracting rich performance analysis from simple time measurements | |
| WO2015170557A1 (fr) | Processeur vidéo et procédé de fonctionnement d'un processeur vidéo | |
| Hai et al. | Accelerating video and image processing design for FPGA using HDL coder and simulink | |
| Hu et al. | Research on image median filtering algorithm and its FPGA implementation | |
| FR2840753A1 (fr) | Procede et dispositif pour traiter des signeaux video numeriques generes par un ensemble d'ordinateurs pour produire une image numerique | |
| WO2006072108A1 (fr) | Test z efficace | |
| CN105704541B (zh) | 一种视频无缝切换方法 | |
| Licciardo et al. | Design and FPGA implementation of a real-time processor for the HDR conversion of images and videos | |
| Lawton | The wild world of 3D graphics chips | |
| JP3276822B2 (ja) | 映像信号処理回路 | |
| Stankowski et al. | Fast view synthesis for immersive video systems | |
| US20090160870A1 (en) | Run-time reconfigurable fabric for 3d texture filtering system | |
| FR2548504A1 (fr) | Montage pour generer des systemes d'image de grandes dimensions | |
| FR2840701A1 (fr) | Procede et dispositif pour synchroniser un ensemble d'ordinateurs utilises en cluster pour traitement graphique | |
| Chakrapani et al. | A survey of sobel edge detection vlsi architectures | |
| JPH07334683A (ja) | 移動物体検出装置 | |
| Djemal et al. | A real-time image processing with a compact FPGA-based architecture | |
| JPH0683977A (ja) | 描画方式 | |
| JP2006520152A (ja) | １次元データストリームから同時多次元データストリームを生成する方法及びシステム | |
| US20230230201A1 (en) | Fuzzy logic-based pattern matching and corner filtering for display scaler |