FR2829626A1 - Structure equipee d'au moins une connexion electrique sur un relief - Google Patents

Structure equipee d'au moins une connexion electrique sur un relief Download PDF

Info

Publication number
FR2829626A1
FR2829626A1 FR0116870A FR0116870A FR2829626A1 FR 2829626 A1 FR2829626 A1 FR 2829626A1 FR 0116870 A FR0116870 A FR 0116870A FR 0116870 A FR0116870 A FR 0116870A FR 2829626 A1 FR2829626 A1 FR 2829626A1
Authority
FR
France
Prior art keywords
layer
structure according
relief
substrate
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0116870A
Other languages
English (en)
Inventor
Jean Sebastien Danel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0116870A priority Critical patent/FR2829626A1/fr
Publication of FR2829626A1 publication Critical patent/FR2829626A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Il s'agit d'une structure (100) comportant au moins un relief (16) devant porter au moins une connexion électrique (14).La connexion électrique (14) est formée d'une couche conforme (14. 1) située sur le relief (16), dans un premier matériau électriquement conducteur. La couche conforme est recouverte d'une couche additionnelle (14. 2) d'un second matériau électriquement conducteur ayant une résistivité faible.Application notamment en microélectronique.

Description

<Desc/Clms Page number 1>
STRUCTURE EQUIPEE D'AU MOINS UNE CONNEXION ELECTRIQUE
SUR UN RELIEF
DESCRIPTION DOMAINE TECHNIQUE
La présente invention est relative à une structure que l'on veut munir d'au moins une connexion électrique sur un relief. La structure peut être un circuit imprimé, un circuit intégré ou tout autre dispositif employant la technologie de la microélectronique par exemple un capteur de pression ou autre, un accéléromètre, un gyromètre, un actionneur, une tête magnétique etc.
ETAT DE LA TECHNIQUE ANTERIEURE
On se réfère à la figure 1 qui montre un exemple de structure de l'art connu. Ce type de structure 1 comporte un élément 2 que l'on désire connecter au monde extérieur et cet élément 2 se trouve au niveau d'une couche 3 en matériau semi-conducteur, il peut être enterré ou en surface de la couche 3. Cette couche 3 peut faire partie d'un empilement et notamment être formée sur un substrat 4. L'élément 2 est relié à un ou plusieurs plots 5 de contact en surface de la structure 1, généralement sur sa face arrière au niveau du substrat 4, par l'intermédiaire d'un trou 6 dont le fond 7 et les parois 8 sont recouverts d'un dépôt conducteur 9. La connexion électrique 9 formée par ce dépôt conducteur 9 coopère d'une part avec l'élément 2 et d'autre part avec le
<Desc/Clms Page number 2>
plot de contact 5. Dans l'exemple le relief est formé par le trou 6.
Dans le domaine des capteurs, les plots de contact ne peuvent être placés sur la face avant de la structure car cette dernière est généralement au contact d'un milieu extérieur agressif ou électriquement conducteur au niveau duquel s'effectue la mesure. La face arrière est protégée de ce milieu par un boîtier (non représenté).
La difficulté réside dans la réalisation du dépôt conducteur 9 dans le trou 6 depuis son fond 7 jusqu'à son embouchure 10 en passant par ses parois 8 pour qu'il soit suffisamment homogène et continu. Il faut que le trou 6 soit bien plus large que profond pour espérer obtenir un dépôt conducteur satisfaisant. La figure 1 montre schématiquement une connexion 9 non satisfaisante. La profondeur du trou est d'environ 500 micromètres alors que sa largeur est d'environ 700 micromètres. A chaque changement brusque de direction le dépôt conducteur 9 est défectueux : à savoir à la liaison entre le fond 7 et les parois 8 et à la liaison entre les parois 8 et la surface de la structure 1 au niveau de l'embouchure 10 du trou 6. On remarque que la liaison entre le fond et les parois correspond à l'interface entre le substrat 4 et la couche 3. Il se produit des discontinuités dans le dépôt conducteur 9, qui est généralement un dépôt métallique et cela amène des pertes électriques importantes qui peuvent même conduire à la mise au rebut de la structure 1.
<Desc/Clms Page number 3>
Dans une structure comme celle décrite dans la demande de brevet PCT WO 99/22212, le substrat doit être isolé électriquement de la connexion électrique qui se trouve au niveau de la face arrière de la couche accueillant l'élément à connecter, cette connexion électrique se limite à un contact se trouvant au fond d'une cavité délimitée par un trou qui traverse le substrat et par une couche sacrificielle interposée entre le substrat et ladite couche. Le trou à travers le substrat laisse apparaître la face arrière de la couche et son bord le plus proche de la couche forme un surplomb.
Une telle cavité est délicate à réaliser, ses dimensions conditionnent celles du dépôt conducteur formant le contact ; en effet, si elle n'est pas assez profonde, le dépôt conducteur viendra en contact avec le surplomb et si elle est trop profonde, le dépôt conducteur tapissera toutes les parois de la cavité et pas seulement son fond ce qui engendrerait un courtcircuit avec le substrat. Il faut parfaitement maîtriser la gravure de la cavité ce qui se fait en plusieurs étapes.
Ces technologies ne sont plus utilisables lorsqu'on veut miniaturiser la structure et/ou augmenter la densité de tels contacts.
EXPOSÉ DE L'INVENTION
La présente invention a pour but de remédier aux inconvénients cités précédemment. La structure objet de l'invention est simple à réaliser et les reliefs qu'elle comporte peuvent être beaucoup plus
<Desc/Clms Page number 4>
prononcés que dans les structures de l'art antérieur, ce qui permet d'en augmenter la densité.
Pour y parvenir la présente invention est une structure comportant au moins un relief devant porter au moins une connexion électrique, caractérisée en ce que la connexion électrique est formée d'une couche conforme située sur le relief, dans un premier matériau électriquement conducteur, cette couche conforme étant recouverte d'une couche additionnelle d'un second matériau électriquement conducteur ayant une résistivité faible.
Le relief peut prendre la forme d'un trou ou d'une saillie.
Dans un autre mode de réalisation, la connexion relie un élément de la structure à la surface de la structure.
La structure peut comporter un substrat sur lequel repose une couche accueillant l'élément à relier, la connexion traversant le substrat.
La connexion peut aboutir sur la face arrière du substrat, sa face avant supportant la couche accueillant l'élément à relier.
Le substrat et la couche accueillant l'élément à relier peuvent être isolés électriquement l'un de l'autre par une couche d'isolation.
La couche conforme peut être isolée électriquement du substrat par une couche d'isolation dans le cas où le substrat est électriquement conducteur.
La couche additionnelle peut être équipée d'au moins un plot de contact.
<Desc/Clms Page number 5>
La couche additionnelle peut être protégée par une couche de passivation.
La structure peut comporter une surface qui borde le relief et qui est recouverte de la couche conforme surmontée de la couche additionnelle.
La couche conforme peut être réalisée avantageusement en silicium polycristallin. Ce silicium polycristallin peut être dopé ou implanté ioniquement pour diminuer sa résistivité.
Avantageusement la couche additionnelle est réalisée à base de tungstène.
Une sous-couche électriquement conductrice peut être insérée entre la couche conforme et la couche additionnelle, cette sous-couche étant apte à améliorer le contact électrique entre ces deux couches.
La sous-couche peut être réalisée à base de titane.
Le plot de contact peut être réalisé à base d'un métal noble.
La couche de passivation peut être réalisée dans un matériau du groupe comprenant le verre, l'oxyde de silicium, le nitrure de silicium.
Lorsque le relief est un trou, il est envisageable, dans un but de simplification, que la couche conforme remplisse le trou.
La présente invention concerne également un procédé de réalisation d'une structure comportant au moins un relief devant porter au moins une connexion électrique, caractérisé en ce que la réalisation de la connexion comporte une étape de dépôt d'une couche conforme sur le relief, dans un matériau électriquement
<Desc/Clms Page number 6>
conducteur ayant une première résistivité, une étape de mise en forme de la couche conforme, une étape de dépôt, sur la couche conforme, d'une couche additionnelle en matériau électriquement conducteur ayant une seconde résistivité qui est plus petite que la première résistivité et une étape de mise en forme de la couche additionnelle.
Le procédé peut comporter une étape de réalisation d'une couche de passivation sur la couche additionnelle.
Une étape de réalisation d'au moins un plot conducteur sur la couche additionnelle en contact électrique avec elle peut être prévue.
Une étape d'insertion d'une sous-couche entre la couche conforme et la couche additionnelle peut intervenir, cette sous-couche étant réalisée dans un matériau étant apte à améliorer le contact électrique entre les deux couches.
Une étape de gravure du relief dans un substrat de la structure peut intervenir, ce relief prenant la forme d'un trou.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - la figure 1 (déjà décrite) est une coupe d'une structure de type connu ;
<Desc/Clms Page number 7>
- la figure 2 montre une coupe d'une structure conforme à l'invention ; - la figure 3 montre une coupe d'une variante d'une structure conforme à l'invention ; - les figures 4A à 4G montrent, en coupe les étapes de réalisation d'une structure conforme à l'invention protégée par une couche de passivation ; - la figure 5 montre, en coupe, encore un autre exemple d'une structure conforme à l'invention ; - la figure 6 montre une coupe d'une structure conforme à l'invention dans laquelle la connexion suit un relief en saillie au lieu de suivre un relief en forme de trou.
Dans un souci de clarté les figures ne sont pas représentées à l'échelle.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
On se réfère à la figure 2. La structure 100 conforme à l'invention qui y est représentée comporte un substrat 11 portant une couche 13 incluant un élément 12 devant être connecté électriquement vers l'extérieur. L'élément 12 devant être connecté électriquement peut être par exemple une jauge de déformation ou une électrode capacitive d'un capteur de pression, un enroulement devant créer un champ magnétique dans un actionneur, une électrode d'un composant semi-conducteur intégré, une zone active d'un composant électronique. Cette liste n'est pas limitative.
Dans cet exemple, on suppose que le substrat 11 est en Si ou en un matériau diélectrique par exemple en
<Desc/Clms Page number 8>
verre, en céramique, en oxyde de silicium Si02. La couche 13 est électriquement conductrice par exemple en silicium ou en silicium polycristallin ou polysilicium. C'est au sein de cette couche que se trouve l'élément 12 que l'on veut relier électriquement au monde extérieur. La structure 100 ainsi décrite avec le substrat 11 et la couche 13 peut être de type SOI par exemple.
L'élément 12 est destiné à être relié par une connexion électrique 14 à la surface de la structure 100 et plus particulièrement à un plot 15 porté par la face arrière du substrat 11 si on considère que la couche 13 se trouve sur la face avant du substrat 11.
La connexion électrique 14 suit un relief 16 de la structure 100, ce relief 16 étant un trou qui traverse le substrat 11 et atteint la couche 13 portant l'élément 12 à connecter. L'épaisseur de la connexion 14 est avantageusement de l'ordre de quelques micromètres.
Le trou comporte un fond 17 qui jouxte la couche 13, des parois 18 et une embouchure 19 du côté de la face arrière du substrat 11.
La connexion électrique 14 est formée d'une couche conforme 14.1 sur le relief 16 et elle est réalisée dans un matériau électriquement conducteur.
Cette couche conforme 14.1 est revêtue d'une couche additionnelle 14.2 électriquement conductrice ayant une résistivité faible par exemple inférieure à 20Q. cm.
Une couche conforme est une couche qui épouse parfaitement la forme du support sur lequel elle se trouve en conservant une épaisseur sensiblement
<Desc/Clms Page number 9>
constante. La couche conforme 14.1 tapisse le fond 17, les parois 18 du trou 16 et borde même l'embouchure 19 sur la face arrière du substrat 11. La couche conforme 14.1 revêt de manière homogène et sans discontinuité le relief 16 et ce même au niveau des changements brusques de direction qu'il comporte, c'est à dire dans ce cas, à la liaison entre le fond 17 et la paroi 18 et au niveau de l'embouchure 19. Ces zones sont traditionnellement difficiles à recouvrir de manière homogène.
La couche conforme 14.1 peut par exemple être réalisée en silicium polycristallin, le silicium polycristallin peut être implanté ioniquement par exemple avec de l'arsenic, du phosphore s'il est de type N ou du bore s'il est de type P. Le but du dopage ou de l'implantation est de diminuer la résistivité de cette couche. Cette résistivité doit être en effet raisonnable, par exemple de 500 Q. cm à quelques mQ. cm.
La couche additionnelle 14.2 est réalisée dans un matériau très bon conducteur électrique. Ce matériau sera de préférence métallique par exemple du tungstène ou un alliage à base de tungstène avec une résistivité de 10 à 50 Q. cm. On peut aussi utiliser le molybdène ou le tantale.
Il se peut que le dépôt réalisé pour obtenir la couche additionnelle 14.2 ne soit pas exempt de défaut notamment au niveau des changements brusques de direction. Inévitablement son épaisseur varie à cause de la géométrie du relief. Ces défauts n'ont pas d'importance car la couche conforme 14.1 assure la continuité électrique au niveau de ces défauts ou
<Desc/Clms Page number 10>
discontinuités. Ces défauts s'étendent sur des distances suffisamment courtes pour ne pas augmenter considérablement la valeur de la résistance électrique de la connexion 14.
Une telle connexion 14 peut être réalisée sur des reliefs dont les changements de direction sont plus prononcés que dans les structures de l'art antérieur. Le trou peut être plus profond que large ce qui n'était pas possible auparavant. Par exemple, un trou d'environ 100 micromètres de large et d'environ 500 micromètres de profondeur pourrait être ainsi recouvert sans problème.
Le plot de contact 15 recouvre la couche additionnelle 14.2 et se trouve en surface de la structure 100, sur la face arrière du substrat 11. Il est réalisé de manière classique en microélectronique dans un matériau bon conducteur de l'électricité, à base d'un métal noble par exemple.
Il est possible d'insérer une sous-couche 14.3 entre la couche conforme 14.1 et la couche additionnelle 14.2 pour améliorer le contact électrique entre ces deux couches. Sa résistance doit rester acceptable de l'ordre de 50 à 80 Q. cm de façon à ne pas détériorer la résistivité globale de l'empilement de couches. On pourra réaliser la sous-couche 14.3 à base de titane par exemple ou d'aluminium. Cette souscouche est illustrée sur la figure 3.
Dans l'exemple de la figure 2, la couche conforme 14.1 est en contact direct avec l'élément 12 à connecter mais ce n'est pas une obligation, l'élément 12 pourrait être décalé par rapport au fond 17 du trou
<Desc/Clms Page number 11>
16 mais dans ce cas une liaison électrique existerait entre la connexion 14 et l'élément 12.
C'est le cas de la figure 3 sur laquelle l'élément à connecter 12 est implanté dans la couche 13 et le fond 17 du trou bute sur la couche 13 mais pas sur l'élément 12. Toutefois la liaison électrique n'est pas représentée entre la couche conforme 14.1 et l'élément à connecter 12 pour ne pas surcharger la figure.
On va maintenant s'intéresser plus en détails à la figure 3 qui montre un autre exemple de structure 100 selon l'invention. On suppose maintenant que le substrat 11 est réalisé dans un matériau électriquement conducteur qu'il faut isoler électriquement d'une part de la couche 13 portant l'élément 12 à connecter et de la connexion 14. Une première couche diélectrique 20.1 a été représentée entre le substrat 11 et la couche 13.
Une seconde couche diélectrique 20.2 tapisse la paroi 18 du trou, elle borde également l'embouchure 19 du trou 16 du côté de sa face arrière. Quant au fond 17 du trou il bute directement sur la couche 13 au moins en partie. Dans le cas de la figure 3, il y a assemblage de la partie supérieure (13+20.1) et de la partie inférieure (11+20.2).
A cause des incertitudes de positionnement, il faut que la couche 20.1 soit suffisamment large pour ne pas courir le risque d'avoir des surplombs entre 20.1 et 20.2, si 20.1 avait exactement la dimension du trou (surplombs qui ne peuvent pas être couverts même par une couche très conforme).
<Desc/Clms Page number 12>
La couche 20.2 est un dépôt d'isolant sur tout le substrat 11 (toutes ses faces ainsi que les parois des trous) : ceci assure une bonne isolation entre trous et entre les pièces à assembler (13 et 11). Dans la pratique, on utilise des oxydes thermiques du silicium ou, pour 20.1, un oxyde obtenu par dépôt CVD (Chemical Vapor Deposition).
Dans l'absolu, la couche 20.1 n'est pas indispensable. Cependant, dans certains cas (présence de composants sur la face arrière de 13) il est nécessaire de planariser cette face arrière avant l'assemblage avec 11 : la couche 20.1 est alors indispensable pour protéger les composants.
Dans certaines configurations, il est possible de se passer de plot 15, un fil de connexion (non représenté) pourrait être rapporté directement sur la couche additionnelle 14.2. Aucun plot n'a été représenté sur la figure 3.
La figure 4G illustre encore une autre variante d'une structure selon l'invention. Par rapport aux figures précédentes, la connexion 14 (c'est-à-dire la couche additionnelle 14.2) est protégée par une couche de passivation 21 qui la recouvre. Cette couche de passivation 21 s'interrompt pour laisser passer un plot 15 qui vient en contact direct avec la connexion 14 (c'est-à-dire la couche additionnelle 14.2) et qui se trouve sur la face arrière du substrat 11. La couche de passivation 21 est une couche diélectrique, elle peut être réalisée en verre, en silice, en nitrure de silicium par exemple.
<Desc/Clms Page number 13>
Une autre différence se situe au niveau de l'élément 12 à connecter, il s'agit maintenant d'une zone électriquement active de la couche 13 que porte le substrat 11.
Une seule couche d'isolation 20 a été représentée entre le substrat 11 et la couche 13. Elle tapisse les parois 18 du relief 16 et borde son embouchure 19, sur la face arrière de la structure 100.
Le relief 16 en forme de trou peut être réalisé par une étape de gravure par exemple par gravure plasma amisotrope profonde. On peut aussi réaliser une gravure par laser suivie d'une gravure légère par KOH pour enlever les débris (figure 4A)
La couche conforme 14.1 peut être déposée sur le relief 16 par exemple par réaction chimique en phase vapeur (connue sous l'abréviation anglo-saxonne CVD) éventuellement assistée par plasma (connue sous l'abréviation anglo-saxonne PECVD) (figure 4B).
L'implantation ionique peut se faire pendant le dépôt ou après. Le motif souhaité pour la couche conforme 14.1 est obtenu, de manière classique en microélectronique, par photogravure (figure 4C).
La couche additionnelle 14.2 peut être déposée sous vide, le matériau à déposer passant en phase vapeur (figure 4D). Cette technique est connue sous la dénomination anglo-saxonne de PVD et englobe l'évaporation, la pulvérisation cathodique. Après le dépôt, le motif à donner à cette couche est obtenu, de manière classique en microélectronique, par photogravure (figure 4E). La couche de passivation 21 peut être réalisée par dépôt en phase vapeur PVD par
<Desc/Clms Page number 14>
exemple (figure 4F). S'il y a un plot 15 à insérer, la couche de passivation est ensuite gravée (figure 4F), par photogravure par exemple, pour délimiter l'endroit du plot 15 qui est ensuite déposé à son tour (figure 4G). Il peut s'agir d'un dépôt d'un métal noble or par exemple, de type PVD par exemple. Le plot de contact peut s'étendre au dessus de la couche de passivation
Figure img00140001

21.
On pourrait envisager que le volume du trou 16 soit rempli de la couche conforme 14.1 et qu'ensuite une étape de planarisation soit effectuée sur cette couche conforme 14.1 avant le dépôt de la couche additionnelle 14.2 comme l'illustre la figure 5.
Au lieu que le relief soit un trou comme on vient de le décrire, il est possible que ce soit une saillie. On se réfère à la figure 6 qui montre une structure de type magnétodiode PIN.
Elle est réalisée par croissance épitaxiale de silicium 61 sur un substrat de corindon 62 (technologie connue sous la dénomination anglo-saxonne SOS pour Silicon On Saphir). Le silicium ne recouvre pas totalement le corindon sur les bords et forme une marche. Une zone P+ 61.1 et une zone N+ 61.2 sont implantées dans le silicium par diffusion localisée. Le silicium est ensuite oxydé en surface de manière à le recouvrir d'une couche d'oxyde 63 qui elle non plus ne recouvre pas totalement le silicium sur les bords et forme une marche. Deux électrodes de cathode 64 et d'anode 65 sont ensuite réalisées, elles s'étendent sur la couche d'oxyde 63, les zones implantées du silicium 61. 1, 61.2 respectivement et le substrat 62 de corindon
<Desc/Clms Page number 15>
en suivant le relief des marches. Ces électrodes 64,65 sont formées d'une couche conforme 64.1, 65.1 respectivement électriquement conductrice recouverte d'une couche additionnelle électriquement conductrice 64.2, 65.2 respectivement, la résistivité de la couche conforme 64.1, 65.1 étant très faible.
Un plot conducteur 66,67 peut être positionné sur la couche additionnelle 64.2, 65.2 respectivement.
Des fils de connexion 68 peuvent être rapportés sur les plots 66,67 par soudure, cette technique est connue sous la dénomination anglo-saxonne de wire bonding.
On pourrait envisager que les plots soient absents.
Les connexions bi-couches ainsi réalisées possèdent une faible résistance en ligne de par leur structure. Le passage de l'interface de scellement entre le substrat 11 et la couche 13 (figures 3 à 5) ou le passage des marches (figure 6) se fait aisément sans défaut grâce à la couche conforme. Un relief avec un changement de direction brusque peut ainsi recevoir une telle connexion ce qui n'était pas possible antérieurement. Il est ainsi possible d'augmenter la densité des reliefs, trous ou saillies.
Bien que certains modes de réalisation de la présente invention aient été représentés et décrits de façon détaillée, on comprendra que différents changements et modifications puissent être apportés sans sortir du cadre de l'invention.

Claims (23)

REVENDICATIONS
1. Structure (100) comportant au moins un relief (16) devant porter au moins une connexion électrique (14), caractérisée en ce que la connexion électrique (14) est formée d'une couche conforme (14.1) située sur le relief, dans un premier matériau électriquement conducteur, cette couche conforme (14.1) étant recouverte d'une couche additionnelle (14.2) d'un second matériau électriquement conducteur ayant une résistivité faible.
2. Structure selon la revendication 1, caractérisée en ce que le relief (16) est un trou ou une saillie.
3. Structure selon l'une des revendications 1 ou 2, caractérisée en ce que la connexion (14) relie un élément (12) de la structure (100) à la surface de la structure.
4. Structure selon la revendication 3, comportant un substrat (11) sur lequel repose une couche (13) accueillant l'élément (12) à relier, caractérisée en ce que la connexion (14) traverse le substrat (11).
5. Structure selon la revendication 4, caractérisée en ce que la connexion (14) aboutit sur la face arrière du substrat (11), sa face avant supportant la couche (13) accueillant l'élément (12) à relier.
6. Structure selon l'une des revendications 4 ou 5, caractérisée en ce que le substrat (11) et la couche (13) accueillant l'élément (12) à relier sont
<Desc/Clms Page number 17>
isolés électriquement l'un de l'autre par une couche d'isolation (20).
7. Structure selon l'une des revendications 4 à 6, caractérisée en ce que la couche conforme (14.1) est isolée électriquement du substrat (11) par une couche d'isolation (20.2).
8. Structure selon l'une des revendications 1 à 7, caractérisée en ce que la couche additionnelle (14.2) est équipée d'au moins un plot (15) de contact.
9. Structure selon l'une des revendications 1 à 8, caractérisée en ce que la couche additionnelle (14.2) est protégée par une couche de passivation (21).
10. Structure selon l'une des revendications 1 à 9, caractérisée en ce qu'elle comporte une surface qui borde le relief (16) et qui est recouverte de la couche conforme (14.1) surmontée de la couche additionnelle (14.2).
11. Structure selon l'une des revendications 1 à 10, caractérisée en ce que le matériau de la couche conforme (14.1) est du silicium polycristallin.
12. Structure selon la revendication 11, caractérisée en ce que le silicium polycristallin est dopé ou implanté ioniquement.
13. Structure selon l'une des revendications 1 à 12, caractérisée en ce la couche additionnelle (14.2) est réalisée à base de tungstène.
14. Structure selon l'une des revendications 1 à 13, caractérisée en ce qu'une sous-couche (14.3) électriquement conductrice est insérée entre la couche conforme (14.1) et la couche additionnelle (14.2),
<Desc/Clms Page number 18>
cette sous-couche (14.3) étant apte à améliorer le contact électrique entre les deux couches.
15. Structure selon la revendication 14, caractérisée en ce que la sous-couche (14.3) est réalisée à base de titane.
16. Structure selon l'une des revendications 8 à 15, caractérisée en ce que le plot (15) de contact est réalisé à base d'un métal noble.
17. Structure selon l'une des revendications 9 à 16, caractérisée en ce que la couche de passivation (21) est réalisée dans un matériau du groupe comprenant le verre, l'oxyde de silicium, le nitrure de silicium.
18. Structure selon l'une des revendications 2 à 17, dans laquelle le relief (16) est un trou, caractérisé en ce que la couche conforme (14.1) remplit le trou.
19. Procédé de réalisation d'une structure (100) comportant au moins un relief (16) devant porter au moins une connexion (14) électrique, caractérisé en ce que la réalisation de la connexion (14) comporte une étape de dépôt d'une couche conforme (14.1) sur le relief (16) d'un matériau électriquement conducteur, une étape de mise en forme de la couche conforme (14.1), une étape de dépôt, sur la couche conforme (14.1), d'une couche additionnelle (14.2) en matériau électriquement conducteur ayant une résistivité faible et une étape de mise en forme de la couche additionnelle (14.2).
20. Procédé selon la revendication 19, caractérisé en ce qu'il comporte une étape de
<Desc/Clms Page number 19>
réalisation d'une couche de passivation (21) sur la couche additionnelle (14.2).
21. Procédé selon l'une des revendications 19 ou 20, caractérisé en ce qu'il comporte une étape de réalisation d'au moins un plot (15) conducteur sur la couche additionnelle (14.2) en contact électrique avec elle.
22. Procédé selon l'une des revendications 19 à 21, caractérisé en ce qu'il comporte une étape d'insertion d'une sous-couche (14.3) entre la couche conforme (14.1) et la couche additionnelle (14.2), cette sous-couche étant réalisée dans un matériau étant apte à améliorer le contact électrique entre les deux couches.
23. Procédé selon l'une des revendications 19 à 22, caractérisé en ce qu'il comporte une étape de gravure du relief (16) dans un substrat (11) de la structure (100), ce relief prenant la forme d'un trou.
FR0116870A 2001-12-26 2001-12-26 Structure equipee d'au moins une connexion electrique sur un relief Pending FR2829626A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0116870A FR2829626A1 (fr) 2001-12-26 2001-12-26 Structure equipee d'au moins une connexion electrique sur un relief

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0116870A FR2829626A1 (fr) 2001-12-26 2001-12-26 Structure equipee d'au moins une connexion electrique sur un relief

Publications (1)

Publication Number Publication Date
FR2829626A1 true FR2829626A1 (fr) 2003-03-14

Family

ID=8870991

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0116870A Pending FR2829626A1 (fr) 2001-12-26 2001-12-26 Structure equipee d'au moins une connexion electrique sur un relief

Country Status (1)

Country Link
FR (1) FR2829626A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006097078A1 (fr) 2005-03-14 2006-09-21 CiS Institut für Mikrosensorik GmbH Dispositif utilise en particulier pour mesurer l'humidite, comprenant des connexions protegees contre la corrosion

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
FR2767223A1 (fr) * 1997-08-06 1999-02-12 Commissariat Energie Atomique Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
US5894169A (en) * 1995-04-05 1999-04-13 International Business Machines Corporation Low-leakage borderless contacts to doped regions
EP0926723A1 (fr) * 1997-11-26 1999-06-30 STMicroelectronics S.r.l. Procédé de fabrication d'un contact à travers d'un substrat micro-electronique
US6114768A (en) * 1996-10-07 2000-09-05 Intersil Corporation Surface mount die by handle replacement
US6281119B1 (en) * 1997-07-15 2001-08-28 Infineon Technologies Ag Method for making contact with a semiconductor layer and semiconductor structure having a plurality of layers
US6323546B2 (en) * 1999-01-14 2001-11-27 United Microelectronics Corp. Direct contact through hole type wafer structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
US5894169A (en) * 1995-04-05 1999-04-13 International Business Machines Corporation Low-leakage borderless contacts to doped regions
US6114768A (en) * 1996-10-07 2000-09-05 Intersil Corporation Surface mount die by handle replacement
US6281119B1 (en) * 1997-07-15 2001-08-28 Infineon Technologies Ag Method for making contact with a semiconductor layer and semiconductor structure having a plurality of layers
FR2767223A1 (fr) * 1997-08-06 1999-02-12 Commissariat Energie Atomique Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
EP0926723A1 (fr) * 1997-11-26 1999-06-30 STMicroelectronics S.r.l. Procédé de fabrication d'un contact à travers d'un substrat micro-electronique
US6323546B2 (en) * 1999-01-14 2001-11-27 United Microelectronics Corp. Direct contact through hole type wafer structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006097078A1 (fr) 2005-03-14 2006-09-21 CiS Institut für Mikrosensorik GmbH Dispositif utilise en particulier pour mesurer l'humidite, comprenant des connexions protegees contre la corrosion

Similar Documents

Publication Publication Date Title
FR2992467A1 (fr) Procede de realisation d&#39;un composant a contact electrique traversant et composant obtenu
EP1797588A2 (fr) Procede d&#39;elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
EP0165085A1 (fr) Procédé de réalisation de contacts d&#39;aluminium à travers une couche isolante épaisse dans un circuit intégré
EP1027583B1 (fr) Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d&#39;obtention d&#39;une telle structure
EP1133683B1 (fr) Capteur de pression a membrane comportant du carbure de silicium et procede de fabrication
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d&#39;un substrat et sa face arrière ou une portion de sa face arrière
EP3577683B1 (fr) Structure pour application radiofréquence
EP1346405B1 (fr) Procede de fabrication d&#39;un ilot de matiere confine entre des electrodes, et applications aux transistors
WO2006070167A1 (fr) Procede de report d&#39;un circuit sur un plan de masse
EP4189343A1 (fr) Micro-bolometre d&#39;imagerie infrarouge et procedes de realisation associes
EP1774588A1 (fr) Assemblage par adhesion moleculaire de deux substrats
EP2965346A1 (fr) Procédé de réalisation d&#39;un collage direct métallique conducteur
EP0892442B1 (fr) Procédé de fabrication d&#39;une capacité métal-métal au sein d&#39;un circuit intégré, et circuit intégré correspondant
FR2951017A1 (fr) Via de connexion electrique pour substrat de dispositif semi-conducteur
FR2829626A1 (fr) Structure equipee d&#39;au moins une connexion electrique sur un relief
FR2750534A1 (fr) Transistor et procede de realisation d&#39;un transistor a contacts et a isolation de champ auto-alignes
WO2004097945A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a metallisations auto-alignees.
EP0949667A1 (fr) Cellule mémoire électriquement programmable
WO2021019164A1 (fr) Bolomètre à absorbeur en parapluie, composant comprenant un tel bolomètre et procédé de fabrication d&#39;un tel bolomètre
FR2857952A1 (fr) Resonateur electromecanique et procede de fabrication d&#39;un tel resonateur
EP0933812B1 (fr) Electroplacage d&#39;éléments conducteurs dans un circuit intégré
EP1180790B1 (fr) Fabrication de condensateurs à armatures métalliques
FR3089016A1 (fr) Procede de test electrique d’au moins un dispositif electronique destine a etre colle par collage direct
EP3007218B1 (fr) Structure d&#39;encapsulation d&#39;un nano-objet pourvue d&#39;un capot et d&#39;un substrat avec reprise de contact au travers du capot, et son procede de fabrication
EP3537489B1 (fr) Procédé de fabrication d&#39;un dispositif traversant