FR2828297A1 - Schema de decalage des donnees pour utiliser des elements redondants multiples - Google Patents
Schema de decalage des donnees pour utiliser des elements redondants multiples Download PDFInfo
- Publication number
- FR2828297A1 FR2828297A1 FR0209593A FR0209593A FR2828297A1 FR 2828297 A1 FR2828297 A1 FR 2828297A1 FR 0209593 A FR0209593 A FR 0209593A FR 0209593 A FR0209593 A FR 0209593A FR 2828297 A1 FR2828297 A1 FR 2828297A1
- Authority
- FR
- France
- Prior art keywords
- arrays
- input
- tables
- output
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
Landscapes
- Dram (AREA)
Abstract
a) Schéma de décalage des données permettant d'utiliser des éléments redondants sans modification des adresses. b) Est implémenté un schéma de décalage des données dans lequel un regroupement de tableaux peut être sélectionné parmi un important groupe de tableaux. Les tableaux sont connectés à des tampons de sortie et à des tampons d'entrée de façon que les données provenant des tableaux sélectionnés puissent être lues ou écrites sans changer les adresses. Les tableaux sont sélectionnés par programmation des signaux de commande qui commandent les tampons de sortie et les tampons d'entrée. Les signaux de commande peuvent être programmés par différents procédés, par exemple par mise en fusion de fusibles ou par mémorisation de données dans des registres. Il n'est pas nécessaire que les fusibles soient au même pas que les tableaux. Des tableaux DRAM/ RAM dynamiques, SRAM/ statiques, des tableaux à registre et des PLA/ tableaux logiques programmables sont des exemples de tableaux qui peuvent être utilisés avec cette invention. c) Cette invention est particulièrement utile pour ajouter une redondance à un circuit intégré.
Description
pile courant.
1 2828297
Schéma de décalae des données pour utiliser des éléments redondants multiples Cette invention concerne généralement des circuits électroniques. Plus particulièrement cette invention concerne des
circuits électroniques intégrés et leur redondance.
Dans la fabrication des circuits électroniques, une technique utilisce pour augmenter le rendement de la production consiste à prévoir sur la puce des éléments de circuit redondants pour permettre le remplacement d'éléments clés du circuit qui ont prouvé étre défectueux. Au cours du test de la puce, la portion défectueuse du circuit est identifiée et l'élément de circuit redondant, s'il en existe un, peut être activé par ouverture d'un fusible associé ou mécanisme semblable. La redondance convient particulièrement pour des circuits répétitifs possédant un nombre important d'éléments successifs disposés sous une certaine forme de rangée, de façon qu'un élément redondant du circuit puisse remplacer un unique élément défectueux du circuit dans une collection d'éléments du circuit. Un dispositif de ce genre est une mémoire à
semi-conducteur principalement constituée de cellules de mémoire.
Ces cellules de mémoire sont disposces en rangée et en colonne, l'élément redondant du circuit étant soit une rangée soit un groupe de rangées de cellules de mémoire soit une colonne ou un groupe de colonnes de cellules de mémoire. Si, par exemple, une cellule d'une colonne donnée est défectueuse, le dispositif serait classé comme défectueux. Une c o lonne défectueus e, ou le group e de co lonnes contenant la colonne défectueuse, peut étre remplacé par une colonne redondante ou par un groupe de colonnes redondantes et en conséquence le dispositif serait alors pleinement opérationnel. Une
mémoire peut contenir par exemple 256 rangées et 256 colonnes.
Une colonne redondante serait donc capable de remplacer l'une des 256 colonnes, constituant ainsi une utilisation efficace d'un
circuit redondant.
Une mémoire à circuit intégré (IC) contient généralement un tableau de cellules de mémoire disposées en rangées et en colonnes,
2 2828297
chaque colonne de cellules sélectionnce par un signal d'adresse de colonne et chaque rangée de cellules adjacentes sélectionnée par un signal d'adresse de rangée. Une colonne redondante d'éléments de mémoire peut 8tre disposée adjacente à un tableau non redondant et peut être sélectionnée par une adresse de colonne prédéterminée, les cellules de mémoire de la colonne redondante étant normalement inactives. Si une colonne de cellule de mémoire dans le tableau non redondant est défectueuse, la colonne défectueuse est désactivoe et un circuit est établi pour activer la colonne redondante, de façon qu'il soit possible d'accéder à la colonne redondante au moyen de
l'adresse de colonne prédétermince.
Un problème que l'on peut rencontrer lors du remplacement d'une colonne ou d'une rangée dans une mémoire à semi-conducteur est de conserver l'intogrité de l'adresse; c'est-à-dire que la colonne redondante doit avoir la même adresse que la colonne défectueuse. Ceci est normalement implémenté en prévoyant un circuit de décodage universel en association avec le circuit de la colonne redondante. Sont inclus des fusibles appropriés qui peuvent s'ouvrir pour désactiver la colonne défectueuse, activer le circuit de la colonne redondante et également programmer le circuit de décodage universel pour l'adresse approprice. Les fusibles doivent également être au même pas que les tableaux. La surface nécessaire pour les fusibles et le circuit pour accéder aux tableaux redondants peut 8tre assez importante et constitue une surcharge que des concepteurs de circuit souhaiteraient éviter si possible. I1 existe donc un besoin dans l'art pour un procédé d'élimination ou de réduction de la surface nécessaire pour les fusibles et pour le circuit utilisés pour accéder aux tableaux redondants. En plus de la surcharge de surface nécessaire pour implémenter des schémas de redondance, de nombreux schémas de redondance ralentissent les
temps d'accès lorsque l'on utilise un élément de circuit redondant.
On peut trier les circuits intogrés en fonction de leur temps d'accès.
Des circuits intogrés à temps d'accès court peuvent se vendre à des prix plus élevés, de sorte que des circuits intégrés utilisant des schémas de redondance qui augmentent le temps d'accès peuvent ne
3 2828297
pas être aussi efficaces que des circuits intogrés n'utilisant pas la redondance. Il existe donc un besoin dans l' art pour un schéma de redondance qui n'augmente pas le temps d'accès des circuits
intégrés lorsque l'on utilise la redondance.
La redondance par décalage des données élimine la nécessité de décodeurs de redondance inédits, la programmation d'un grand nombre de fusibles pour valider et coder les éléments redondants et désactiver le circuit non fonctionnel. Le petit nombre de fusibles nocessaire pour implémenter la redondance par décalage des données peut facilement s'ajuster au méme pas ou peut être situé à distance. En outre la redondance par décalage des donnces permet de remplacer un tableau par un tableau redondant sans augmentation
appréciable du temps d'accès.
Une forme de réalisation de l' invention propose un circuit pour désélectionner une pluralité de tableaux faisant partie d'u groupe de tableaux. Un groupe de tampons d'entrée, dans lequel chaque tampon d'entrée a un groupe d'entrées qui sont des ports d'entrée dans le circuit de mémoire, est connecté au groupe de tableaux de façon que chaque sortie provenant de chaque tampon d'entrce soit connectée à un unique tableau sélectionné parmi le groupe de tableaux. En outre un groupe de tampons de sortie, dans lequel chaque tampon de sortie a un groupe d'entrées qui sont des ports pour donnces provenant d'un groupe de tableaux est connocté de façon que la sortie provenant de chaque tampon de sortie soit connoctée à un unique port de sortie du circuit de mémoire sélectionné parmi le groupe de tableaux. Les tableaux utilisés, par exemple, peuvent étre des tableaux DRAM/RAM dynamiques (RAM pour Random Access Memory selon le terme anglo saxon, ou mémoire vive) SRAM/RAM statiques, PLA/tableau logique programmable, ou des tableaux à registres. Le procédé utilisé dans cette invention réduit la surface nocessaire pour implémenter la
redondance et réduit également le nombre de fusibles nécessaires.
Pour l'emploi de cette invention, les fusibles peuvent être
4 2828297
situés à peu près n'importe o sur un circuit intogré, il n'est pas nécessaire qu'ils soient au même pas comme dans beaucoup d'autres schémas de redondance. En outre l'invention permet d'utiliser des tableaux redondants sur un circuit intégré sans qu'il en résulte une différence de temps d'accès. En d'autres termes, on prévoit, selon l'invention, un circuit pour désélectionner deux tableaux d'un groupe de N+2 tableaux, comportant: N+2 tampons d'entrée, chaque élément desdits N tampons d'entrée présentant trois entrées K, K+1, K+2; dans lequel une sortie de chaque élément desdits N+2 tampons d'entrce est connectée à un unique tableau dudit groupe de N+2
tableaux.
Avantageusement, mais facultativement, le circuit présente au moins l'une des caractéristiques suivantes:
- lesdits tableaux sont des tableaux DRAM/RAM dynamiques.
- lesdits tableaux sont des tableaux SRAM/RAM statiques.
On prévoit aussi, selon l'invention, un circuit pour désélectionner deux tableaux d'un groupe de N+2 tableaux, comportant: N tampons de sortie, chaque élément desdits N tampons de sortie présentant trois entrées, K, K+ 1, K+2; dans lequel chacune desdites trois entrées K, K+1, K+2 de chaque élément desdits N tampons de sortie sont connoctées aux sorties de trois tableaux consécutifs A, A+1, A+2, respectivement de façon qu'aucun tampon de sortie ne soit connecté aux mêmes trois sorties
de trois tableaux que n'importe lequel des autres tampons de sortie.
Avantageusement, mais facultativement, le circuit présente au moins l'une des caractéristiques suivantes:
- lesdits tableaux sont des tableaux DRAM/RAM dynamiques.
- lesdits tableaux sont des tableaux SRAM/RAM statiques.
On prévoit aussi, selon l' invention, un procédé pour désélectionner une pluralité de tableaux d'un groupe de tableaux, comportant:
2828297
démultiplexer un groupe d'entrées dans chaque tampon d'entrce d'un groupe de tampons d'entrée; dans lequel une sortie de chaque élément dudit groupe de tampons d'entrée est connectée à un unique tableau dudit groupe de
tableaux;
dans lequel le nombre d'entrées de chaque groupe d'entrées est d'au
moins trois.
On prévoit aussi, selon l' invention, un procédé pour désélectionner une pluralité de tableaux d'un groupe de tableaux, comportant: multiplexer un groupe d'entrées dans chaque tampon de sortie d'un groupe de tampons de sortie; dans lequel ledit groupe d'entrces dans chaque élément dudit groupe de tampons de sortie est connecté à un unique regroupement dudit groupe de tableaux; dans lequel le nombre d'entrées dans ledit groupe d'entrées est d'au
moins trois.
On prévoit aussi, selon l'invention, un procédé pour désélectionner deux tableaux d'un groupe de N+2 tableaux, comportant: démultiplexer trois entrces K, K+1, K+2 de chaque élément du groupe N+2 tampons d'entrée; dans lequel une sortie de chaque élément dudit groupe de N+2 tampons d'entrée est connectée à une entrée de chaque de chaque élément desdits N+ 2 tableaux de façon qu'aucun tampon d'entrée ne soit connecté au méme tableau que n'importe lequel des autres
tampons d'entrée.
On prévoit aussi, selon l' invention, un procédé pour désélectionner deux tableaux d'un groupe de N+2 tableaux, comportant: multiplexer trois entrées K, K+ 1, K+2 pour chaque élément du groupe de N tampons de sortie; dans lequel chacune desdites trois entrées K-1, K, K+1 dans chaque élément desdits N tampons de sortie sont connoctées aux sorties de trois tableaux consécutifs, A, A+1, A+2 respectivement de façon
6 2828297
qu'aucun tampon de sortie ne soit connocté aux mêmes trois entrées
de trois tableaux que n'importe lequel des autres tampons de sortie.
D'autres aspects et avantages de la présente invention
apparaîtront à partir de la description détaillée qui suit, prise en
liaison avec le dessin joint, illustrant à titre d'exemple les principes
de l'invention.
La figure 1 est un dessin schématique d'un schéma de décalage de données utilisant des tableaux, incluant des tableaux
redondants, présentant des tampons de sortie.
La figure 2 est un dessin schématique d'un schéma de décalage de donnces utilisant des tableaux, incluant des tableaux redondants,
présentant des tampons d'entrée.
La figure 1 représente un exemple du schéma de décalage de données dans lequel N tableaux sont sélectionnés parmi N + 2 tableaux à l'aide de tampons de sortie. Dans cet exemple, chaque tampon de sortie K(1)-K(N) a trois entrées. Le premier tampon de sortie, K(1), 138, a trois entrées, 118, 120 et 122 connectées aux sorties des trois premiers tableaux 102, A(1), 104, A(2) et 106 A(3) respectivement. Un signal de commande 162, contenant au moins deux bits de données, 162 [0:1] peut être utilisé pour sélectionner l'une des trois entrées, 118, 120 et 122 en tant que sortie 150 du tampon de sortie K(1), 138. Le second tampon de sortie K(2), 140 a trois entrées 120, 122 et 124 connectées aux sorties des trois tableaux 104, A(2), 106 A(3) et 108 A(4) respectivement. Un signal de commande 164, contenant au moins deux bits de données, 164 [0:1] peut être utilisé pour sélectionner l'une des trois entrées 120, 122 et 124 en tant que sortie 152 du tampon de sortie K(2), 140. Ce motif se répète pour les tableaux restants, A(3)-A(N+2) et les tampons de sortie restants K(3)-K(N) . Les quatre derniers des (N+2) tableaux et les quatre derniers des N tampons de sortie sont connectés de la façon suivante. Le tampon de sortie K(N-3), 142 a trois entrées 126, 128 et 130 connectées aux sorties des trois tableaux A(N-3), A(N-2) et 110, A(N-1) respectivement. Un signal de commande 166, contenant au moins deux bits de données, 166 [0:1] peut étre utilisé pour sélectionner l'une des trois entrées 126, 128 et 130 en tant que sortie, 154 du tampon de sortie K(N-3), 142. Le tampon de sortie K(N-2), 144 a trois entrces 128, 130 et 132 connectées aux sorties des trois tableaux A(N-2), A(N-1), 110 et A(N), 112 respectivement. Un signal de commande 168 contenant au moins deux bits de données 168 [0:1] peut être utilisé pour sélectionner l'une des trois entrées 128, 130 et 132 en tant que sortie 156 du tampon de sortie K(N-2), 144. Le tampon de sortie K(N-1), 146 a trois entrces 130, 132 et 134 connoctées aux sorties des trois tableaux A(N-1), 110, A(N), 112, et A(N+1), 114, respectivement. Un signal de commande 170, contenant au moins deux bits de donnces 170 [0:1] peut être utilisé pour sélectionner l'une des trois entrces 130, 132 et 134 en tant que sortie 158 du tampon de sortie K(N-1), 146. Le tampon de sortie K(N), 148, a trois entrées 132, 134 et 136 connectées aux sorties des trois tableaux A(N), 112, A(N+1), 114 et A(N+2), 116 respectivement. Un signal de commande 172, contenant au moins deux bits de données 172 [0:1] peut être utilisé pour sélectionner l'une des trois entrces 132, 134 et 136 en tant que sortie 160 du tampon de sortie K(N), 148.Dans une première configuration, les signaux de commande peuvent être définis pour sélectionner la troisième entrée de chaque tampon de sortie K(1)-K(N). Ceci se traduit par le fait que le signal de sortie des tableaux A(3)-A(N+2) est envoyé, en passant par les tampons de sortie K(1) -K(N), aux sorties des tampons de sortie K(1)-K(N) respectivement. Les donnces
provenant de A(1), 102 et A(2), 104 ne sont pas utilisées.
Dans une seconde configuration, les tableaux A(1), 102 et A(4), 108 ne sont pas utilisés. Dans cette configuration, les signaux de commande peuvent être définis pour sélectionner la seconde entrée, 120 pour le tampon de sortie K(1), 138 et la seconde entrce 122 pour le tampon de sortie K(2), 140. Le reste des tampons
de sortie K(3)-K(N) utilisent leur troisième entrce respectivement.
Ceci se traduit par le fait que les signaux de sortie des tableaux A(2), 104, A(3), 106 et A(N-1)-A(N+2) sont envoyés, en passant par les tampons de sortie K(1)-K(N), aux sorties des tampons de
8 2828297
sortie K(1)-K(N) respectivement. De cette façon les données provenant de A(1), 102 et A(4), 108 ne sont pas utilisées. Bien que les tableaux utilisés dans cette seconde configuration soient changés par rapport à la première configuration, les sorties des tampons de sortie n'ont pas changé et les adresses pour accéder au tableau n'ont pas changé. Les seuls changements effectués ont été des changements dans les signaux de commande. Les signaux de commande peuvent être programmés par l'une quelcouque de plusieurs méthodes, par exemple faire fondre des fusibles ou écrire
l'information sur des registres.
Dans une troisième configuration, les tableaux A(3), 106 et A(N), 112 ne sont pas utilisés. Dans cette configuration, les signaux de commande peuvent étre programmés pour sélectionner la première entrée 118 pour le tampon de sortie (K(1), 138, la première entrée 120 pour le tampon de sortie K(2), 140, la seconde entrée 124 pour le tampon de sortie K(3), la seconde entrée 128 pour le tampon de sortie K(N-3), 142, la seconde entrce, 130, pour le tampon de sortie K(N-2), 144, la troisième entrce 134 pour le tampon de sortie K(N-1), 146 et la troisième entrce 136 pour le tampon de sortie K(N), 148. Bien que les tableaux utilisés dans cette troisième configuration soient changés par rapport à la première et à la seconde configurations, les sorties des tampons de sortie n'ont pas changé et les adresses pour accéder aux tableaux n'ont pas changer. Les seuls changements effectués ont été des changements dans les signaux de commande. Les trois configurations décrites illustrent la façon dont le procédé de décalage des données peut être implémenté. Dans ces configurations particulières, le nombre de tableaux qui ont été désélectionnés a été de deux. Cette limitation a été imposée comme résultant du nombre d'entrée dans les tampons de sortie, trois. Si le nombre d'entrée dans chaque tampon de sortie augmente, le nombre de tableaux qui
peuvent être désélectionnés augmentera également.
La figure 2 représente un exemple d'un schéma de décalage des données dans lequel N tableaux sont sélectionnés parmi N+2 tableaux à l'aide de N+ 2 tampons d'entrce. Dans cet exemple chaque
9 2828297
tampon d'entrée K(1)-K(N+2) a trois entrées. Le premier tampon d'entrée K(1), 234, a une sortie 218 connectée à l'entrée du tableau 202, A(1). Le signal de commande 262, contenant au moins deux bits de données 262 [0:1] = VDD, VDD, est utilisé pour sélectionner l'entrce 250 en tant qu'entrée dans le tampon d'entrée K(1), 234. Le second tampon d'entrce K(2), 236, a une sortie 220 connectée à l'entrce du tableau 204, A(2). Le signal de commande 264, contenant au moins deux bits de données 264 [0:1] = VDD, 266 [O], peut être utilisé pour sélectionner l'une des deux entrées 252 et 250 en tant qu'entrce dans le tampon d'entrée K(2), 236. Le troisième tampon d'entrée K(3), 238 a une sortie 222 connoctée à l'entrce du tableau 206, A(3). Le signal de commande 266, contenant au moins deux bits de données 266 [0:1] peut être utilisé pour sélectionner l'une des trois entrées 278, 252 et 250 en tant qu'entrée dans le tampon d'entrée K(3), 238. Le quatrième tampon d'entrée K(4), 240 a une sortie 224 connectée à l'entrée du tableau 208, A(4). Le signal de commande 268, contenant au moins deux bits de données, 268 [0:1] peut être utilisé pour sélectionner l'une des trois entrées 280, 278 et 252 en tant qu'entrée dans le tampon d'entrée K(4), 240. Le signal de commande 268 contenant au moins deux bits de données, 268 [0:1] peut être utilisé pour sélectionner l'une des trois entrées
280, 278 et 252 en tant qu'entrée dans le tampon d'entrée K(4), 240.
Ce motif se répète pour les tableaux restants A(5)-A(N+2) et pour les tampons d'entrée restants K(5)-K(N+2). Les quatre derniers des (N+2) tableaux et les quatre derniers des (N+2) tampons d'entrée sont connoctés de la façon suivante. Le tampon d'entrée K(N-1), 242 a une sortie 226 connectée à l'entrée du tableau 210 A(N-1). Le signal de commande 270, contenant au moins deux bits de données 270 [0:1] peut être utilisé pour sélectionner l'une des trois entrées 258, 256 et 254 en tant qu'entrée dans le tampon d'entrée K(N-1), 242. Le tampon d'entrée K(N), 244, a une sortie 228 connectée à l'entrce du tableau A(N), 212. Le signal de commande 272, contenant au moins deux bits de données 272 [0:1], peut être utilisé pour sélectionner
2828297
l'une des trois entrées 260, 258 et 256 en tant qu'entrée du tampon d'entrce K(N), 244. Le tampon d'entrée K(N+1), 246 a une sortie 230 connectée à l'entrce du tableau A(N+1), 244. Le signal de commande 274, contenant au moins deux bits de donnces 274 [0:1] peut être utilisé pour sélectionner l'une des trois entrées masse, 260 et 258 en tant qu'entrce du tampon d'entrée K(N+1), 246. Le tampon d'entrée K(N+2), 248 a une sortie 232 connectée à l'entrce du tableau A(N+2), 216. Le signal de commande 276, contenant au moins deux bits de données 246 [0:1] = masse, masse est utilisé pour sélectionner
l'entrée 260 en tant qu'entrée dans le tampon d'entrce K(N+2), 248.
Dans une quatrième configuration, les signaux de commande peuvent être définis pour sélectionner la troisième entrce de chaque tampon d'entrce K(1)-K(N+2). Ceci se traduit par le fait que les donnces qui sont sur la troisième entrce des tampons d'entrée K(1)-K(N+2) sont envoyées aux entrces des tableaux K(1)-K(N+2)
respectivement. Les tableaux A(1), 202 et A(2), 204 sont ignorés.
Dans une cinquième configuration, les tableaux A(1), 202 et A(4), 208 ne sont pas utilisés. Dans cette configuration, les signaux de commande peuvent être définis pour sélectionner la seconde entrce, 250 pour le tampon d'entrée K(2), 236, la seconde entrée 252 pour le tampon d'entrce K(3), 238 et la seconde entrée, 278, pour le tampon d'entrée K(3), 240. Le reste des tampons d'entrée K(5)-K(N+2) utilisent leur troisième sortie respectivement. De cette façon, les tableaux A(1), 202 et A(4), 208 sont ignorés. Bien que les tableaux utilisés dans cette cinquième configuration soient changés par rapport à la quatrième configuration, les entrces des tampons d'entrée n'ont pas changé et les adresses pour accéder aux tableaux n'ont pas changé. Les seuls changements effectués ont été des changements dans les signaux de commande. Les signaux de commande peuvent être programmés par l'un quelconque de différents procédés, par exemple, faire fondre
des fusibles ou écrire l'information sur des registres.
Dans une sixième configuration, les tableaux A(3), 206 et A(N), 212 ne sont pas utilisés. Dans cette configuration, les
11 2828297
signaux de commande peuvent être programmés pour sélectionner la première entrée, 250, pour le tampon d'entrce K(1), 234, la première entrée 252 pour le tampon d'entrce K(2), 240, la seconde entrée 278 pour le tampon d'entrce K(4), la seconde sortie 256 pour le tampon d'entrce K(N-1) 242, la troisième entrée 258 pour le tampon d'entrce K(N+1), 246 et la troisième entrée, 260, pour le tampon d'entrée K(N+2), 248. Bien que les tableaux utilisés dans cette troisième configuration soient changés par rapport à la première et à la seconde configurations, les entrées des tampons d'entrce n'ont pas changé et les adresses pour accéder aux tableaux n'ont pas changé. Les seuls changements effectués ont été les changements dans les signaux de commande. Les trois dernières configurations décrites illustrent la façon dont le procédé de décalage des données peut être implémenté. Dans ces configurations particulières, le nombre de tableaux qui ont été désélectionnés a été de deux. Cette limitation a été imposce comme résultant du nombre de sorties pour les tampons d'entrée, trois. Si le nombre de sorties pour chaque tampon d'entrée augmente, le nombre de tableaux qui peuvent être
désélectionnés augmentera également.
Le décalage de données peut être exécuté à la fois pour la lecture et l'écriture des données, par combinaison de tampons d'entrée et de tampons de sortie dans un circuit. Les mêmes signaux de commande peuvent être utilisés pour lire ou écrire un tableau individuel. Le nombre de tableaux qui peuvent être désélectionnés n'est limité que par le nombre d'entrées pour un tampon de sortie et
le nombre de sorties en provenance d'un tampon d'entrce.
La description ci-dessus de la présente invention a été
présentée aux fins d'illustration de description. I1 n'est pas prévu
qu'elle soit exhaustive ni que l'invention se limite à la forme précise exposée et d'autres modifications et variantes peuvent être possibles à la lumière des enseignements ci-dessus. La forme de réalisation a été choisie et décrite pour mieux expliquer les principes de l'invention et son application pratique pour permettre ainsi a d'autres hommes de l'art de mieux utiliser l'invention dans ces différentes formes de réalisation et dans ces différentes
1 2 2828297
modifications telles qu'elles conviennent pour l'usage particulier
envisagé. It est prévu que les revendications jointes sont
interprétées comme incluant d'autres formes de réalisation variantes de l'invention pour autant qu'elles soient limitées par l' art antérieur.
1 3 2828297
Claims (10)
1. Circuit pour désélectionner deux tableaux d'un groupe de N+2 tableaux, comportant: N+2 tampons d'entrée, chaque élément desdits N tampons d'entrée présentant trois entrées K, K+1, K+2; dans lequel une sortie de chaque élément desdits N+2 tampons d'entrée est connoctée à un unique tableau dudit groupe de N+2
tableaux.
2. Le circuit de la revendication 1 dans lequel lesdits tableaux
sont des tableaux DRAM/RAM dynamiques.
3. Le circuit de la revendication 1 dans lequel lesdits tableaux
sont des tableaux SRAM/RAM statiques.
4. Circuit pour désélectionner deux tableaux d'un groupe de N+2 tableaux, comportant: N tampons de sortie, chaque élément desdits N tampons de sortie présentant trois entrées, K, K+1, K+2; dans lequel chacune desdites trois entrces K, K+1, K+2 de chaque élément desdits N tampons de sortie sont connectées aux sorties de trois tableaux consécutifs A, A+1, A+2, respectivement de façon qu'aucun tampon de sortie ne soit connecté aux mémes trois sorties de trois tableaux que
n'importe lequel des autres tampons de sortie.
5. Le circuit de la revendication 5 dans lequel lesdits tableaux
sont des tableaux DRAM/RAM dynamiques.
6. Le circuit de la revendication 5 dans lequel lesdits tableaux
sont des tableaux SRAM/RAM statiques.
7. Procédé pour désélectionner une pluralité de tableaux d'un groupe de tableaux, comportant: démultiplexer un groupe d'entrces dans chaque tampon d'entrée d'un groupe de tampons d'entrée; dans lequel une sortie de chaque élément dudit groupe de tampons d'entrée est connectée à un unique tableau dudit groupe de tableaux; dans lequel le nombre d'entrées de chaque groupe d'entrces est
14 2828297
d'au moins trois.
8. Procédé pour désélectionner une pluralité de tableaux d'un groupe de tableaux, comportant: multiplexer un groupe d'entrées dans chaque tampon de sortie d'un groupe de tampons de sortie; dans lequel ledit groupe d'entrces dans chaque élément dudit groupe de tampons de sortie est connocté à un unique regroupement dudit groupe de tableaux; dans lequel le nombre d'entrées dans ledit groupe d'entrces est
d'au moins trois.
9. Procédé pour désélectionner deux tableaux d'un groupe de N+2 tableaux, comportant: démultiplexer trois entrces K, K+1, K+2 de chaque élément du groupe N+2 tampons d'entrée; dans lequel une sortie de chaque élément dudit groupe de N+2 tampons d'entrce est connoctée à une entrée de chaque de chaque élément desdits N+2 tableaux de façon qu'aucun tampon d'entrée ne soit connecté au même tableau que n'importe lequel
des autres tampons d'entrée.
10. Procédé pour désélectionner deux tableaux d'un groupe de N+2 tableaux, comportant: multiplexer trois entrées K, K+1, K+2 pour chaque élément du groupe de N tampons de sortie; dans lequel chacune desdites trois entrées K-1, K, K+1 dans chaque élément desdits N tampons de sortie sont connectées aux sorties de trois tableaux consécutifs, A, A+ 1, A+2 respectivement de façon qu'aucun tampon de sortie ne soit connocté aux mêmes trois entrées de trois tableaux que
n'importe lequel des autres tampons de sortie.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/919,091 US20030026135A1 (en) | 2001-07-31 | 2001-07-31 | Data-shifting scheme for utilizing multiple redundant elements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2828297A1 true FR2828297A1 (fr) | 2003-02-07 |
Family
ID=25441489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0209593A Pending FR2828297A1 (fr) | 2001-07-31 | 2002-07-29 | Schema de decalage des donnees pour utiliser des elements redondants multiples |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030026135A1 (fr) |
| FR (1) | FR2828297A1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127116B2 (en) * | 2009-04-03 | 2012-02-28 | International Business Machines Corporation | Dependency matrix with reduced area and power consumption |
| US7902855B1 (en) | 2010-03-03 | 2011-03-08 | Altera Corporation | Repairable IO in an integrated circuit |
| JP2013004601A (ja) * | 2011-06-14 | 2013-01-07 | Elpida Memory Inc | 半導体装置 |
| WO2013106210A1 (fr) * | 2012-01-10 | 2013-07-18 | Intel Corporation | Appareil électronique à bancs de mémoire parallèles |
| US9236864B1 (en) * | 2012-01-17 | 2016-01-12 | Altera Corporation | Stacked integrated circuit with redundancy in die-to-die interconnects |
-
2001
- 2001-07-31 US US09/919,091 patent/US20030026135A1/en not_active Abandoned
-
2002
- 2002-07-29 FR FR0209593A patent/FR2828297A1/fr active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20030026135A1 (en) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6775166B2 (en) | Content addressable memory architecture | |
| FR2787233A1 (fr) | Procede pour verifier l'integrite des circuits de decodage d'une memoire | |
| JP2009043328A (ja) | 半導体集積回路 | |
| US7218561B2 (en) | Apparatus and method for semiconductor device repair with reduced number of programmable elements | |
| US6333887B1 (en) | Circuits and methods for selectively coupling redundant elements into an integrated circuit | |
| US7006393B2 (en) | Method and apparatus for semiconductor device repair with reduced number of programmable elements | |
| FR2617621A1 (fr) | Memoire de transposition pour circuit de traitement de donnees | |
| FR2828297A1 (fr) | Schema de decalage des donnees pour utiliser des elements redondants multiples | |
| US6804135B1 (en) | Content addressable memory having column redundancy | |
| US7233542B2 (en) | Method and apparatus for address generation | |
| EP0953912B1 (fr) | Dispositif de mémoire à semi-conducteur avec redondance | |
| US7248491B1 (en) | Circuit for and method of implementing a content addressable memory in a programmable logic device | |
| US6222783B1 (en) | Built-in redundancy architecture for computer memories | |
| US7274609B2 (en) | High speed redundant data sensing method and apparatus | |
| US7242633B1 (en) | Memory device and method of transferring data in memory device | |
| JPH04222998A (ja) | 半導体メモリ装置 | |
| US20060059393A1 (en) | Redundancy register architecture for soft-error tolerance and methods of making the same | |
| US5666312A (en) | Column redundancy scheme for a random access memory incorporating multiplexers and demultiplexers for replacing defective columns in any memory array | |
| US5255217A (en) | Integrated circuit memory device with a redundant memory block | |
| US7006394B2 (en) | Apparatus and method for semiconductor device repair with reduced number of programmable elements | |
| US6249466B1 (en) | Row redundancy scheme | |
| EP1750282A1 (fr) | Architecture mémoire avec mémoires redondantes partagées et système utilisant la même. | |
| FR2655763A1 (fr) | Circuit de redondance pour memoire. | |
| JP2008165887A (ja) | メモリリード回路、それを用いたメモリ装置 | |
| JP2727054B2 (ja) | 信号分配回路 |