FR2820253A1

FR2820253A1 - Procede de reception de symboles de donnees et modem pour la mise en oeuvre du procede

Info

Publication number: FR2820253A1
Application number: FR0101206A
Authority: FR
Inventors: Christophe Boulanger; Thierry Goumis
Original assignee: Sagem SA
Current assignee: Sagem SA
Priority date: 2001-01-30
Filing date: 2001-01-30
Publication date: 2002-08-02
Anticipated expiration: 2021-01-30
Also published as: FR2820253B1

Abstract

Dans le procédé visant à échantillonner les signaux d'un modem à un instant optimal, on échantillonne cycliquement les symboles (xk1 xk-0, 5; xk) en fonction de leur rythme et on détecte des transitions de passage de l'amplitude des symboles (xk-0, 5) à un niveau zéro de référence pour asservir en phase l'échantillonnage. On décale relativement le niveau de référence par rapport à l'amplitude des symboles (xk-l; xk-0, 5; xk) pour mieux centrer celle-ci sur ledit niveau. Le modem comporte des moyens (1, 2, 3, 4) d'échantillonnage d'une suite de signaux de symboles de données reçus, associés à une boucle (5, 6, 7) d'asservissement de phase avec des moyens comparateurs de phase (5) pour recevoir les signaux de symbole et y détecter des transitions de passage par un niveau zéro de référence pour déterminer une erreur de phase asservissant les moyens d'échantillonnage (1, 2, 3, 4). Les moyens comparateurs de phase (5) sont agencés pour décaler le niveau de référence par rapport aux signaux de symbole reçus et pour déterminer les erreurs de phase à partir des transitions relatives au niveau de référence décalé.

Description

La présente invention concerne la récupération numérique du rythme des signaux reçus par un modem, pour les échantillonner à un instant optimal.

Un modem, recevant une suite de symboles représentant des données, détermine la forme de chaque symbole pour la traduire en un motif spécifique de bits qu'il représente. Pour cela, le modem échantillonne cycliquement chaque symbole, c'est-à-dire détermine son amplitude à un ou plusieurs instants bien précis dans la période du symbole.

Pour limiter le traitement nécessaire et ainsi permettre une transmission à haut débit, le nombre d'échantillons par symbole est fixé à la valeur minimale, juste suffisante pour différencier les formes des symboles attendus.

Le modem doit donc détecter la fréquence d'arrivée des symboles pour s'asservir en fréquence et en phase sur ceux-ci afin que chaque échantillonnage intervienne à un instant optimal prévu dans la période, auquel l'amplitude du symbole a une valeur caractéristique de celui-ci. Le modem comporte à cet effet un échantillonneur asservi temporellement par une boucle à comparateur de phase commandée par les symboles reçus.

L'échantillonneur reçoit les signaux d'une horloge à une fréquence déterminée d'échantillonnage et, d'après l'erreur mesurée par le comparateur de phase, il fait glisser la fréquence de l'échantillonnage, c'est-à-dire qu'il détermine, par interpolation dans chaque période des signaux d'horloge, l'instant optimal d'échantillonnage, à erreur de phase nulle. Le modem peut ainsi s'adapter aux dérives du débit de l'émetteur, ou compenser les dérives relatives aux oscillateurs de l'émetteur et du récepteur.

Pour des symboles représentant chacun un seul bit, c'est-à-dire ayant un état parmi deux possibles, les deux états sont représentés par deux impulsions ou arches respectives semblables mais de polarités opposées.

On échantillonne alors le signal utile de symbole lorsqu'il atteint son maximum, au milieu de sa période. Pour déceler un déphasage, on échantillonne aussi aux instants de passage ou transition d'une période à la suivante, lorsque l'impulsion passe théoriquement par le niveau analogique

zéro. Tout échantillon de transition qui est positif ou négatif indique un déphasage, et son sens, et la boucle d'asservissement intervient pour que la suite des échantillons de transition ait une valeur moyenne nulle.

Toutefois, dans le cas de symboles à plus de deux états possibles, ils sont représentés par des impulsions étagées qui ne passent pas nécessairement par le niveau analogique zéro. De ce fait, les déphasages sont détectés trop tard et les instants d'échantillonnage des niveaux étagés du signal utile dérivent par rapport aux instants optimaux.

La présente invention vise à atténuer la dégradation de l'asservissement de phase évoquée ci-dessus.

A cet effet, l'invention concerne tout d'abord un procédé de réception, à un rythme déterminé, d'une suite de signaux de symboles de données représentant chacun un état particulier parmi une pluralité, dans lequel - on échantillonne cycliquement les symboles en fonction de leur rythme et - on détecte des transitions de passage de l'amplitude des symboles à un niveau zéro de référence pour asservir en phase l'échantillonnage, procédé caractérisé par le fait qu'on décale relativement le niveau de référence par rapport à l'amplitude des symboles pour mieux centrer celle-ci sur ledit niveau.

Ainsi, le centrage amélioré des symboles, sur l'axe temporel représentant le niveau de référence décalé, augmente la probabilité des transitions et donc la fréquence moyenne d'occurrence de celles-ci, ce qui permet de bien contrôler l'asservissement de phase.

On conçoit qu'un décalage approprié de l'amplitude des symboles représente aussi un tel décalage relatif du niveau de référence.

Avantageusement, on détecte les transitions par un échantillonnage des symboles à des instants prévus de franchissement du niveau zéro de référence et on soustrait à l'échantillon mesuré correspondant, pour le décaler en amplitude, les deux échantillons de symbole utile séparés temporellement

par l'échantillon de détection de transition.

Ainsi, lorsque deux échantillons de symbole utile sont globalement décentrés par rapport au niveau de référence, ils provoquent un décalage de recentrage pour l'échantillon de détection de transition.

L'invention concerne aussi un modem pour la mise en oeuvre du procédé de l'invention, comportant des moyens d'échantillonnage d'une suite de signaux de symboles de données reçus, associés à une boucle d'asservissement de phase d'échantillonnage comportant des moyens comparateurs de phase agencés pour recevoir les signaux de symbole et y détecter des transitions de passage par un niveau zéro de référence pour déterminer une erreur de phase asservissant les moyens d'échantillonnage, caractérisé par le fait que les moyens comparateurs de phase sont agencés pour décaler relativement le niveau de référence par rapport aux signaux de symbole reçus et pour déterminer les erreurs de phase à partir des transitions relatives au niveau de référence décalé.

L'invention sera mieux comprise à l'aide de la description d'un mode préféré de mise en oeuvre du procédé de l'invention, en référence au dessin annexé, dans lequel - la figure 1 représente une chaîne de réception de signaux de symboles de données d'un modem pour la mise en oeuvre du procédé de l'invention, - les figures 2 et 3 illustrent l'échantillonnage des signaux de données, et - la figure 4 représente un bloc de calcul comparateur de phase.

La chaîne de réception de signaux de symboles de données de la figure 1 comporte un oscillateur 1 à fréquence de référence qui commande un échantillonneur 2 recevant les signaux de symboles de données, transmis par une liaison de données, et fournissant les échantillons à un filtre numérique passe-bas de lissage 3 qui les transmet à un bloc 4 d'interpolation des échantillons. Chaque symbole représente un bloc de bits de longueur fixe et de valeur particulière. Le bloc d'interpolation 4 fournit ses échantillons interpolés à des circuits 11 de décision de reconnaissance des symboles reçus, qui

comparent les échantillons à une échelle de symboles nominaux possibles attendus, pour corriger les distorsions des symboles reçus et sélectionner le symbole nominal qui ressemble le plus à l'échantillon considéré.

La sortie du bloc d'interpolation 4 est aussi appliquée à une boucle de rétroaction sur celui-ci, comprenant un bloc comparateur de phase 5 suivi d'un filtre passe-bas 6 et d'un bloc 7 d'asservissement du bloc d'interpolation 4. Le filtre 3 aurait pu être prévu en aval du bloc d'interpolation 4.

On appelle xk l'échantillon entrant dans le bloc comparateur 5 à l'instant k et yk un signal représentant une erreur de phase correspondante calculée par le bloc comparateur 5. La valeur yk, dans un modem classique,

est calculée par la formule suivante :

yk = sg /xk-0, 5. sg (xk)/-/xk-0, 5. sg (xk-l)/ (1) ou encore yk = sg /xk-0, 5./ (sg (xk)-sg (xk-l)/ (2)

dans laquelle sg représente le signe de l'expression qui suit, k, k-l, entiers (une unité représentant une période symbole), représentent les rangs temporels de deux symboles successifs et précisément l'instant central de la période considérée, et k-0, 5 représente le rang temporel d'un échantillon à l'instant k-0, 5, en début de la période k.

Les échantillons de rang entier, en milieu de période, représentent le signal utile servant aux circuits Il à reconnaître les symboles, alors que les échantillons de rang k-0, 5 sont utilisés par le bloc comparateur 5 pour détecter des passages au niveau analogique zéro.

Le mot"analogique"a pour but de bien préciser qu'il ne s'agit pas d'une valeur logique, binaire, mais bien d'un traitement portant sur la forme des signaux, même si ce traitement de signal est effectué par des circuits

numériques.

La position précise des instants k effectifs d'échantillonnage de signal, utile est donc estimée à partir des deux échantillons situés de part et d'autre, k-0, 5 et k+0, 5, permettant de détecter les transitions de signe de l'amplitude du signal et donc d'estimer l'instant réel du passage au niveau zéro analogique.

La figure 2 illustre, le temps t étant porté en abscisse, le cas d'une réception avec une horloge Hs à une fréquence d'échantillonnage, ou scrutation, supérieure à la fréquence de l'horloge d'émission Hé. Les instants d'activation des circuits qu'elles commandent sont représentés par des segments verticaux respectivement dirigés vers le bas (Hs) et vers le haut (Hé), et les décalages entre horloges Hé et Hs sont représentés par un trait renforcé sur l'axe t.

Le signal de la figure 2 présente une arche ou impulsion positive globalement en forme de sinusoïde, suivie d'une arche de forme semblable mais négative dont le sommet ou extremum bas est suivi d'une ondulation relativement positive.

Les instants théoriques à indice non entier k-1, 5 et k-0,5 d'échantillonnage du signal, pour détecter sa phase par rapport à l'horloge Hé, correspondent aux deux passages théoriques au niveau zéro analogique et sont entrelacés avec les instants des deux extrema de signal utile de crête positive k-1 et de crête négative k à mi-période des deux impulsions considérées. Un cinquième instant, k+0, 5, correspond au sommet de l'ondulation ci-dessus (fausse remontée à zéro) et un sixième instant k+1 correspond à l'extremum bas de fin de l'ondulation.

L'horloge d'échantillonnage Hs est supposée ici, comme dessiné, passer en phase avec l'horloge Hé à l'instant k-1 de la crête positive. Les instants d'échantillonnage réel sont donc trop rapprochés de l'instant k-1 du fait de la valeur excessive de fréquence d'échantillonnage. En particulier les échantillons des instants k-1, 5 et k-0, 5 sont sur les flancs respectifs de l'impulsion positive, au lieu d'être nuls. Par ailleurs, l'ondulation finale est échantillonnée (k+0, 5) sensiblement à mi-hauteur de son front remontant de retour vers l'axe t et présente donc une amplitude d'échantillon de transition

encore importante.

La figure 3 illustre le cas pour lequel la fréquence de l'horloge d'échantillonnage Hs est inférieure à la fréquence d'émission Hé. Le signal représenté est semblable à celui de la figure 2. Dans ce cas, en supposant toujours une coïncidence de phase à l'instant k-l entre des deux horloges Hé et Hs, et l'impulsion positive étant supposée être précédée d'une impulsion négative, les échantillons de réception aux instants k-1, 5 et k-0, 5 sont négatifs. L'impulsion négative est échantillonnée à l'instant k après sa crête, et l'instant k+0, 5 d'échantillonnage de l'ondulation relativement positive qui la suit est situé sur le front arrière de celle-ci.

On conçoit aisément que, si l'on retourne les figures 2 et 3 autour de l'axe des temps t, les échantillons de réception aux instants k-1, 5 et k-0, 5 changent de signe et deviennent négatifs dans le cas de la figure 2 ainsi modifiée et positifs dans le cas de la figure 3 ainsi modifiée.

D'une façon générale, dans le cas d'impulsions simples, arches positives ou négatives, comme celle en début du signal des figures 2 et 3, avec une fréquence d'échantillonnage théorique Hs double de la fréquence symbole, les deux instants réels d'échantillonnage en réception k-1, 5 et k-0,5, théoriquement en limite de période symbole, sont situés à l'intérieur de la période symbole considérée (fig. 2) ou à l'extérieur (fig. 3), par contraction ou dilatation du temps à partir de l'instant central k-1.

Dans les cas des figures 2,2 retournée, 3 et 3 retournée, la valeur classique yk de réglage de la phase du bloc d'interpolation 4 vaut respectivement :

On voit donc que, pour un échantillonnage de réception à fréquence Hs trop élevée, le premier des deux termes entre parenthèses est négatif et le second, qui en est retranché, est positif, alors que la situation est inverse dans

les cas de la figure 3. Le signe ( du résultat représente donc une fréquence d'échantillonnage Hs trop élevée et le signe + une fréquence Hs trop faible. Ce signe asservit donc le bloc d'interpolation 4 pour que la séquence des signes successifs d'écart de phase associés des divers symboles reçus soit équilibrée autour de zéro.

Ainsi, pour recevoir une suite de signaux de symboles de données représentant chacun un état particulier parmi une pluralité : - on échantillonne cycliquement les symboles en fonction de leur rythme et - on détecte des transitions de passage de l'amplitude des symboles à un niveau zéro de référence pour asservir en phase l'échantillonnage.

Selon l'invention, on décale relativement le niveau de référence par rapport à l'amplitude des symboles pour mieux centrer celle-ci sur ledit niveau. Ce décalage, relatif, peut donc être effectué soit par décalage de zéro de référence soit par décalage des amplitudes mesurées ou éventuellement par deux tels décalages dont la somme algébrique correspondrait au décalage voulu.

Dans cet exemple, le décalage d'amplitude est déterminé, pour chaque échantillonnage de détection de transition, à un instant k-0, 5, comme étant la somme algébrique des échantillons utiles aux instants k-1 et k situés de part et d'autre, c'est-à-dire séparés temporellement par l'échantillon de détection de transition k-0, 5 dont ils corrigent l'amplitude.

Ainsi, la valeur xk-0. 5 est remplacée par

c'est-à-dire que l'on retranche ladite somme à la valeur de l'échantillon de transition xk-05.

La correction par décalage est donc ici égale à 2 fois la valeur moyenne, tenant compte des signes, des deux échantillons xk-l et xk. Il s'agit donc d'une correction amplifiée par rapport à la dérive de l'amplitude des échantillons, le facteur 2 ci-dessus ayant été sélectionné expérimentalement

pour fournir un optimum d'efficacité.

Si l'on revient à la figure 2 et que l'on considère l'impulsion négative, à instant central k, suivie de l'ondulation qui peut représenter, en partie basse finale à l'instant k+1, un état de modulation sans retour à zéro, le décalage (flèche Dk+05) pour l'instant k+0,5 d'échantillonnage (anticipé) correspond à la somme algébrique (deux flèches en pointillés) des échantillons

des instants k et k+1, c'est-à-dire ici une valeur nettement négative. L'échantillon xk+0, 5, négatif par rapport à l'axe des temps t formant le niveau de référence des amplitudes, est alors positif par rapport au seuil Sk+0. 5 de référence de niveau décalé. On engendre ainsi des transitions supplémentaires, de passages à zéro fictifs, qui permettent de commander plus fréquemment la phase du bloc d'interpolation 4. En d'autres termes, on détecte aussi les passages de la courbe du signal reçu par divers niveaux de palier de modulation. On voit que, par contre, le décalage Dk-0, 5 du seuil Si-05 est faible, du fait de la quasi conservation de la symétrie des échantillons utiles des instants k-1 et k (anticipé).

La figure 4 représente le bloc comparateur de phase 5. Il comporte un circuit à retard, ici un registre à décalage, à deux étages 50 et 51 recevant les échantillons interpolés xk et les retardant chacun d'une demi-période symbole pour fournir les échantillons antérieurs xk-0, 5 de transition et xk-l (utile).

Un additionneur 52 additionne les échantillons utiles xk et xk-l pour calculer le décalage ci-dessus et l'appliquer à l'entrée négative d'un soustracteur 53 recevant l'échantillon de transition xk-0, 5 sur son entrée positive. La sortie du soustracteur 53 est appliquée à une entrée d'un multiplieur 57.

Deux blocs de calcul 54,55 déterminent les signes respectifs des échantillons utiles xk et xk-l et les transmettent respectivement à l'entrée positive d'un soustracteur 56 et à l'entrée négative associée, pour le calcul de sg (xk)-sg (xk-1), le résultat étant appliqué à la seconde entrée du multiplieur 57.

Le soustracteur 56 calcule la différence des signes des signaux xk et

xk-l selon la formule (2) et le multiplieur 57 en multiplie le résultat par la valeur décalée Xk-0. 5 = xk-0 5- (xk + xk-1) issue du soustracteur 53. Le multiplieur 57 fournit donc une valeur dont le circuit 59 prélève le signe, qui représente yk, pour commander le bloc d'interpolation 4 à travers le bloc 7.

Dans cet exemple, il est prévu, dans le bloc 4 ou 7, un filtre logique passe-bas de lissage des commandes yk issues du circuit 59 du bloc de comparaison de phase 5, afin d'éviter un pompage haute-fréquence de la phase du bloc d'interpolation 4.

A cet effet, la sortie du circuit de signe 59 est appliquée en parallèle à deux circuits mémoires 61,62 à retard unitaire, commandant chacun une entrée de deux portes logiques respectives à deux entrées 63,64, dont les deuxièmes entrées reçoivent directement le signal de signe yk issu du circuit 59. Les portes 63,64 sont ici des portes ET. Le circuit à retard 62 est en outre contrôlé par une entrée d'inhibition par un circuit 58 de traitement de valeur absolue recevant la sortie sg (xk)-sg (xk-1) du soustracteur 56 commandant le multiplieur 57.

La porte ET 63 n'est ouverte que lorsque ses deux entrées reçoivent un même niveau, et que ce niveau est un niveau haut puisqu'il s'agit d'une porte ET. Elle n'est donc ouverte qu'en cas d'arrivée du deuxième de deux bits 1 successifs provenant du circuit 59, lors des analyses de deux échantillons de symbole utile successifs (k, k+1).

Le circuit à retard 61 maintient donc un 0 de verrouillage sur la porte ET 63 pendant une période élémentaire après l'arrivée du bit 1 de tête et déverrouille l'entrée de la porte ET 63 à la période suivante, qui s'ouvre donc si le bit 1 du circuit de signe 59 est maintenu pendant la période suivante. La porte ET 63 se referme immédiatement dès qu'un bit 0 sort du circuit de signe 59. On tronque donc le premier bit en 1 de toute série de commandes de modification du réglage de phase.

La porte 64 fonctionne selon le même principe mais le circuit à retard associé 62 est contrôlé par le circuit 58 de traitement de valeur absolue, qui effectue un redressement des signaux négatifs-1 en signaux +1 qu'il reçoit pour obtenir un signal d'horloge commandant l'entrée d'inhibition du circuit à

retard 62.

Les signaux issus des portes 63 et 64 sont combinés dans un circuit d'asservissement 65 pour fournir un signal ternaire de commande de la phase du bloc d'interpolation 4, pour l'avancer, la laisser inchangée et la reculer, respectivement, les corrections de phase correspondant à chaque fois à un pas de décalage temporel déterminé. Précisément, la sortie du circuit d'asservissement 65 correspond à une fonction OU exclusif des sorties des portes ET 63 et 64, c'est-à-dire que le circuit 65 ne produit un signal d'amplitude logique 1 que lorsqu'une seule des portes 63 et 64 est en 1, et le signe positif ou négatif de ce signal indique qu'il est engendré par la porte 64 ou la porte 63, respectivement, associées donc à des corrections opposées de phase. Le circuit 58 sert donc à rompre la symétrie des circuits 61 à 64 pour différencier le signe de commande ternaire lorsque la sortie du soustracteur 56 est négative.

Ainsi, les circuits 58 et 61 à 65 filtrent l'asservissement de phase en éliminant, de la suite des commandes de correction de phase établies par les circuits amont d'après les transitions, toute commande précédée par une commande différente, donc ici tout bit en 1 précédé par un 0 ou par un 1 de signe différent. Toute commande isolée est donc éliminée.

Claims

REVENDICATIONS 1-Procédé de réception, à un rythme déterminé, d'une suite de signaux de symboles de données représentant chacun un état particulier parmi une pluralité, dans lequel - on échantillonne cycliquement les symboles (bk-1 ; xk-0. 5 ; xk) en fonction de leur rythme et - on détecte des transitions de passage de l'amplitude des symboles (xk-0, 5) à un niveau zéro de référence pour asservir en phase l'échantillonnage, procédé caractérisé par le fait qu'on décale relativement le niveau de référence par rapport à l'amplitude des symboles (bk-1 ; xk-0, 5 ; xk) pour mieux centrer celle-ci sur ledit niveau.
2-Procédé selon la revendication 1, dans lequel on détecte les transitions par un échantillonnage des symboles à des instants prévus (k-0,5) de franchissement du niveau zéro de référence et on soustrait à l'échantillon mesuré correspondant (xk-0. 5), pour le décaler en amplitude, les deux échantillons de symbole utile (xk ; xk-1) séparés temporellement par

l'échantillon de détection de transition (xk-0, 5).
3-Procédé selon l'une des revendications 1 et 2, dans lequel on filtre l'asservissement de phase en éliminant toute commande précédée par une commande différente.
4-Modem pour la mise en oeuvre du procédé de la revendication 1, comportant des moyens (1,2, 3,4) d'échantillonnage d'une suite de signaux de symboles de données reçus, associés à une boucle (5,6, 7) d'asservissement de phase d'échantillonnage comportant des moyens comparateurs de phase (5) agencés pour recevoir les signaux de symbole et y détecter des transitions de passage par un niveau zéro de référence pour déterminer une erreur de phase asservissant les moyens d'échantillonnage (1, 2,3, 4), caractérisé par le fait que les moyens comparateurs de phase (5) sont agencés pour décaler relativement le niveau de référence par rapport aux signaux de symbole reçus et pour déterminer les erreurs de phase à partir des transitions relatives au niveau de référence décalé.

<Desc/Clms Page number 12>
5-Modem selon la revendication 4, dans lequel les moyens comparateurs de phase (5) sont agencés pour échantillonner l'amplitude du signal de symbole (xk-0, 5) à des instants (k-0,5) de transition par passage théorique au niveau de référence et pour y soustraire deux échantillons de symbole utile (xk-l ; xk) de deux symboles successifs séparés par la transition considérée.
6-Modem selon l'une des revendications 4 et 5, dans lequel les moyens comparateurs (5) comportent un filtre logique passe-bas (58,61-65) d'élimination de commandes de phase des moyens d'échantillonnage (1,2, 3, 4) précédées par une commande différente.