EP0541431B1 - Méthode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux reçus - Google Patents

Méthode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux reçus Download PDF

Info

Publication number
EP0541431B1
EP0541431B1 EP92402964A EP92402964A EP0541431B1 EP 0541431 B1 EP0541431 B1 EP 0541431B1 EP 92402964 A EP92402964 A EP 92402964A EP 92402964 A EP92402964 A EP 92402964A EP 0541431 B1 EP0541431 B1 EP 0541431B1
Authority
EP
European Patent Office
Prior art keywords
frequency
shifts
signal
signals
local clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP92402964A
Other languages
German (de)
English (en)
Other versions
EP0541431A1 (fr
Inventor
Patrick Coquerel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IFP Energies Nouvelles IFPEN
Original Assignee
IFP Energies Nouvelles IFPEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IFP Energies Nouvelles IFPEN filed Critical IFP Energies Nouvelles IFPEN
Publication of EP0541431A1 publication Critical patent/EP0541431A1/fr
Application granted granted Critical
Publication of EP0541431B1 publication Critical patent/EP0541431B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Definitions

  • the present invention relates to a method and a device to restore from signals received on a transmission channel any clock signal that punctuates the transmission on this digital and coded data channel.
  • the invention can be used in bipolar coded transmission such as HDB3 code but it finds its full justification in simultaneous transmission systems of several pieces of information such as multi-level transmission.
  • the digital data to be transmitted is coded on the basis of a defined number of different electrical voltages of constant amplitude. For example, 4, 8, 16 or 32 symmetrical coding voltages are chosen two by two on either side of the 0 volt voltage. Thus, with 2 n , it is possible to transmit n bits simultaneously and thus increase the transmission rate of a transmission channel.
  • a transmission application on a cable using multi-level coding is described for example in French patent application EN 91/05375.
  • a known method for restoring a clock signal punctuating a coded transmission consists in applying the signals coded to a frequency and phase servo loop.
  • the received signal is mixed for example with a signal generated by a local oscillator controlled by an electrical voltage (VCO) (or a derived signal), and the low frequency component extracted from the signal handset is applied to a local oscillator control input which locks on the frequency of the received signal (or on a proportional frequency) after a more or less long setting time according to the initial difference.
  • VCO electrical voltage
  • the clock signal timing the transmission being restored by this setting of the loop it is possible to precisely position a window for measuring the voltage level electric received between two successive transitions of coded signals received.
  • patent EP-A-198 701 we know a device analog phase comparator. It detects phase differences between that of an input signal punctuated by a clock signal and a reference clock. It includes a converter analog-digital which samples the signal received at the frequency of the local clock signal and produces digital words of K bits, and a delay circuit which samples the same signal received at twice the frequency of the clock signal. A multiplication of the digital words obtained in both cases (by a or-exclusive). produces data representative of the phase variations between the input signal and clock signal.
  • the object of the process according to the invention is therefore an exact restitution to from signals picked up on a transmission channel, from a period clock signal T punctuating the transmission thereon of digitized and coded data, by a precise detection of successive transition instants of coded signals received in the purpose of phasing a local clock.
  • the step of comparing all the deviations with the list of configuration of deviations is carried out by associating for example with each set level deviations obtained, signals indicative of any correction to be made at the frequency or phase of the local clock.
  • the method comprises for example a binary coding of the deviations after comparison with a threshold amplitude.
  • the device making it possible to restore a clock signal pacing the transmission of captured signals and phasing of a local clock, in agreement with the method, includes means for adapting the level of the signals received on a transmission channel, means for sampling the signals received during time intervals each including at least one transition between levels different from the coded signals received at a frequency imposed by the local clock and very higher than that of the clock signal to have a plurality of samples successive signals received, means for determining the level deviations one with respect to the others of the samples taken during each of said intervals of time and constitute with each of them a set of deviation values, and means to compare each set of level differences with a list of binary words predetermined indicative of the centering quality of the sampled transition, comprising storage means for associating values with each set deviation obtained, signals indicative of the correction to be applied to the local clock to restore synchronization with the clock signal.
  • the sampling means are preferably adapted to deliver digital words, said means for determining the differences, comprise two registers adapted to contain successive digital words, means of two-by-two comparison of successive digital words contained in the two registers, and means for memorizing deviations to contain said sets deviations.
  • the comparison means are adapted for example to compare each deviation from a threshold deviation.
  • storage means comprising a memory for digital words representative of corrections to be applied to the local clock, this memory being provided with inputs connected to the means for memorizing deviations, as well as a local clock comprising an oscillator with high frequency, first frequency dividing means for dividing the frequency of the oscillator signal by several different factors around a central value, and selecting one of the factors as a function of said correction signals (CR o , CR 1 ) received from the decoding means (20), and from the second divider means connected to the first divider means for generating a first signal at the same frequency (f o ) as the received clock signal and a synchronization signal at a frequency (F o ) multiple of that of the first signal.
  • the sampling means may include a analog to digital converter.
  • the frequency (F o ) of said synchronization signal is chosen for example to obtain a number 2 n of samples during a transition and sampling means suitable for delivering digital words of n bits for each of them are used.
  • Signals S 1 or S 2 such as those shown in FIG. 1 are obtained from a certain number of electrical voltages of determined amplitude (eight or sixteen for example).
  • Each of its successive stages N1 ... Np corresponds to a particular combination of binary signals which can be transmitted simultaneously on a transmission channel, as is well known to specialists.
  • the precise determination of the level of each of the successive stages of the signal received on this channel makes it possible to restore the binary signals transmitted.
  • the measurement of each of the levels is carried out during a window W which must be well centered on each of the stages of duration T to avoid any error in the recognition of the level.
  • each of the windows is carried out by a local clock and it can only be precise if this clock is perfectly timed on the one which served to rhythm the transmission of signals on the transmission channel. It is therefore necessary to accurately detect the transition times of the signals received even when they are more or less distorted due to imperfections in the transmission channel and the transmission device such as the signal S 2 .
  • the method according to the invention firstly comprises sampling of coded signals received during intervals of time D each including at least one level transition of the signals coded received. This sampling can be done at time intervals more or less long. It is, however, advantageous to carry it out preferably each of the successive periods of the signal received for a better accuracy.
  • the sampling frequency and duration of the interval D are chosen to obtain a determined number separate samples. In Figs. 2 and 4, we see that the interval sampling time D is centered on a signal period and that 8 samples a1, a2, ..., a8 are successively taken during this interval.
  • the method then includes a comparison of the amplitudes respective successive samples taken so as to determine their deviations. If two successive samples have the same level (or amplitude) their deviation is assigned the value 0. When their levels are different, we assign the logical value 1 to their deviation. Every set of samples, so we can associate a binary word of 8 bits. In Figs. 3 and 5, we see that the numerical words obtained are different depending respectively on whether the centering of the interval D by relative to a selected signal portion is correct, and that one is out of sync with each other.
  • Each binary word obtained is compared to a list of words predetermined binaries. Each of them corresponds to a configuration determined deviation indicative of the quality of the centering of the sampled transition with respect to the time interval d.
  • the positioning of the sampling window by signal relation can be arbitrary. It can be focused on signal transitions for example if we choose to detect moments when they occur or during the signal periods so as to detect the midpoints of successive periods.
  • the coded signals coming from the transmission channel used 1 are applied to a low-pass filter 2.
  • the weakening of the filtered signals due to the transmission is compensated by an automatic gain control assembly 3 comprising a variable attenuator 4, an amplifier 5 and an envelope detector 6 connected to the output of the amplifier 5, which controls the attenuation factor of the attenuator 4.
  • the signals from the assembly 3 are applied to a regulation assembly clock 7 which receives from a local clock 8, clock signals at frequencies multiple from each other, this assembly being used to detect the clock signals rhythm of the received signals, and in return transmit signals of correction D o and D 1 capable of adjusting, if necessary, the frequencies of the local clock 8 to resynchronize it.
  • This local clock 8 comprises (FIG. 9) a high frequency oscillator 9 and a division assembly 10 adapted to divide the frequency of the signal of the oscillator 9 by several factors around a central factor. In practice, for example, 3 factors 7, 8 and 9 are chosen, the central factor here being 8.
  • the function of this division set 10 is also to select one of the three resulting signals as a function of the correction signals CR 0 or CR 1 .
  • the clock regulation assembly 7 comprises (FIG. 9) a comparison means 12 adapted to continuously compare the amplitude of the regulated signals coming from the assembly 3 with 7 thresholds of increasing amplitude for example and delivering in response 3-bit digital words D o , D 1 , D 2 .
  • This comparison means 12 advantageously consists of an analog-digital converter.
  • the digital words are applied to two registers 13, 14 at successive sampling instants fixed by the clock signal at the clock frequency F o , the two registers 13, 14 are connected in series so that the digital words pass successively in both. These words or consecutive digitized samples are compared to each other at the same frequency by a comparison means 15 adapted to determine their possible deviation.
  • the comparator delivers a logical 1 if any two digitized samples have different amplitudes, and a logical 0 otherwise.
  • the binary values coming successively from the comparison means 15 are transferred to a shift register 16 to 8 bits.
  • the 8-bit words formed are stored in a register 17. Each of these 8-bit words corresponds to a configuration of deviations representative of the signal sampled during the time interval D.
  • the next operation which consists in recognizing whether this configuration is acceptable, is performed in an element of memorization 18 of the PROM type.
  • each of the digital words applied therefore refers to an address of the memory 18 where a 2-bit digital word CR 0 and CR 1 is stored which will be used to define whether a correction of the frequency of the local clock is necessary and the direction of this possible correction.
  • Each 8-bit word from the register 17 represents both a standard configuration and the address of the memory 18 where the appropriate response is written, which must be given according to the configuration obtained.
  • the comparison operation is performed automatically by leaving the signals representative of the correction to be made from the memory at the designated address.
  • a certain number of them correspond to cases where the synchronism between the frequency of the clock detected on the transmission channel and the local clock is considered to be correct. Others correspond to cases where the local clock is ahead of the transmitted clock signal. Still other standard configurations correspond to cases where the local clock is late.
  • the digital words CR 0 , CR 1 from the memory 18 are successively loaded into a register 19 and applied to the division assembly 10.
  • the register 19 plays a role of integrator. It applies an average correction calculated over a determined number of successive measurement cycles and therefore makes it possible to avoid so-called "jitter” phenomena.
  • the application of the appropriate correction signal CR 0 , C R 1 results in the selection of a higher division factor (8 in l 'occurrence) for the division unit 10, so as to decrease the frequencies f o and F o produced by the dividing elements 11.
  • a delay of the local clock on the contrary has the effect of selecting the lower division factor (7 in the example) by the division unit 10 and an increase in the same frequencies.
  • the transmission channel on which the coded signals are receipts can be a transmission line. It can also be consisting of a radio channel consisting of a carrier modulated with modulation of a known type suitable for signals to transmit.
  • the logical coding of the deviations is carried out by the comparison means 15 without weighting.
  • a weighting of deviations the logical value 1 not being assigned to the deviation only if it is greater than a threshold value determined so to eliminate certain unimportant and unimportant level fluctuations impact on the quality of the synchronism detection sought.
  • a threshold comparator can be interposed in this case between the comparison means 15 and the register 16 (Fig. 9).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

La présente invention concerne un procédé et un dispositif pour restituer à partir de signaux captés sur une voie de transmission quelconque, un signal d'horloge rythmant la transmission sur cette voie de données numérisées et codées.
L'invention peut être utilisée dans les systèmes de transmission à codage bipolaire tel que le code HDB3 mais elle trouve sa pleine justification dans les systèmes de transmission simultanée de plusieurs éléments d'information tels que les systèmes de transmission multi-niveaux.
Dans ce type de transmission, les données numérisées à transmettre sont codées à partir d'un nombre défini de tensions électriques différentes d'amplitude constante. On choisit par exemple 4, 8, 16 ou 32 tensions de codage symétriques deux à deux de part et d'autre de la tension 0 volt. Ainsi, avec 2n, on peut transmettre n bits simultanément et augmenter ainsi le débit de transmission d'une voie de transmission. Une application de transmission sur un câble utilisant un codage multi-niveaux, est décrite par exemple dans la demande de brevet français EN 91/05375.
Un procédé connu pour restituer un signal d'horloge rythmant une transmission codée, consiste à appliquer les signaux codés à une boucle à asservissement de fréquence et de phase. Le signal reçu est mélangé par exemple à un signal engendré par un oscillateur local commandé par une tension électrique (VCO) (ou un signal dérivé), et la composante de basse fréquence extraite du signal combiné est appliqué sur une entrée de commande de l'oscillateur local qui se verrouille sur la fréquence du signal reçu (ou sur une fréquence proportionnelle) après un temps de calage plus ou moins long suivant l'écart initial. Le signal d'horloge rythmant la transmission étant restitué par ce calage de la boucle, il est possible de positionner précisément une fenêtre de mesure du niveau de la tension électrique reçue entre deux transitions successives des signaux codés reçus. On évite ainsi les erreurs sur la détermination des niveaux qui peuvent se produire quand une fenêtre de mesure mal centrée vient à déborder sur un intervalle de temps de transition, et donc les erreurs sur le signal codé effectivement reçu. La reconnaissance du niveau reçu doit être d'autant plus rigoureuse que l'écart entre les niveaux de tension possibles à reconnaítre est plus petit du fait de l'augmentation du nombre des niveaux de codage employé. Il faut donc positionner avec beaucoup de précision les fenêtres de détection et donc obtenir pour cela une restitution parfaite en fréquence et en phase du signal d'horloge afin de synchroniser une horloge locale.
Par le brevet US-A-4,031,478, on connaít un dispositif permettant de caler une boucle de verrouillage de phase sur un signal d'entrée. Il comporte un comparateur de phase qui fonctionne par comparaison d'un signal d'horloge et du signal d'horloge décalé de 1/4 bit par rapport au front montant d'un signal de donnée. Cette comparaison produit des mots de deux bits. Un traitement de ces mots logiques à deux bits, adapté à coder la comparaison au moyen d'un ensemble de règles logiques contenues dans une mémoire ROM, permet de produire un signal d'erreur de fréquence et de phase, tenant compte du sens de l'erreur constatée.
Par le brevet EP-A-198 701, on connaít un dispositif comparateur de phase analogue. Il détecte des écarts de phase entre celle d'un signal d'entrée rythmé par un signal d'horloge et une horloge de référence. Il comporte un convertisseur analogique-numérique qui échantillonne le signal reçu à la fréquence du signal d'horloge local et produit des mots numériques de K bits, et un circuit à retard qui procède à l'échantillonnage du même signal reçu à une fréquence double de celle du signal d'horloge. Une multiplication des mots numériques obtenus dans les deux cas (par un ou-exclusif). produit des données représentatives des variations de phase entre le signal d'entrée et le signal d'horloge.
Le procédé selon l'invention a donc pour objet une restitution exacte à partir de signaux captés sur une voie de transmission, d'un signal d'horloge de période T rythmant la transmission sur celle-ci de données numérisées et codées, par une détection précise des instants de transition successifs de signaux codés reçus dans le but de mettre en phase une horloge locale.
Il est caractérisé en ce qu'elle comporte :
  • un échantillonnage des signaux codés reçus durant des intervalles de temps incluant chacun au moins une transition entre deux niveaux différents des signaux codés reçus, et à une fréquence suffisante imposée par l'horloge locale et très supérieure à celle du signal d'horloge pour disposer d'un nombre déterminé d'échantillons successifs des signaux reçus;
  • une détermination des écarts de niveau entre tous les échantillons successifs obtenus;
  • une comparaison de l'ensemble desdits écarts de niveau obtenus au cours de chaque intervalles de temps (D) et une liste de mots binaires prédéterminés, chacun de ces mots binaires correspondant à une configuration-type d'écarts déterminée indicative de la qualité du centrage de la transition échantillonnée par rapport à l'intervalle de temps (D), et si l'ensemble des écarts ne correspond pas à une configuration d'écart de cette liste;
  • une correction de la fréquence ou de la phase de l'horloge locale, de façon à rétablir une similitude avec une configuration d'écarts de la liste lors d'une transition ultérieure.
L'étape de comparaison de l'ensemble des écarts avec la liste de configuration d'écarts est effectuée en associant par exemple à chaque ensemble d'écarts de niveau obtenu, des signaux indicatifs de la correction éventuelle à apporter à la fréquence ou la phase de l'horloge locale.
Le procédé comporte par exemple un codage binaire des écarts après comparaison avec une amplitude-seuil.
Le dispositif permettant de restituer un signal d'horloge rythmant la transmission de signaux captés et de mettre en phase une horloge locale, en accord avec le procédé, comporte des moyens d'adaptation du niveau des signaux reçus sur une voie de transmission, des moyens d'échantillonnage des signaux reçus durant des intervalles de temps incluant chacun au moins une transition entre des niveaux différents des signaux codés reçus à une fréquence imposée par l'horloge locale et très supérieure à celle du signal d'horloge pour disposer d'une pluralité d'échantillons successifs des signaux reçus, des moyens pour déterminer les écarts de niveau les uns par rapport aux autres des échantillons prélevés durant chacun desdits intervalles de temps et constituer avec chacun d'eux un ensemble de valeurs d'écarts, et des moyens de comparaison de chaque ensemble d'écarts de niveau avec une liste de mots binaires prédéterminés indicative de la qualité de centrage de la transition échantillonnée, comprenant des moyens de mémorisation pour associer à chaque ensemble des valeurs d'écart obtenu, des signaux indicatifs de la correction à appliquer à l'horloge locale pour rétablir la synchronisation avec le signal d'horloge.
Les moyens d'échantillonnage sont adaptés de préférence à délivrer des mots numériques, lesdits moyens pour déterminer les écarts, comportent deux registres adaptés à contenir les mots numériques successifs, des moyens de comparaison deux à deux des mots numériques successifs contenus dans les deux registres, et des moyens de mémorisation des écarts pour contenir lesdits ensembles d'écarts.
Les moyens de comparaison sont adaptés par exemple à comparer chaque écart à un écart seuil.
On peut utiliser des moyens de mémorisation comportant une mémoire pour des mots numériques représentatifs de corrections à appliquer à l'horloge locale, cette mémoire étant pourvue d'entrées reliées aux moyens de mémorisation des écarts, ainsi qu'une horloge locale comportant un oscillateur à haute fréquence, des premiers moyens diviseurs de fréquence pour diviser la fréquence du signal de l'oscillateur par plusieurs facteurs différents autour d'une valeur centrale, et sélectionner l'un des facteurs en fonction desdits signaux de correction (CRo, CR1) reçus des moyens de décodage (20), et des deuxièmes moyens diviseurs connectés aux premiers moyens diviseurs pour engendrer un premier signal à la même fréquence (fo) que le signal d'horloge reçu et un signal de synchronisation à une fréquence (Fo) multiple de celle du premier signal.
Les moyens d'échantillonnage peuvent comporter un convertisseur analogique-numérique.
On choisit par exemple la fréquence (Fo) dudit signal de synchronisation pour obtenir un nombre 2n d'échantillons durant une transition et on utilise des moyens d'échantillonnage adaptés à délivrer des mots numériques de n bits pour chacun d'eux.
D'autres caractéristiques et avantages du procédé et du dispositif selon l'invention apparaítront mieux à la lecture de la description ci-après d'un mode de réalisation décrit à titre d'exemple non limitatif, en se référant aux dessins annexés où :
  • la Fig.1 montre deux exemples de signaux à niveaux multiples reçus sur une voie de transmission et plus ou moins déformés par la transmission;
  • la Fig.2 montre un intervalle de temps d'échantillonnage correctement placé par rapport à une portion particulière de signal reçu, dans le cas où l'horloge locale est bien synchrone avec le signal d'horloge rythmant un signal reçu;
  • la Fig.3 montre un mot numérique traduisant les écarts de niveau entre les échantillons prélevés, dans le cas de la Fig.2;
  • les Fig. 4 et 5 sont analogues aux Fig. 2 et 3 et elles correspondent au cas où l'intervalle de temps d'échantillonnage est mal centré du fait d'une désynchronisation de l'horloge locale;
  • les Fig. 6 et 7 correspondent au cas où l'on choisit une fenêtre d'échantillonnage à cheval sur une transition du signal et le mot numérique correspondant obtenu;
  • la Fig.8 montre schématiquement le dispositif selon l'invention; et
  • la Fig.9 montre plus en détail le schéma de la Fig.8.
Des signaux S1 ou S2 tels que ceux montrés à la Fig.1, sont obtenus à partir d'un certain nombre de tensions électriques d'amplitude déterminées (huit ou seize par exemple). A chacun de ses paliers successifs N1...Np, correspond une combinaison particulière de signaux binaires qui peuvent être transmis simultanément sur une voie de transmission, comme il est bien connu des spécialistes. Ainsi, la détermination précise du niveau de chacun des paliers successifs du signal reçu sur cette voie, permet de restituer les signaux binaires transmis. La mesure de chacun des niveaux est effectuée durant une fenêtre W qui doit être bien centrée sur chacun des paliers de durée T pour éviter tout erreur dans la reconnaissance du niveau. Le centrage de chacune des fenêtres est effectué par une horloge locale et il ne peut être précis que si cette horloge est parfaitement calée sur celle qui a servi à rythmer la transmission des signaux sur la voie de transmission. Il faut donc détecter avec précision les instants de transition des signaux reçus même quand ils sont plus ou moins déformés en raison des imperfections de la voie de transmission et du dispositif d'émission comme le signal S2.
Le procédé selon l'invention comporte tout d'abord l'échantillonnage des signaux codés reçus durant des intervalles de temps D incluant chacun au moins une transition de niveau des signaux codés reçus. Cet échantillonnage peut être fait à intervalles de temps plus ou moins long. Il est avantageux cependant de le réaliser de préférence à chacune des périodes successives du signal reçu pour une meilleure précision. La fréquence d'échantillonnage et la durée de l'intervalle D sont choisis pour obtenir un nombre déterminé d'échantillons distincts. Sur les Fig.2 et 4, on voit que l'intervalle de temps d'échantillonnage D est centré sur une période du signal et que 8 échantillons a1, a2, ..., a8 sont successivement prélevés durant cet intervalle.
Le procédé comporte ensuite une comparaison des amplitudes respectives des échantillons successifs prélevés de façon à déterminer leurs écarts. Si deux échantillons successifs ont même niveau (ou amplitude) on assigne à leur écart la valeur 0. Quand leurs niveaux sont différents, on assigne la valeur logique 1 à leur écart. A chaque ensemble d'échantillons, on peut donc associer un mot binaire de 8 bits. Sur les Fig.3 et 5, on voit que les mots numériques obtenus sont différents selon respectivement que le centrage de l'intervalle D par rapport à une portion de signal choisi est correct, et que l'un est désynchronisé par rapport à l'autre.
Chaque mot binaire obtenu est comparé à une liste de mots binaires prédéterminés. Chacun d'eux correspond à une configuration d'écart déterminée indicative de la qualité du centrage de la transition échantillonnée par rapport à l'intervalle de temps d.
Si par cette comparaison la configuration d'écarts des échantillons prélevés est reconnue bonne, cela signifie que l'intervalle de temps D a été bien centré et donc que l'horloge locale est bien synchrone avec le signal d'horloge reçu. Dans les autres cas, et selon la configuration, on procède à une correction de la fréquence et la phase de l'horloge locale de façon à la remettre parfaitement en phase avec le signal d'horloge reçu, comme on va le voir ci-après.
Le positionnement de la fenêtre d'échantillonnage par rapport au signal peut être quelconque. Elle peut être centrée sur les transitions du signal par exemple si l'on choisit de détecter les instants où elles se produisent ou encore sur les périodes du signal de façon à détecter les milieux des périodes successives.
Dans le dispositif de mise en oeuvre du procédé schématisé à la Fig. 8, les signaux codés issus de la voie de transmission employée 1, sont appliqués à un filtre passe-bas 2. L'affaiblissement des signaux filtrés dû à la transmission, est compensé par un ensemble de contrôle automatique de gain 3 comprenant un atténuateur variable 4, un amplificateur 5 et un détecteur d'enveloppe 6 connecté à la sortie de l'amplificateur 5, qui contrôle le facteur d'atténuation de l'atténuateur 4. Les signaux issus de l'ensemble 3 sont appliqués à un ensemble de régulation d'horloge 7 qui reçoit d'une horloge locale 8, des signaux d'horloge à des fréquences multiples les unes des autres, cet ensemble étant utilisé pour détecter les signaux d'horloge rythmant les signaux reçus, et en retour émettre des signaux de correction Do et D1 capables d'ajuster s'il y a lieu les fréquences de l'horloge locale 8 pour la resynchroniser.
Cette horloge locale 8 comporte (Fig.9) un oscillateur à haute fréquence 9 et un ensemble de division 10 adapté à diviser la fréquence du signal de l'oscillateur 9 par plusieurs facteurs autour d'un facteur central. Dans la pratique on choisit par exemple 3 facteurs 7, 8 et 9, le facteur central étant ici 8. La fonction de cet ensemble de division 10 est aussi de sélectionner l'un des trois signaux résultant en fonction des signaux de correction CR0 ou CR1. L'horloge locale comporte aussi des éléments diviseurs 11 recevant les signaux sélectionnés et après division, produisant un signal d'horloge synchronisé H de fréquence fo et un autre signal de fréquence Fo=16.fo.
L'ensemble de régulation d'horloge 7 comporte (Fig.9) un moyen de comparaison 12 adapté à comparer en continu l'amplitude les signaux régulés issus de l'ensemble 3 avec 7 seuils d'amplitude croissante par exemple et délivrant en réponse des mots numériques à 3 bits Do, D1, D2. Ce moyen de comparaison 12 est constitué avantageusement par un convertisseur analogique-numérique. Les mots numériques sont appliqués à deux registres 13, 14 à des instants d'échantillonnage successifs fixés par le signal d'horloge à la fréquence d'horloge Fo, les deux registres 13, 14 sont connectés en série de façon que les mots numériques passent successivement dans l'un et dans l'autre. Ces mots ou échantillons numérisés consécutifs sont comparés l'un à l'autre à la même fréquence par un moyen de comparaison 15 adapté à déterminer leur écart éventuel. Le comparateur délivre un 1 logique si deux quelconques échantillons numérisés ont des amplitudes différentes, et un 0 logique dans le cas contraire. Les valeurs binaires issues successivement du moyen de comparaison 15 sont transférées dans un registre à décalage 16 à 8 bits. Les mots de 8 bits formés, sont mémorisés dans un registre 17. Chacun de ces mots de 8 bits correspond à une configuration d'écarts représentative du signal échantillonné durant l'intervalle de temps D.
L'opération suivante qui consiste à reconnaítre si cette configuration est acceptable, est effectuée dans un élément de mémorisation 18 du type PROM.
A cet effet les sorties en parallèle du registre 17 sont connectées aux entrées de la mémoire 18 affectées à la désignation de l'adresse. Chacun des mots numériques appliqué renvoie donc à une adresse de la mémoire 18 où est mémorisé un mot numérique à 2 bits CR0 et CR1 qui va servir à définir si une correction de la fréquence de l'horloge locale est nécessaire et le sens de cette correction éventuelle. Chaque mot de 8 bits issu du registre 17 représente à la fois une configuration type et l'adresse de la mémoire 18 où est inscrite la réponse appropriée qu'il faut apporter en fonction de la configuration obtenue. L'opération de comparaison est effectuée automatiquement en sortant de la mémoire à l'adresse désignée, les signaux représentatifs de la correction à effectuer.
Un certain nombre d'entre elles correspondent à des cas où le synchronisme entre la fréquence de l'horloge détectée sur la voie de transmission et l'horloge locale est considéré comme correct. D'autres correspondent à des cas où l'horloge locale est en avance sur le signal d'horloge transmis. D'autres configurations-types encore correspondent à des cas où l'horloge locale est en retard. On charge donc la mémoire PROM 18 de façon que le mot numérique CR0, CR1 lu à l'adresse défini par la configuration, indique la correction éventuelle à entreprendre. Pour CR0=0 et CR1=0 on ne fait aucune correction. Si CR0=0 et CR1=1 on décide d'avancer l'horloge locale et si au contraire CR0=1 et CR=0 on décide de retarder l'horloge locale.
Les mots numériques CR0, CR1 issus de la mémoire 18 sont successivement chargés dans un registre 19 et appliqués à l'ensemble de division 10. Le registre 19 joue un rôle d'intégrateur. Il applique une correction moyenne calculée sur un nombre déterminé de cycles successifs de mesure et donc permet d'éviter les phénomènes dits de "jitter".
Si le signal de l'horloge locale s'avère être en avance par rapport à l'horloge transmise, l'application du signal correcteur CR0, CR 1 approprié entraíne la sélection d'un facteur de division plus élevé (8 en l'occurrence) pour l'ensemble de division 10, de manière à diminuer les fréquences fo et Fo produites par les éléments diviseurs 11. Un retard de l'horloge locale au contraire a pour effet une sélection du facteur de division inférieur (7 dans l'exemple) par l'ensemble de division 10 et une augmentation des mêmes fréquences.
La voie de transmission sur laquelle les signaux codés sont reçus peut être une ligne de transmission. Elle peut aussi être constituée par un canal radio constituée d'une porteuse modulée avec une modulation d'un type connu convenant pour les signaux à transmettre.
Dans l'exemple de réalisation décrit, on détecte d'éventuelles désynchronisations par des analyses de configurations d'écart comportant 8 échantillons prélevés sur un intervalle de temps correspondant sensiblement à une période de l'horloge transmise. On ne sortirait pas de l'invention toutefois en choisissant tout autre nombre suffisant pour faire une estimation précise du synchronisme entre l'horloge locale et le signal d'horloge reçu ni en modifiant la durée de l'intervalle de temps d'échantillonnage.
Dans le mode de réalisation décrit, le codage logique des écarts est effectué par le moyen de comparaison 15 sans pondération. On ne sortirait pas du cadre de l'invention si on procédait à une pondération des écarts, la valeur logique 1 n'étant attribuée à l'écart que s'il est supérieur à une valeur-seuil déterminée de façon à éliminer certaines fluctuations de niveau sans importance et sans incidence sur la qualité de la détection de synchronisme recherchée. A cet effet, un comparateur à seuil peut être interposé dans ce cas entre le moyen de comparaison 15 et le registre 16 (Fig. 9).
On ne sortirait pas non plus de l'invention en remplaçant l'horloge locale décrite avec ses éléments diviseurs de fréquence, par une horloge d'un autre type pouvant être resynchronisée par des signaux de correction obtenus par le procédé décrit.
Pour obtenir plus de finesse dans la correction de l'horloge locale on pourra augmenter la fréquence de l'oscillateur 9 et en même temps les facteurs de division appliqués par l'ensemble de division 10.

Claims (11)

  1. Procédé pour restituer à partir de signaux captés sur une voie de transmission, un signal d'horloge (H) rythmant la transmission sur celle-ci de données numérisées et codées, par une détermination des instants de transition successifs où les signaux codés changent de niveaux d'amplitude, de façon à mettre en phase une horloge locale, caractérisé en ce qu'il comporte la réalisation de cycles comprenant
    un échantillonnage des signaux codés reçus durant des intervalles de temps (D) incluant chacun au moins une transition entre deux niveaux différents des signaux codés reçus et à une fréquence (Fo) suffisante imposée par l'horloge locale (8) et très supérieure à celle dudit signal d'horloge pour disposer d'une pluralité d'échantillons (a1-a8) successifs, des signaux reçus;
    une détermination des écarts de niveau entre tous les échantillons successifs obtenus;
    une comparaison de l'ensemble desdits écarts de niveau obtenus au cours de chaque intervalles de temps (D) et une liste de mots binaires prédéterminés, chacun de ces mots binaires correspondant à une configuration-type d'écarts déterminée indicative de la qualité du centrage de la transition échantillonnée par rapport à l'intervalle de temps (D), et si l'ensemble des écarts ne correspond pas à une configuration d'écarts de cette liste;
    une correction (CR0, CR1) de la fréquence ou de la phase de l'horloge locale, de façon à rétablir une similitude avec une configuration d'écarts de la liste, lors d'une transition ultérieure.
  2. Procédé selon la revendication 1, caractérisé en ce que ladite étape de comparaison de l'ensemble des écarts avec la liste de configuration d'écarts est effectuée en associant directement à chaque ensemble d'écarts de niveau obtenu, des signaux (CR0, CR1) indicatifs de la correction éventuelle à apporter à la fréquence ou la phase de l'horloge locale.
  3. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comporte un codage binaire des écarts.
  4. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comporte un codage binaire des écarts après comparaison avec une amplitude seuil.
  5. Dispositif pour restituer un signal d'horloge rythmant la transmission de signaux captés et mettre en phase une horloge locale (8), en accord avec le procédé selon la revendication 1 ou 2, comportant des moyens (2, 3) d'adaptation du niveau des signaux reçus sur une voie de transmission, caractérisé en ce qu'il comporte des moyens (12) d'échantillonnage des signaux reçus durant des intervalles de temps incluant chacun au moins une transition entre des niveaux différents des signaux codés reçus à une fréquence suffisante imposée par l'horloge locale et très supérieure à celle du signal d'horloge, pour disposer d'une pluralité d'échantillons successifs des signaux reçus, des moyens (13-17) pour déterminer les écarts de niveau les uns par rapport aux autres des échantillons successifs prélevés durant chacun desdits intervalles de temps et constituer avec chacun d'eux un ensemble de valeurs d'écart, et des moyens de comparaison de chaque ensemble d'écarts de niveau avec une liste de mots binaires prédéterminés indicative de la qualité de centrage de la transition échantillonnée, comprenant des moyens de mémorisation (18, 19) pour associer à chaque ensemble de valeurs d'écart obtenu, des signaux indicatifs de la correction à appliquer à l'horloge locale pour rétablir la synchronisation avec ledit signal d'horloge.
  6. Dispositif selon la revendication 5, caractérisé en ce que les moyens d'échantillonnage (12) sont adaptés à délivrer des mots numériques, lesdits moyens (13-17) pour déterminer les écarts, comportent deux registres (13, 14) adaptés à contenir les mots numériques successifs, des moyens (15) de comparaison deux à deux des mots numériques successifs contenus dans les deux registres (13, 14), et des moyens de mémorisation des écarts (16, 17) pour contenir lesdits ensembles d'écarts.
  7. Dispositif selon la revendication 5, caractérisé en ce que les moyens de comparaison (15) sont adaptés à comparer chaque écart à un écart seuil.
  8. Dispositif selon la revendication 6, caractérisé en ce que les moyens de mémorisation (18, 19) comportent un organe de mémorisation (18) pour des mots numériques (CR0, CR1) représentatifs de corrections à appliquer à l'horloge locale (8), ledit organe de mémorisation (18) étant pourvu d'entrées d'adresse reliées auxdits moyens de mémorisation des écarts (17), et en ce que l'horloge locale comporte un oscillateur à haute fréquence (9), des premiers moyens diviseurs de fréquence (10) pour diviser la fréquence du signal de l'oscillateur par plusieurs facteurs différents autour d'une valeur centrale, et sélectionner l'un des facteurs en fonction desdits signaux de correction (CR0, CR1) reçu desdits moyens de mémorisation (18, 19) et des deuxièmes moyens diviseurs connectés aux premiers moyens diviseurs pour engendrer un premier signal à la même fréquence (Fo) que le signal d'horloge reçu ainsi qu'un signal de synchronisation à une fréquence (Fo) multiple de celle du premier signal.
  9. Dispositif selon l'une des revendications 5 à 8, caractérisé en ce que les moyens d'échantillonnage (12) comportent un convertisseur analogique-numérique.
  10. Dispositif selon la revendication précédente, caractérisé en ce que la Fréquence (Fo) dudit signal de synchronisation est choisie pour obtenir un nombre 2n d'échantillons durant chacun desdits intervalles de temps et les moyens d'échantillonnage (12) sont adaptés à délivrer des mots numériques de n bits pour chacun d'eux.
  11. Dispositif selon la revendication 8, caractérisé en ce que lesdits moyens de mémorisation comportent des moyens d'intégration (19) pour l'application d'une correction moyenne établie sur un nombre déterminé de cycles successifs.
EP92402964A 1991-11-06 1992-10-30 Méthode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux reçus Expired - Lifetime EP0541431B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9113770 1991-11-06
FR9113770A FR2683411B1 (fr) 1991-11-06 1991-11-06 Methode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux recus.

Publications (2)

Publication Number Publication Date
EP0541431A1 EP0541431A1 (fr) 1993-05-12
EP0541431B1 true EP0541431B1 (fr) 1998-07-22

Family

ID=9418735

Family Applications (1)

Application Number Title Priority Date Filing Date
EP92402964A Expired - Lifetime EP0541431B1 (fr) 1991-11-06 1992-10-30 Méthode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux reçus

Country Status (6)

Country Link
US (1) US5566215A (fr)
EP (1) EP0541431B1 (fr)
CA (1) CA2082288C (fr)
DE (1) DE69226331T2 (fr)
FR (1) FR2683411B1 (fr)
NO (1) NO305340B1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2728409B1 (fr) * 1994-12-16 1997-03-14 Sgs Thomson Microelectronics Circuit de restitution de bits transmis de maniere asynchrone
FR2730884B1 (fr) * 1995-02-17 1997-04-04 Inst Francais Du Petrole Methode et dispositif pour regenerer, par detection des maxima, un signal d'horloge rythmant la transmission de signaux numerises recus
NO307858B1 (no) * 1998-05-25 2000-06-05 Ericsson Telefon Ab L M FremgangsmÕte relatert til klokkeforsinkelseskompensasjon
US7636642B2 (en) * 2003-06-19 2009-12-22 Teradyne, Inc. Direct jitter analysis of binary sampled data
JP2006119723A (ja) * 2004-10-19 2006-05-11 Canon Inc 画像処理装置、画像処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746800A (en) * 1971-08-16 1973-07-17 Rixon Clock recovery system
US4031478A (en) * 1976-06-29 1977-06-21 International Telephone And Telegraph Corporation Digital phase/frequency comparator
JPH0624291B2 (ja) * 1985-04-17 1994-03-30 日本電気株式会社 位相検出回路
JPH01144738A (ja) * 1987-11-30 1989-06-07 Nec Home Electron Ltd ウインドウ法同期保護回路
US5208833A (en) * 1991-04-08 1993-05-04 Motorola, Inc. Multi-level symbol synchronizer
US5297172A (en) * 1991-04-11 1994-03-22 Comsat Corporation Method and apparatus for clock recovery for digitally implemented modem
US5245637A (en) * 1991-12-30 1993-09-14 International Business Machines Corporation Phase and frequency adjustable digital phase lock logic system

Also Published As

Publication number Publication date
NO924247L (no) 1993-05-07
CA2082288A1 (fr) 1993-05-07
CA2082288C (fr) 2007-07-03
FR2683411B1 (fr) 1994-12-09
NO924247D0 (no) 1992-11-04
DE69226331T2 (de) 1998-12-03
EP0541431A1 (fr) 1993-05-12
FR2683411A1 (fr) 1993-05-07
NO305340B1 (no) 1999-05-10
US5566215A (en) 1996-10-15
DE69226331D1 (de) 1998-08-27

Similar Documents

Publication Publication Date Title
FR2511170A1 (fr) Systeme de poursuite de seuil automatique
FR2530096A1 (fr) Circuit de synchronisation pour decodeur viterbi
FR2476420A1 (fr) Appareil de reproduction de signaux d'information
FR2633116A1 (fr) Circuit d'asservissement de moteur
EP0547960B1 (fr) Méthode et dispositif pour mesurer les niveaux d'amplitude successifs de signaux reçus sur une voie de transmission
CH661394A5 (fr) Circuit et procede pour detecter un mot de correlation numerique donne.
FR2509890A1 (fr) Appareil de lecture de donnees pour la transmission de donnees
EP0541431B1 (fr) Méthode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux reçus
FR2615677A1 (fr) Circuit de boucle de verrouillage de phase numerique
FR2585169A1 (fr) Systeme de recuperation d'horloge perfectionne pour un dispositif de reproduction magnetique numerique
EP0130112B1 (fr) Dispositif de génération d'un signal modulé en fréquence
EP0094040B1 (fr) Système de transmission synchrone de données à l'aide d'une porteuse modulée d'amplitude d'enveloppe constante
EP0071505B1 (fr) Procédé et dispositif pour l'échantillonnage d'un signal sinusoidal par un signal de fréquence multiple
FR2613560A1 (fr) Egaliseur automatique pour transmission numerique
EP0020205B1 (fr) Dispositif de synchronisation d'un signal d'horloge et système de transmission de données synchrones comportant un tel dispositif
EP0526359B1 (fr) Procédé et dispositif de synchronisation d'un signal
EP0494003B1 (fr) Un système récepteur pour le traitement de signaux reçus sur des voies de diversité
EP0473731A1 (fr) Procede et dispositif de comparaison de deux signaux analogiques variables.
EP0905946B1 (fr) Commande d'échantillonnage d'un signal biphase
EP0727893B1 (fr) Méthode et dispositif pour régénérer, par détection des maxima, un signal d'horloge rythmant la transmission de signaux numérisés reçus
EP0021942A1 (fr) Procédé et dispositif de remise en phase d'une horloge locale
EP0148672A1 (fr) Radiogoniomètre à écart de temps d'arrivée, monocanal, adapté au traitement de signaux modulés en amplitude de type A3J ou A1
FR2511173A1 (fr) Circuit de memoire
EP0045260A1 (fr) Démodulateur de signaux modulés suivant une modulation de phase continue et système de transmission comportant un tel démodulateur
FR2497429A1 (fr) Procede et dispositif de regeneration des signaux d'horloge lors de la lecture d'une memoire de masse

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19921110

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB IT NL

17Q First examination report despatched

Effective date: 19960312

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

ITF It: translation for a ep patent filed

Owner name: DE DOMINICIS & MAYER S.R.L.

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB IT NL

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19980723

REF Corresponds to:

Ref document number: 69226331

Country of ref document: DE

Date of ref document: 19980827

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20020924

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20021029

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20021031

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20031030

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040501

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040501

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20031030

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 20040501

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20051030