FR2799578A1 - Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur - Google Patents

Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur Download PDF

Info

Publication number
FR2799578A1
FR2799578A1 FR9912545A FR9912545A FR2799578A1 FR 2799578 A1 FR2799578 A1 FR 2799578A1 FR 9912545 A FR9912545 A FR 9912545A FR 9912545 A FR9912545 A FR 9912545A FR 2799578 A1 FR2799578 A1 FR 2799578A1
Authority
FR
France
Prior art keywords
layer
electrical connection
metal
metallic
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9912545A
Other languages
English (en)
Other versions
FR2799578B1 (fr
Inventor
Luc Petit
Alexandre Castellane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR9912545A priority Critical patent/FR2799578B1/fr
Priority to US09/684,410 priority patent/US6528407B1/en
Publication of FR2799578A1 publication Critical patent/FR2799578A1/fr
Application granted granted Critical
Publication of FR2799578B1 publication Critical patent/FR2799578B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Procédé de réalisation de connexions électriques sur un boîtier semi-conducteur contenant une puce de circuits intégrés et présentant une couche extérieure de protection (4) présentant des ouvertures (5) découvrant au moins en partie des zones métalliques de connexion électrique et boîtier semi-conducteur muni de tels connexions. Lesdites ouvertures sont remplies d'une couche métallique de connexion électrique (7) recouvrant au moins leur paroi (5a). Une goutte métallique de soudure (8) est soudée sur ladite couche de connexion et est sans contact avec ladite couche de protection.

Description

<U>Procédé de réalisation de connexions électriques</U> <U>sur un boîtier semi-conducteur et boîtier</U> semi <U>conducteur</U> La présente invention concerne le domaine boîtiers semi conducteurs contenant une puce de circuit intégré et plus particulièrement le domaine de la réalisation de connexions électriques sur des boîtiers semi-conducteurs à goutte ou billes de soudure.
Dans la technique actuelle, les boîtiers semi-conducteurs comprennent couche extérieure de protection en une matière organique constituant un masque, dans laquelle on pratique une multiplicité d'ouvertures afin de découvrir des zones ou plots métalliques connexion électrique, généralement en cuivre, reliées à la puce.
Dans premier cas connu, ces zones de connexion électrique sont complètement découvertes. On les recouvre respectivement d'une première couche métallique d'anti-diffusion, généralement en nickel, d'une seconde couche métallique d'anti-oxydation, généralement en or, et d'une goutte ou bille métallique de soudure, généralement en un alliage à base d'étain, cette goutte n'atteignant pas la paroi desdites ouvertures. Dans cette disposition, il existe un réel problème de fragilité des zones métalliques de connexion qui. peuvent se trouver arrachées du boîtier.
Dans un second cas connu, lesdites zones de connexion électrique sont découvertes uniquement dans leur partie centrale. On les recouvre, jusqu'à la paroi desdites ouvertures, d'une première couche métallique d'anti-diffusion, d'une seconde couche d'anti- oxydation puis d'une goutte métallique de soudure, cette goutte remplissant ladite ouverture et dépassant largement. Dans cette disposition, il se produit une discontinuité de la surface de la goutte métallique de soudure le long du bord de ladite ouverture du fait que la goutte de soudure a tendance à s'étendre sur la surface extérieure de la couche de protection, autour de l'ouverture, de telle sorte qu'il apparaît fréquemment des fissures internes qui fragilisent la goutte de soudure.
La présente invention a pour but d'améliorer la résistance des connexions électriques de boîtier semi-conducteur à gouttes ou billes de soudure.
La présente invention a tout d'abord pour objet un procédé de réalisation de connexions électriques sur un boîtier semi-conducteur contenant une puce de circuits intégrés et présentant une couche extérieure de protection présentant des ouvertures découvrant au moins en partie des zones métalliques de connexion électrique.
Selon l'invention, ce procédé consiste à remplir lesdites ouvertures d'une couche métallique de connexion électrique sous l'effet d'une amenée de courant électrique dans la partie centrale de l'ouverture par une pointe, de telle sorte que ladite couche métallique recouvre au moins la paroi de ladite ouverture, et à souder une goutte métallique de soudure sur ladite couche métallique de connexion électrique, de telle sorte que cette goutte de soudure est au moins partie sans contact avec ladite couche de protection.
Selon l'invention, le procédé consiste de préférence à déposer une couche métallique d'anti-oxydation sur ladite couche métallique connexion électrique, et à souder ladite goutte métallique de soudure sur ladite couche métallique d'anti-oxydation.
La présente invention a également pour objet un boîtier semi conducteur contenant une puce de circuits intégrés.
Selon l'invention, ce boîtier comprend une couche extérieure de protection présentant des ouvertures découvrant au moins en partie des zones métalliques de connexion électrique. Lesdites ouvertures sont remplies d'une couche métallique de connexion électrique recouvrant au moins leur paroi. En outre, une goutte métallique de soudure soudée sur ladite couche de connexion et est au moins en partie sans contact avec ladite couche de protection.
Selon l'invention, la partie centrale de ladite couche connexion électrique est de préférence en creux et l'épaisseur de la partie périphérique de ladite couche est de préférence supérieure à l'épaisseur de ladite couche de protection.
Selon l'invention, les parois des ouvertures de ladite couche de protection sont de préférence divergentes.
Selon l'invention, la partie périphérique desdites zones métalliques de connexion électrique est de préférence engagee sous ladite couche de protection.
Selon l'invention, lesdites zones métalliques de connexion électrique peuvent avantageusement comprendre des branches engagées sous ladite couche de protection.
La présente invention va maintenant être illustrée un exemple de réalisation de connexions électriques sur un boîtier semi conducteur à gouttes ou billes de soudure, décrit en référence au dessin sur lequel - la figure 1 représente une coupe partielle d'un boîtier exempt de connexions électriques extérieures ; - la figure 2 représente une opération de dépôt d'une couche métallique d'anti-diffusion ; - la figure 3 représente le boîtier précité à la fin de l'opération de dépôt montrée sur la figure 2 ; - figure 4 représente le boîtier après dépôt d'une goutte de soudure - la figure 5 représente une variante de réalisation du boîtier précité.
En se reportant à la figure 1, on voit qu'on a représenté un boîtier semi-conducteur 1 qui comprend une multiplicité de zones ou plots métalliques 2, généralement en cuivre, réalisés sur sa surface 3. Cette surface 3 est recouverte d'une couche ou masque de protection 4 en une matière organique, dans laquelle sont réalisées une multiplicité d'ouvertures 5 qui permettent de découvrir la partie centrale 2a de chaque zone 2, la partie périphérique de ces zones 2 restant engagée en-dessous de la couche protectrice 4.
Dans l'exemple représenté, la paroi 5a des ouvertures 5 est en forme de tronc de cône ouvert vers l'extérieur de façon à diverger vers l'extérieur.
En se reportant à la figure 2, on voit qu'on installe dans chacune des ouvertures 5 une pointe 6 d'amenée de courant électrique de telle sorte qu'elle s'étende perpendiculairement à la face 3 et que son extrémité libre 6a vienne dans le milieu de la partie centrale 2a des zones métalliques de connexion 2,, le courant électrique étant repris par l'autre face du boîtier. On effectue alors de façon connue en ' un dépôt catalytique ou électrolytique d'une couche métallique 7, généralement de nickel, sur la partie centrale 2a des zones métalliques de connexion 2, jusqu'à la paroi 5a des ouvertures 5.
En se reportant à la figure 3, on voit qu'en fin d'opération de dépôt, la couche métallique 7 s'étend sur toute la surface de la partie centrale 2a des zones métalliques 2, que la partie périphérique la couche métallique 7 remplit complètement la partie périphérique des ouvertures 5 et est plus épaisse que la couche protectrice 4, telle sorte qu'elle dépasse vers l'extérieur, et que la partie centrale 7b de la couche métallique 7 est en creux.
Ensuite, et de façon habituelle non représentée, on dépose sur chaque couche métallique d'anti-diffusion 7 ainsi obtenue une couche d'anti-oxydation, généralement en or.
En se reportant à la figure 4, on voit qu'ensuite on dépose goutte ou bille de soudure 8, généralement en un alliage à base d'etain sur chaque couche d'anti-oxydation, qui disparaît par diffusion dans goutte 8, de telle sorte que cette goutte de soudure 8 se soude à la couche métallique 7. La goutte de soudure 8 se centre sur la couche métallique 7 et la recouvre jusqu'au voisinage de sa périphérie, sans toufefois entrer en contact avec la couche protectrice 4.
Ainsi, il n'existe pas de discontinuité, ni à la surface la goutte de soudure 8 ni à la périphérie de l'interface entre la goutte de soudure 8 et la couche métallique 7, de telle sorte que les connexions obtenue sont particulièrement résistantes.
Dans une variante, on pourrait effectuer le dépôt de la couche métallique 7 de telle sorte que sa surface serait située à l'extérieur de la surface de la couche de protection 4 et serait sensiblement plate.
En se reportant à la figure 5, on voit que ce qui vient d'être décrit pourrait également être appliqué à un boîtier 9 dont la couche protectrice 10 présenterait des ouvertures 11 découvrant complètement des zones métalliques de connexions électriques 12, leurs périphéries s'étendant au voisinage de la paroi des ouvertures 11. Dans cette variante, les zones ou plots métalliques 12 comprennent en outre des branches radiales 13 dont les extrémités s'étendent en-dessous de la couche protectrice 10. Ainsi, l'arrachement des zones métalliques 12 est rendu plus difficile.
La présente invention se limite pas à l'exemple ci-dessus décrit. D'autres variantes de réalisation sont possibles sans sortir du cadre défini par les revendications annexées.

Claims (7)

REVENDICATIONS
1. Procédé de réalisation de connexions électriques un boîtier semi-conducteur contenant une puce de circuits intégrés et présentant une couche extérieure de protection (4) présentant des ouvertures (5) découvrant au moins en partie des zones métalliques de connexion électrique, caractérisé par le fait qu'il consiste à remplir lesdites ouvertures (5) d'une couche métallique de connexion électrique (7) sous l'effet d'une amenée de courant électrique dans la partie centrale de l'ouverture par une pointe (6), de telle sorte que ladite couche métallique recouvre au moins la paroi de ladite ouverture à souder une goutte métallique de soudure (8) sur ladite couche métallique de connexion électrique, de telle sorte que cette goutte de soudure est sans contact avec ladite couche de protection.
2. Procédé selon la revendication 1, caractérisé par fait qu'il consiste à déposer une couche métallique d'anti-oxydation sur ladite couche métallique de connexion électrique, et à souder ladite goutte métallique de soudure sur ladite couche métallique d'anti- oxydation.
3. Boîtier semi-conducteur contenant une puce de circuits integrés, caractérisé par le fait qu'il comprend une couche extérieure de protection (4) présentant des ouvertures (5) découvrant au moins en partie des zones métalliques de connexion électrique (2), que lesdites ouvertures sont remplies d'une couche métallique de connexion électrique (7) recouvrant au moins leur paroi (5a) et qu'une goutte métallique de soudure (8) est soudée sur ladite couche de connexion et est au moins en partie sans contact avec ladite couche de protection.
4. Boîtier selon la revendication 3, caractérisé par le fait la partie centrale (7b) de ladite couche de connexion électrique (7) est en creux et que l'épaisseur de la partie périphérique (7a) de cette couche (7) est supérieure à l'épaisseur de ladite couche de protection (4).
5. Boîtier selon l'une des revendications 3 et 4, caractérisé par le fait que la paroi (5a) des ouvertures (5) de ladite couche de protection (4) est divergente.
6. Boîtier selon luné quelconque des revendications 3 à 5, caractérisé par le fait que partie périphérique desdites zones métalliques de connexion électrique est engagée sous ladite couche de protection.
7. Boîtier selon l'une quelconque des revendications 3 à 5, caractérisé par le fait que lesdites zones métalliques de connexion électrique (12) comprennent branches (13) engagées sous ladite couche de protection (4).
FR9912545A 1999-10-08 1999-10-08 Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur Expired - Fee Related FR2799578B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9912545A FR2799578B1 (fr) 1999-10-08 1999-10-08 Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur
US09/684,410 US6528407B1 (en) 1999-10-08 2000-10-06 Process for producing electrical-connections on a semiconductor package, and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9912545A FR2799578B1 (fr) 1999-10-08 1999-10-08 Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur

Publications (2)

Publication Number Publication Date
FR2799578A1 true FR2799578A1 (fr) 2001-04-13
FR2799578B1 FR2799578B1 (fr) 2003-07-18

Family

ID=9550697

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9912545A Expired - Fee Related FR2799578B1 (fr) 1999-10-08 1999-10-08 Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur

Country Status (2)

Country Link
US (1) US6528407B1 (fr)
FR (1) FR2799578B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW583759B (en) * 2003-03-20 2004-04-11 Advanced Semiconductor Eng Under bump metallurgy and flip chip
DE10327882A1 (de) * 2003-06-19 2005-01-27 Infineon Technologies Ag Anordnung zur Verbesserung der Zuverlässigkeit von Lötverbindungen an Halbleiterprodukten mit BGA- oder BGA-ähnlichen Komponenten
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63232354A (ja) * 1987-03-19 1988-09-28 Fujitsu Ltd 半導体装置の製造方法
JPH0375394A (ja) * 1989-08-18 1991-03-29 Fujitsu Ltd メッキ装置
US5331172A (en) * 1991-02-11 1994-07-19 Microelectronics And Computer Technology Corporation Ionized metal cluster beam systems and methods
EP0690504A1 (fr) * 1994-06-28 1996-01-03 International Business Machines Corporation Borne à souder et procédé de sa fabrication
WO1997045871A1 (fr) * 1996-05-31 1997-12-04 Elcoteq Network Oy Bosse de contact en etain ou en alliage de soudage pour microcircuits non encapsules, et procede de realisation d'une telle bosse

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5962921A (en) * 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US5851337A (en) * 1997-06-30 1998-12-22 Caesar Technology Inc. Method of connecting TEHS on PBGA and modified connecting structure
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6077726A (en) * 1998-07-30 2000-06-20 Motorola, Inc. Method and apparatus for stress relief in solder bump formation on a semiconductor device
US6242932B1 (en) * 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
US6725536B1 (en) * 1999-03-10 2004-04-27 Micron Technology, Inc. Methods for the fabrication of electrical connectors
US6222280B1 (en) * 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
FR2799337B1 (fr) * 1999-10-05 2002-01-11 St Microelectronics Sa Procede de realisation de connexions electriques sur la surface d'un boitier semi-conducteur a gouttes de connexion electrique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63232354A (ja) * 1987-03-19 1988-09-28 Fujitsu Ltd 半導体装置の製造方法
JPH0375394A (ja) * 1989-08-18 1991-03-29 Fujitsu Ltd メッキ装置
US5331172A (en) * 1991-02-11 1994-07-19 Microelectronics And Computer Technology Corporation Ionized metal cluster beam systems and methods
EP0690504A1 (fr) * 1994-06-28 1996-01-03 International Business Machines Corporation Borne à souder et procédé de sa fabrication
WO1997045871A1 (fr) * 1996-05-31 1997-12-04 Elcoteq Network Oy Bosse de contact en etain ou en alliage de soudage pour microcircuits non encapsules, et procede de realisation d'une telle bosse

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 031 (E - 707) 24 January 1989 (1989-01-24) *
PATENT ABSTRACTS OF JAPAN vol. 015, no. 243 (C - 0842) 21 June 1991 (1991-06-21) *

Also Published As

Publication number Publication date
US6528407B1 (en) 2003-03-04
FR2799578B1 (fr) 2003-07-18

Similar Documents

Publication Publication Date Title
EP0344058B1 (fr) Procédé de réalisation d&#39;une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé
EP1108677B1 (fr) Procédé d&#39;encapsulation hermétique in situ de microsystèmes
FR2613127A1 (fr) Microfusible a fil fixe et procede de fabrication
FR2822543A1 (fr) Detecteur de temperature
FR2673017A1 (fr) Procede de fabrication d&#39;un module electronique pour carte a memoire et module electronique ainsi obtenu.
EP0226480B1 (fr) Procédé de fabrication d&#39;un microboîtier, microboîtier à contacts effleurants, et application aux cartes contenant des composants
FR2485262A1 (fr) Boitier d&#39;encapsulation resistant a de fortes pressions externes
EP0883177A1 (fr) Dispositif semi-conducteur muni d&#39;un dissipateur thermique.
FR2515421A1 (fr) Protecteur thermique contenant une substance qui fond et provoque ainsi la mise hors circuit de l&#39;appareil electrique protege lorsqu&#39;il est echauffe a une certaine temperature
FR2574589A1 (fr) Dispositif de mise en court-circuit exterieur de faible encombrement
FR2629660A1 (fr) Capsule piezoelectrique a pinces de connection electrique laterales
EP1936652A2 (fr) Fusible de protection pour appareillages électriques
FR2799578A1 (fr) Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur
FR2873443A1 (fr) Capteur de pression
EP1091627A1 (fr) Procédé de réalisation de connexions électriques sur la surface d&#39;un boítier semi-conducteur à gouttes de connexion électrique
EP1796166A1 (fr) Puce de circuits intégrés à plots externes et procédé de fabrication d&#39;une telle puce
EP0114760B1 (fr) Boîtier à dissipation thermique élevée, notamment pour microélectronique
FR2516311A1 (fr) Socle pour le montage d&#39;une pastille semi-conductrice sur l&#39;embase d&#39;un boitier d&#39;encapsulation, et procede de realisation de ce socle
FR2495837A1 (fr) Embase de microboitier d&#39;encapsulation et microboitier comportant une telle embase
FR2795201A1 (fr) Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
FR2766962A1 (fr) Microinterrupteur thermique compatible avec un circuit integre
FR2883660A1 (fr) Dispositif a semi-conducteur et son procede de production.
FR2980952A1 (fr) Procede d&#39;assemblage de deux dispositifs electroniques et structure comprenant ces dispositifs
FR2951314A1 (fr) Dispositif d&#39;assemblage par brasage d&#39;un capot d&#39;extremite sur un corps cylindrique et ampoule a vide comportant un tel dispositif
FR2779023A1 (fr) Telephone mobile a couvercle articule et contacts rotatifs

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20070629