FR2784763A1 - Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees - Google Patents

Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees Download PDF

Info

Publication number
FR2784763A1
FR2784763A1 FR9812988A FR9812988A FR2784763A1 FR 2784763 A1 FR2784763 A1 FR 2784763A1 FR 9812988 A FR9812988 A FR 9812988A FR 9812988 A FR9812988 A FR 9812988A FR 2784763 A1 FR2784763 A1 FR 2784763A1
Authority
FR
France
Prior art keywords
execution
program
electronic component
counter
secondary program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9812988A
Other languages
English (en)
Other versions
FR2784763B1 (fr
Inventor
Philippe Anguita
David Naccache
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to FR9812988A priority Critical patent/FR2784763B1/fr
Priority to JP2000577544A priority patent/JP2002528784A/ja
Priority to CN99812249A priority patent/CN1332860A/zh
Priority to PCT/FR1999/002521 priority patent/WO2000023866A1/fr
Priority to AU62077/99A priority patent/AU6207799A/en
Priority to EP99949058A priority patent/EP1121629A1/fr
Publication of FR2784763A1 publication Critical patent/FR2784763A1/fr
Application granted granted Critical
Publication of FR2784763B1 publication Critical patent/FR2784763B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2123—Dummy operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microcomputers (AREA)
  • Storage Device Security (AREA)

Abstract

Un composant électronique CI comprend un microprocesseur 1 et des moyens de mémorisation 2, 3 pour exécuter un programme principal. Un compteur 4 d'une valeur aléatoire R génère en sortie un signal d'information de fin de comptage IT0 pour suspendre l'exécution du programme principal le temps de l'exécution d'un programme secondaire.Application aux cartes à puces.

Description

COMPOSANT ÉLECTRONIQUE ET PROCRDE POUR MASQUER
L'EXECUTION D'INSTRUCTIONS OU LA MANIPULATION DE
DONNEES
La présente invention concerne un composant électronique et un procédé pour masquer l'exécution d'instructions ou la manipulation de données.
La présente invention concerne plus particulièrement les composants électroniques utilisés dans des applications où l'accès a des services ou-à des données est sévèrement contrôlé. De tels composants ont une architecture formée autour d'un microprocesseur et de mémoires. Ils mettent en oeuvre des algorithmes utilisant des données secrètes contenues dans le composant, inaccessibles de l'extérieur. Une donnée secrète peut ainsi servir à valider une transaction électronique telle qu'un achat, sans que cette donnée soit à aucun moment accessible de l'extérieur du composant.
Cependant, l'observation de certains paramètres extérieurs tels que les données échangées avec un système extérieur, ou le courant consomme sur la borne d'alimentation du composant, permet dans certains cas de retrouver des informations concernant le composant, au moyen de traitements statistiques. En particulier, à partir de l'observation en fonction du temps des informations circulant sur le bus de données, en général un bus serie, il est possible de faire une corrélation entre ces informations et le déroulement de l'algorithme mis en oeuvre dans le composant.
Il peut tre également possible de faire une corrélation de ces informations avec l'observation de la consommation de courant en fonction du temps. Il est alors possible de déduire la valeur d'un bit manipulé dans une instruction. On sait en effet qu'à un instant donné, la consommation en courant d'une instruction particulière varie selon la valeur"0"ou"1"du bit manipulé.
La présente invention a pour but de masquer l'exécution d'instructions ou la manipulation de données dans le composant, afin de rendre stérile l'observation de paramètres externes du composant électronique.
Selon l'invention, on prévoit d'interrompre de manière aléatoire l'exécution du programme principal mis en oeuvre par le composant électronique, pour exécuter un programme secondaire. De cette manière, le déroulement du programme change tout le temps. Vu de l'extérieur, il n'est plus possible de faire des traitements statistiques, car les courbes relevées sont toutes décalées temporellement, de manière aléatoire.
Si on prend 1'exemple de l'observation des données échangées, les temps de réponse de la carte à n'importe quelle commande extérieure changent tout le temps, en sorte qu'il n'est plus possible d'en déduire une quelconque information pertinente.
En ce qui concerne l'observation de la consommation en courant, cette consommation en courant en fonction du temps est elle mme découpée, diffusée par rapport à la courbe de consommation normale, en sorte que l'on ne peut obtenir aucune information pertinente.
Ainsi, telle que caractérisée, l'invention concerne un composant électronique comprenant au moins un microprocesseur et des moyens de mémorisation pour exécuter un programme principal.
Selon l'invention, le composant comprend en outre un compteur d'une valeur aléatoire générant en sortie une information pour suspendre l'exécution dudit programme le temps de l'exécution d'un programme secondaire.
Dans un mode de réalisation de l'invention, ce temps d'exécution du programme secondaire est constant.
Dans un autre mode de réalisation de l'invention, ce temps d'exécution est variable. Il peut mme tre aléatoire.
Dans un perfectionnement, on prévoit que ce programme secondaire active des moyens de consommation en courant, qui vont venir fausser la courbe de consommation en courant du composant, rendant le masquage des opérations exécutées et des données manipulées encore plus efficace.
L'invention concerne aussi un procédé de masquage de l'exécution d'instruction ou de la manipulation de données dans un composant électronique.
D'autres caractéristiques et avantages de l'invention sont détaillés dans la description suivante faite à titre indicatif et nullement limitatif et en référence aux dessins annexés, dans lesquels :
-la figure 1 représente un schéma-bloc d'un composant électronique selon l'invention ; et
-la figure 2 représente une variante du schémabloc d'un composant électronique selon une variante de l'invention.
La figure 1 représente un schéma-bloc simplifié d'un composant électronique CI selon l'invention. Il comprend un microprocesseur 1 et des ressources internes qui sont connectés à un bus de données 6. Les ressources internes comprennent notamment des mémoires, dans l'exemple, une mémoire programme 2 et une mémoire de travail 3, un compteur 4 et un générateur 5 d'une valeur aléatoire R.
Le composant électronique CI comprend différentes bornes de connexion externe. Dans l'exemple, c'est un composant à entrée/sortie série de données, avec donc une borne I/O d'entrée/sortie de données. Il comprend aussi une borne de masse VSS, une borne d'alimentation
VCC et des bornes relatives à des signaux de contrôle (non représentés).
Le microprocesseur reçoit des instructions et des données sur un port d'entrée/sortie série 8, connecté à la borne d'entrée/sortie de données en relation avec un système externe.
Le microprocesseur génère en interne différents signaux de contrôle pour gérer les différentes ressources internes.
Parmi ces signaux de contrôle, on a représenté un signal de validation EN du compteur 4, un signal LOAD d'initialisation du compteur et un signal d'activation
SEL du générateur aléatoire 5.
Quand il est validé (EN activé), le compteur génère un signal de fin de comptage ITO. Ce signal d'information de fin de comptage est utilisé comme signal d'interruption du microprocesseur. Il est ainsi connecté sur une entrée du port d'interruption 7 du microprocesseur. On notera que l'expression fin de comptage est une expression générale qui veut dire aussi bien que le compteur a fini de compter jusqu'a une valeur déterminée ou que le compteur a fini de décompter à zéro depuis une valeur déterminée.
On notera que dans 1'exemple plus particulièrement représenté le compteur est une ressource matérielle.
Le microprocesseur 1 exécute un programme principal contenu en mémoire programme, relativement à des données ou des instructions reçues du port d'entrée sortie série 8, en relation avec un système externe.
Selon l'invention, l'exécution du programme principal est suspendue à des moments aléatoires, le temps de l'exécution d'un programme secondaire, contenu en mémoire programme.
Pour cela, au début du programme principal, on prévoit une routine d'initialisation du compteur avec une nouvelle valeur aléatoire. En pratique, cette routine comprend des instructions pour invalider le compteur (EN désactivé), tirer une valeur aléatoire R dans le générateur aléatoire 5, charger (LOAD) cette valeur dans le compteur, puis activer le compteur (EN activé).
Lorsque le compteur a décompté jusqu'a zéro, il active le signal d'information de fin de comptage ITO, ce qui provoque une interruption sur le microprocesseur. L'exécution du programme principal est suspendu le temps de l'exécution (par le microprocesseur) du programme secondaire, correspondant à la routine de gestion de l'interruption considérée.
Le programme secondaire comprend au minimum la séquence déjà vue d'initialisation du compteur, à une nouvelle valeur aléatoire, pour qu'une nouvelle interruption puisse avoir lieu.
Ce programme secondaire peut correspondre a un nombre fixe d'instructions, auquel cas il s'exécute en temps constant. Par exemple, si le programme secondaire comprend seulement les instructions correspondant au tirage d'une nouvelle valeur aléatoire R dans le générateur 5 et au chargement du compteur 4 à cette nouvelle valeur R (initialisation), on a un programme secondaire exécutable en temps constant.
Dans ce cas, en plus de l'exécution du programme principal, on a des bouts de code (correspondant au programme secondaire) exécutés en temps constant à des moments aléatoires.
Dans une variante de l'invention, on prévoit que la durée d'exécution du programme secondaire soit variable.
Dans un premier exemple pratique de réalisation, le programme secondaire prévoit un test sur une donnée binaire, modifiée à chaque passage dans le programme, le nombre d'instructions exécutées ensuite étant fonction du résultat du test. On peut aussi prévoir que la durée variable d'exécution dépende d'une fonction mathématique. Par exemple, si cette fonction mathématique nécessite un certain nombre de tours de calcul pour arriver au résultat, ce nombre de tours étant fonction des données d'entrée, on aura une durée d'exécution variable, dépendant d'une fonction mathématique. Toutes ces techniques pour arriver a une durée variable sont bien connues.
Dans un autre exemple pratique, on prévoit que cette durée d'exécution variable soit aléatoire. On prévoit dans cet exemple que le programme secondaire comprend la désactivation du compteur, le tirage d'une nouvelle valeur aléatoire, le comptage jusqu'a zéro de cette valeur dans une boucle de décomptage, puis l'initialisation du compteur à une nouvelle valeur aléatoire.
Dans cette variante, on introduit dans l'exécution du programme principal, des bouts de code exécutés en temps aléatoire à des moments aléatoires.
En pratique, de nombreuses variantes de l'invention sont possibles.
Notamment, pour ne pas trop dégrader le temps d'exécution du programme principal, on peut prévoir de limiter dans le temps la durée totale des retards dus à l'exécution du ou des programmes secondaires.
Dans un autre mode de réalisation de l'invention, on prévoit non seulement de suspendre l'exécution du programme principal à des moments aléatoires, mais aussi de prévoir une consommation en courant supplémentaire, qui va brouiller la consommation en courant due à l'exécution du programme principal.
Cette consommation en courant supplémentaire peut tre due, de façon instantanée, à des instructions prévues dans le programme secondaire. Par exemple, on peut prévoir dans ce programme secondaire, d'exécuter des tours de calcul d'un algorithme, par exemple d'un algorithme de cryptographie.
A cette exécution va correspondre une consommation en courant instantanée, c'est à dire le temps de l'exécution de l'instruction, qui va brouiller la consommation normale du programme principal en venant s'intercaler dans la consommation de courant normale en fonction du temps due à l'exécution du programme principal.
On peut aussi prévoir que cette consommation de courant supplémentaire ait un effet durable pendant un certain temps. Le programme secondaire prévoit alors d'activer des moyens de consommation de courant, qui vont consommer du courant au moins un certain temps, pendant l'exécution des instructions suivantes du programme secondaire et du programme principal.
Un schéma-bloc d'un composant électronique correspondant a ce deuxième mode de réalisation de l'invention est représenté sur la figure 2.
En plus des éléments déjà décrits qui portent les mmes références que sur la figure 1, le composant électronique comprend une pompe de charges 9.
Cette pompe de charges est normalement prévue pour fournir une haute tension VPP de programmation et/ou d'effacement à partir de la tension d'alimentation VCC pour permettre la programmation et/ou l'effacement de données dans une mémoire non volatile programmable et/ou effaçable électriquement, comme par exemple les mémoires communément appelées mémoires EPROM, EEPROM ou encore flash EPROM. Dans l'invention, cette pompe de charges est associée à la mémoire programme.
Dans l'exemple, elle est activée par un signal d'écriture WE de la mémoire programme.
Une telle pompe a comme caractéristique connue de consommer beaucoup de courant pendant le temps d'établissement de la haute tension en sortie et le temps de la programmation ou de l'effacement, ce qui peut tre de l'ordre de quelques millisecondes. En activant une telle pompe, par exemple, en prévoyant une instruction de programmation dans le programme secondaire, on surimpose donc une forte consommation en courant qui va masquer la consommation des instructions suivantes du programme secondaire et du programme principal.
L'invention ne se limite pas aux modes de réalisation ou aux variantes décrits. Elle couvre toute utilisation de moyens pour suspendre le programme principal à des moments aléatoires pendant un temps qui peut-tre fixe, variable ou aléatoire, avec ou sans l'utilisation de moyens pour ajouter une consommation en courant supplémentaire.
Avec un tel masquage ou brouillage en utilisant l'une quelconque des variantes de l'invention ou une combinaison de celles-ci, aucun traitement statistique ne devient possible.
En pratique, le choix de tel ou tel programme secondaire peut dépendre de l'application à laquelle le composant électronique est destiné.
L'invention s'applique à tous les composants comprenant au moins un compteur et un générateur aléatoire. Pour un composant électronique donne, le choix de tel ou tel programme secondaire dépend des ressources du composant considéré, de l'efficacité en rapport avec l'application considérée.
On peut aussi prévoir d'utiliser différents programmes secondaires, ce qui permet de mélanger les genres, pour améliorer le brouillage, le choix du programme secondaire à exécuter se faisant alors en début de routine d'interruption.
Un tel composant est tout particullierement utilisable dans les cartes à puces, pour améliorer leur inviolabilité.

Claims (15)

  1. 1. Composant électronique comprenant au moins un microprocesseur (1) et des moyens de mémorisation (2, 3) pour exécuter un programme principal, caractérisé en ce qu'il comprend en outre un compteur (4) d'une valeur aléatoire (R), ledit compteur générant en sortie un signal d'information de fin de comptage (ITO) pour suspendre l'exécution dudit programme principal-le temps de l'exécution d'un programme secondaire par le microprocesseur.
    REVENDICATIONS
  2. 2. Composant électronique selon la revendication 1, caractérisé en ce que le temps d'exécution du programme secondaire est constant.
  3. 3. Composant électronique selon la revendication 1, caractérisé en ce que le temps d'exécution du programme secondaire est variable.
  4. 4. Composant électronique selon la revendication 3, caractérisé en ce que le temps d'exécution du programme secondaire est aléatoire.
  5. 5. Composant électronique selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend en outre des moyens consommateur de courant activés par le programme secondaire.
  6. 6. Composant électronique selon la revendication 5, caractérisé en ce que ces moyens consommateur de courant comprennent une pompe de charges (9).
  7. 7. Composant électronique selon le revendication 5 ou 6, caractérisé en ce que ces moyens comprennent des instructions entraînant une consommation instantanée.
  8. 8. Procédé pour masquer l'exécution d'opérations ou la manipulation de données dans un composant électronique (CI) comprenant un microprocesseur (1) et des moyens de mémorisation (2,3) pour exécuter un programme principal, caractérisé en ce que ce procédé consiste à utiliser un générateur (5) d'une valeur aléatoire (R) et un compteur (4) pour suspendre l'exécution du programme principal à des instants aléatoires, le temps de l'exécution d'un programme secondaire.
  9. 9. Procédé selon la revendication 8, caractérisé en ce que le programme secondaire consiste a invalider le compteur (4), à tirer une nouvelle valeur aléatoire (R), à initialiser le compteur (4) avec cette nouvelle valeur et à autoriser le comptage avant de retourner à l'exécution du programme principal.
  10. 10. Procédé selon la revendication 8, caractérisé en ce que le programme secondaire est exécutable en temps aléatoire.
  11. 11. Procédé selon la revendication 10, caractérisé en ce que le programme secondaire consiste à invalider le compteur (4), à tirer une nouvelle valeur aléatoire (R), a décompter jusqu'a zéro cette nouvelle valeur aléatoire dans une boucle du programme secondaire, puis a tirer une nouvelle valeur aléatoire (R), a initialiser le compteur à cette nouvelle valeur et à activer le compteur avant de retourner à l'exécution du programme principal.
  12. 12. Procédé selon l'une quelconque des revendications 8 à 11, caractérisé en ce que le programme secondaire active en outre des moyens de consommation de courant.
  13. 13. Procédé selon la revendication 12, caractérisé en ce que les dits moyens de consommation de courant comprennent une pompe de charges (9).
  14. 14. Procédé selon la revendication 12 ou 13, caractérisé en ce que ces moyens comprennent des instructions provoquant une consommation en courant instantanée.
  15. 15. Procédé selon l'une quelconque des revendications 8 à 14, caractérisé en ce qu'il comprend différents programmes secondaires.
FR9812988A 1998-10-16 1998-10-16 Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees Expired - Fee Related FR2784763B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR9812988A FR2784763B1 (fr) 1998-10-16 1998-10-16 Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
JP2000577544A JP2002528784A (ja) 1998-10-16 1999-10-15 命令実行またはデータ処理を遮蔽する電子構成部品およびその方法
CN99812249A CN1332860A (zh) 1998-10-16 1999-10-15 电子元件及其用于屏蔽指令执行或数据处理的方法
PCT/FR1999/002521 WO2000023866A1 (fr) 1998-10-16 1999-10-15 Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
AU62077/99A AU6207799A (en) 1998-10-16 1999-10-15 Electronic component for masking execution of instructions or data manipulation
EP99949058A EP1121629A1 (fr) 1998-10-16 1999-10-15 Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9812988A FR2784763B1 (fr) 1998-10-16 1998-10-16 Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees

Publications (2)

Publication Number Publication Date
FR2784763A1 true FR2784763A1 (fr) 2000-04-21
FR2784763B1 FR2784763B1 (fr) 2001-10-19

Family

ID=9531646

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9812988A Expired - Fee Related FR2784763B1 (fr) 1998-10-16 1998-10-16 Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees

Country Status (6)

Country Link
EP (1) EP1121629A1 (fr)
JP (1) JP2002528784A (fr)
CN (1) CN1332860A (fr)
AU (1) AU6207799A (fr)
FR (1) FR2784763B1 (fr)
WO (1) WO2000023866A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1293856A1 (fr) * 2001-09-18 2003-03-19 EM Microelectronic-Marin SA Circuit Intégré sécurisé comprenant des parties à caractère confidentiel, et procédé pour sa mise en action
EP1094423A3 (fr) * 1999-10-19 2004-01-07 Hitachi, Ltd. Méthode d'observation de carte
FR2924262A1 (fr) * 2007-11-26 2009-05-29 Sagem Securite Sa Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
WO2009074927A1 (fr) 2007-12-13 2009-06-18 Nxp B.V. Circuit électronique et procédé de masquage d'exigences de courant d'un circuit électronique
WO2012127138A1 (fr) * 2011-03-21 2012-09-27 Morpho Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2818766A1 (fr) * 2000-12-21 2002-06-28 Bull Cp8 Procede de securisation de l'execution d'un programme implante dans un module electronique a microprocesseur, ainsi que le module electronique et la carte a microcircuit associes
JP4173297B2 (ja) * 2001-09-13 2008-10-29 株式会社ルネサステクノロジ メモリカード
GB0221240D0 (en) * 2002-09-13 2002-10-23 Koninkl Philips Electronics Nv Current source for cryptographic processor
FR2857804B1 (fr) * 2003-07-17 2006-05-26 Atmel Corp Procede et appareil pour lisser la consommation de courant d ans un circuit integre
EP1651969A4 (fr) * 2003-07-17 2007-03-07 Atmel Corp Methode et appareil pour lisser une consommation de courant dans un circuit integre

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4932053A (en) * 1988-11-10 1990-06-05 Sgs-Thomson Microelectronics, S.A. Safety device against the unauthorized detection of protected data
EP0448262A2 (fr) * 1990-03-20 1991-09-25 General Instrument Corporation Of Delaware Evitement de la détermination du temps d'exécution d'une routine prédéterminée en relation avec l'occurrence d'un événement externe observable au préalable
WO1997033217A1 (fr) * 1996-03-07 1997-09-12 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4932053A (en) * 1988-11-10 1990-06-05 Sgs-Thomson Microelectronics, S.A. Safety device against the unauthorized detection of protected data
EP0448262A2 (fr) * 1990-03-20 1991-09-25 General Instrument Corporation Of Delaware Evitement de la détermination du temps d'exécution d'une routine prédéterminée en relation avec l'occurrence d'un événement externe observable au préalable
WO1997033217A1 (fr) * 1996-03-07 1997-09-12 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094423A3 (fr) * 1999-10-19 2004-01-07 Hitachi, Ltd. Méthode d'observation de carte
EP1293856A1 (fr) * 2001-09-18 2003-03-19 EM Microelectronic-Marin SA Circuit Intégré sécurisé comprenant des parties à caractère confidentiel, et procédé pour sa mise en action
WO2003025715A1 (fr) * 2001-09-18 2003-03-27 Em Microelectronic-Marin Sa Circuit integre protege comprenant des parties de nature confidentielle et procede de production associe
US7251734B2 (en) 2001-09-18 2007-07-31 Em Microelectronic-Marin Sa Secure integrated circuit including parts having a confidential nature and method for operating the same
FR2924262A1 (fr) * 2007-11-26 2009-05-29 Sagem Securite Sa Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
WO2009071819A1 (fr) * 2007-11-26 2009-06-11 Sagem Securite Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
US8566572B2 (en) 2007-11-26 2013-10-22 Morpho Method, device and non-transitory computer readable storage medium for masking the end of life transition of a electronic device
WO2009074927A1 (fr) 2007-12-13 2009-06-18 Nxp B.V. Circuit électronique et procédé de masquage d'exigences de courant d'un circuit électronique
WO2012127138A1 (fr) * 2011-03-21 2012-09-27 Morpho Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
FR2973150A1 (fr) * 2011-03-21 2012-09-28 Morpho Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
US9372791B2 (en) 2011-03-21 2016-06-21 Morpho Method for masking the end-of-life transition of an electronic device and device comprising a corresponding control module

Also Published As

Publication number Publication date
AU6207799A (en) 2000-05-08
JP2002528784A (ja) 2002-09-03
CN1332860A (zh) 2002-01-23
WO2000023866A1 (fr) 2000-04-27
FR2784763B1 (fr) 2001-10-19
EP1121629A1 (fr) 2001-08-08

Similar Documents

Publication Publication Date Title
EP0606029B1 (fr) Carte à puce avec données et programmes protégés contre le vieillissement
EP1605333B1 (fr) Contrôle de l'exécution d'un programme
EP0377368A1 (fr) Dispositif de traitement de données comportant une mémoire non volatile électriquement effaçable et reprogrammable
FR2666671A1 (fr) Procede de gestion d'un programme d'application charge dans un support a microcircuit.
FR2784763A1 (fr) Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
EP1220101B1 (fr) Procédé et dispositif de protection contre le piratage de circuits intégrés
EP1359550A1 (fr) Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
EP1344137A1 (fr) Procede et dispositif de securisation d'un traitement de donnees
FR2811790A1 (fr) Microcontroleur securise contre des attaques dites en courant
EP3441902A1 (fr) Procédé de protection d'un dispositif électronique contre des attaques par injection de faute
FR2808360A1 (fr) Procede de contre mesure dans un microcircuit mettant en oeuvre le procede et carte a puce comportant ledit microcircuit
EP3671519A1 (fr) Sécurisation d'une transaction au moyen d'une carte à puce et carte à puce
EP3987390A1 (fr) Système d'applications de service pour terminaux de paiement
FR2812101A1 (fr) Protocole d'echange de messages entre applications implantees sur un systeme embarque, et systeme embarque correspondant
FR3011656A1 (fr) Procede et dispositif de realisation de fonction par un microcircuit
EP3317832B1 (fr) Procede de controle mis en oeuvre par un dispositif electronique au cours d'une transaction, et dispositif correspondant
EP3188032B1 (fr) Stockage de données dans une mémoire flash
EP2955661B1 (fr) Protection de données stockées dans une mémoire volatile
FR2789774A1 (fr) Procede de comparaison securise de deux registres memoire, et module de securite mettant en oeuvre ce procede
EP0734023A1 (fr) Procédé de protection en écriture d'une mémoire en circuit intégré et circuit intégré correspondant
EP3660738A1 (fr) Procede d'ajustement d'une duree maximale d'attente d'acquisition de caracteristiques biometriques et dispositif mettant en oeuvre ce procede
FR2789779A1 (fr) Procede de traitement securise d'un element logique sensible dans un registre memoire, et module de securite mettant en oeuvre ce procede
FR3104778A1 (fr) Traitement de transactions selon un profil opérationnel
FR2875656A1 (fr) Diversification de cle dans un circuit integre
FR2821181A1 (fr) Procede de creation de valeurs aleatoires par un module associe a un microprocesseur

Legal Events

Date Code Title Description
ST Notification of lapse