FR2770703A1 - Dispositif et procede de codage de symboles, dispositif et procede de decodage de symboles - Google Patents
Dispositif et procede de codage de symboles, dispositif et procede de decodage de symboles Download PDFInfo
- Publication number
- FR2770703A1 FR2770703A1 FR9713828A FR9713828A FR2770703A1 FR 2770703 A1 FR2770703 A1 FR 2770703A1 FR 9713828 A FR9713828 A FR 9713828A FR 9713828 A FR9713828 A FR 9713828A FR 2770703 A1 FR2770703 A1 FR 2770703A1
- Authority
- FR
- France
- Prior art keywords
- symbols
- matrix
- line
- transmitted
- orthogonal matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L23/00—Apparatus or local circuits for systems other than those covered by groups H04L15/00 - H04L21/00
- H04L23/02—Apparatus or local circuits for systems other than those covered by groups H04L15/00 - H04L21/00 adapted for orthogonal signalling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Le dispositif de codage de symboles d'information fournit des mots de code pour moduler en amplitude, de façon proportionnelle, une grandeur physique sur un canal de transmission, ladite grandeur physique étant susceptible de prendre un nombre fini s >= 3 de valeurs différentes non nulles.Il comporte :- une entrée de symboles d'information dits " à transmettre "- des moyens de traitement adaptés à associer à des symboles d'information à transmettre, au moins une ligne d'une matrice orthogonale, les éléments successifs de cette ligne spécifiant les symboles successifs d'un mot de code associé auxdits symboles d'information à transmettre, ladite matrice orthogonale possédant des éléments prenant leur valeur dans un ensemble fini de n valeurs non nulles différentes, n étant >= 3 et <= s et- une sortie de symboles de mot de code.
Description
La présente invention se rapporte à un dispositif et un procédé de codage
de symboles et à un dispositif et un procédé de décodage de symboles. L'étalement de spectre en séquence directe, connu de l'homme du métier sous le nom de DSSS (initiales des mots anglais "Direct Sequence Spread Spectrum ", traduits en français par "étalement de spectre en séquence directe") est une méthode de transmission de données dans laquelle la largeur
de bande utilisée est plus large que ce qui est requis par le débit d'information.
A la place de la transmission d'un symbole d'information toutes les T secondes (situation " 1 "), on transmet ici un symbole toutes les T/n secondes avec comme contrainte complémentaire que dans le jeu de n symboles transmis entre les instants iT et (i+1).T (i étant entier), les premiers symboles transmis réduisent fortement les valeurs possibles des derniers symboles transmis
(situation "2 ").
Chaque séquence de n symboles "courts" qui remplacent un seul "long" symbole (ou une séquence assez courte de longs symboles) est
appelée une" séquence d'étalement ".
Après modulation (d'amplitude, de phase, d'amplitudes en quadrature) d'une porteuse, le spectre de puissance résultant est différent entre les situations 1 et 2 typiquement: - dans la situation 1, le spectre de puissance est étroit, mais possède une forte valeur dans ce domaine étroit; - dans la situation 2, le spectre de puissance est plus large (d'un facteur environ égal à n) et il possède une plus faible valeur sur ce domaine large. Un avantage de la situation 2 par rapport à la situation 1 est qu'elle rend la transmission plus résistante au bruit dépendant de la fréquence et au défaut appelé "évanouissement", lié aux interférences de chemins
multiples, et encore appelé en anglais " fading ".
La situation 2 distribue mieux la puissance de transmission en fonction de la fréquence. Enfin, l'étalement de spectre est rendu obligatoire par
de nombreuses réglementations en vigueur.
Lorsqu'une séquence d'étalement est reçue après transmission sur un canal, le récepteur doit estimer l'information correspondante. Il est connu que cette tâche est plus aisée quand les séquences transmises sont choisies
dans un jeu de séquences orthogonales deux à deux.
Soit U = { u(i) = (uói),..., u(i),); i = 1...,m} (1) un jeu de m séquences u(i) de nombres complexes U(i)k. Soit u(i)k, le nombre complexe conjugué de U<i)k. Soit un produit scalaire définit par: < U(), U)> -= k=l u(i)U k U)k et supposons que U soit tel que < u(i), u6> vaille 0 pour i différent
de j et vaille une valeur non nulle pour i =j.
Soit aussi v=(v,...,v,,) la séquence reçue après la transmission d'une séquence de U. Une manière "raisonnable" et souvent optimale de décider quelle séquence de U a produit v est de calculer < u(), v> pour chaque valeur de i, et de considérer v comme étant celle des séquences u(i) pour
laquelle le produit scalaire < u(i), v> est maximal.
Il convient de mentionner ici que selon la contrainte d'orthogonalité exprimée ci-dessus, le nombre m de séquences u(i) dans U est
au plus égal à leur longueur n.
Lorsqu'un canal à alphabet binaire est utilisé, il est usuel de le spécifier par A(2) = (-1,+1) et d'associer, par exemple le symbole logique "0" au symbole de canal "+1 " et le symbole logique 1 " au symbole du canal "-1 ". Avec ce point de vue, on est intéressé à trouver une matrice H. à n lignes et n colonnes, dont les éléments sont dans A(2) et qui satisfait l'équation H.HT =nin, équation dans laquelle HT est la transposée de H et
In est la matrice identité à n lignes et n colonnes.
Une telle matrice sur A(2) est communément appelée une matrice d'Hadamard et il est connu qu'elle ne peut exister que si n est égal à 1, à 2 ou
à un multiple de 4.
Le document EP-A-94.400.936.4 (K. Saito et al.) expose une
méthode d'étalement de spectre utilisant des matrices similaires.
Un alphabet binaire est cependant trop limité pour certaines applications. En particulier un canal utilisant la modulation d'amplitudes en quadrature à 64 états possède des alphabets naturels à 8 ou 64 éléments, selon que l'on considère séparément ou non les composantes en phase et en
quadrature de phase.
Le document EP-A-94.400.936.4 expose aussi une façon d'utiliser des matrices orthogonales ou presque orthogonales pour transmettre sur le canal de transmission des signaux pouvant prendre un nombre M de valeurs différentes tel que, par exemple, M = 8 ou M = 64. Cependant, pour vraiment utiliser tous ces niveaux de signaux différents, il est nécessaire que la quantité d'information à transmettre en T secondes soit sufffisamment élevée. En effet, si par exemple, cette quantité d'information n'est que de 1 bit par T secondes, la méthode exposée dans ce document ne permet pas de tirer parti de la liberté qu'a l'utilisateur de transmettre au moyen d'un alphabet comptant un nombre
de lettres strictement supérieur à 2.
En outre, selon cette méthode, certains états, correspondants aux plus faibles niveaux d'énergie, sont utilisés plus couramment que les autres, correspondants à de plus forts niveaux d'énergie, ce qui peut présenter des inconvénients en terme de rapport entre la puissance instantanée maximale et la valeur minimale du carré de la norme de la différence entre séquences émissibles différentes, ce rapport influençant la capacité de discernement à la
réception, entre des séquences différentes, pour un rapport signal/bruit donné.
La présente invention vise à mettre en oeuvre un alphabet comportant plus de 2 symboles et, en particulier un alphabet naturel de canal qui n'est pas A(2) mais l'alphabet:
A(8) = {-7,-5,-3,-1,+1,+3,+5,+7J
A cet égard, I'invention vise à proposer des jeux spécifiques de n séquences de longueur n sur A(8), h(i)=(h1(I), h2(i),...,.hn(i)) avec i = 1,..., n, de telle manière que: < h(), h<> = k=ln h(i)k h)k vaille 0 pour i différent de j et une valeur
fixée pour i =j.
L'invention vise aussi, par comparaison avec le document EP-A-
94.400.936.4, à ce que dans chacune de ces séquences hW), le nombre de composantes avec une valeur absolue donnée soit raisonnable, de façon à utiliser vraiment la liberté supplémentaire donnée par l'utilisation de A(8) au lieu
de A(2).
La présente invention vise donc, selon un premier aspect, un dispositif de codage de symboles d'information fournissant des mots de code dont les symboles sont susceptibles de moduler en amplitude, de façon proportionnelle à leur valeur, une grandeur physique sur un canal de transmission, ladite grandeur physique étant susceptible de prendre un nombre finis > 3 de valeurs différentes non nulles, caractérisé en ce qu'il comporte: - une entrée de symboles d'information dits " à transmettre ", - des moyens de traitement adaptés à associer à des symboles d'information à transmettre, au moins une ligne d'une matrice orthogonale, les éléments successifs de cette ligne spécifiant les symboles successifs d'un mot de code associé auxdits symboles d'information à transmettre, ladite matrice orthogonale possédant des éléments prenant leur valeur dans un ensemble fini de n valeurs non nulles différentes, n étant > 3 et < s, et
- une sortie de symboles de mot de code.
Corrélativement, la présente invention vise, selon un second aspect, un procédé de codage de symboles d'information fournissant des mots de code dont les symboles sont susceptibles de moduler en amplitude, de façon proportionnelle à leur valeur, une grandeur physique sur un canal de transmission, ladite grandeur physique étant susceptible de prendre un nombre fini s > 3 de valeurs différentes non nulles, caractérisé en ce qu'il comporte: - une étape d'entrée de symboles d'information dits " à transmettre ", - une étape de traitement, au cours de laquelle on associe à des symboles d'information à transmettre, au moins une ligne d'une matrice orthogonale, les éléments successifs de cette ligne spécifiant les symboles successifs d'un mot de code associé auxdits symboles d'information à transmettre, ladite matrice orthogonale possédant des éléments prenant leur valeur dans un ensemble fini de n valeurs non nulles différentes, n étant > 3 et < s, et
- une étape de sortie de symboles de mot de code.
On rappelle ici qu'une matrice est dite "orthogonale" lorsque la somme des produits des éléments homologues de deux lignes différentes, est nulle quelles que soient les deux lignes différentes considérées Grâce à ces dispositions, chaque symbole d'un mot de code peut prendre au moins trois valeurs non nulles différentes, ce qui permet d'utiliser un canal de transmission compatible avec des signaux dont les grandeurs
caractéristiques peuvent prendre plus de deux valeurs.
En outre, ce dispositif présente les avantages rappelés ci-dessus en ce qui concerne l'étalement de spectre en séquence directe: à la place de la transmission d'un symbole d'information toutes les T secondes (situation "1 "), on transmet ici la séquence des symboles du mot de code, c'est-à-dire de la ligne de la matrice orthogonale associée au symbole d'information,
chaque élément étant transmis pendant une durée de T/n secondes.
Les séquences d'étalement sont orthogonales, ce qui permet d'utiliser le produit scalaire défini plus haut pour retrouver la ligne constituant le mot de code: on peut décider que la ligne de la matrice qui a été utilisée est celle qui minimise la norme de la différence de la séquence reçue avec la séquence considérée, ladite norme étant la norme associée au produit scalaire
mentionné ci-dessus.
Le dispositif de codage selon l'invention présente donc un spectre de puissance plus large (d'un facteur environ égal à n) et une faible valeur sur ce domaine large, par rapport à un dispositif ne mettant pas en oeuvre un étalement de spectre. La transmission est aussi plus résistante au bruit dépendant de la fréquence et au défaut d"' évanouissement", que lorsque l'étalement de spectre n'est pas utilisé. La puissance de transmission est mieux distribuée en fonction de la fréquence. Enfin, le dispositif selon l'invention est
conforme à de nombreuses réglementations en vigueur.
Enfin, il donne à l'utilisateur une liberté nouvelle dans le choix du système de modulation utilisé. Cet avantage est principalement sensible dans le cas o l'utilisateur dispose d'un canal à plus de deux niveaux mais n'a à transmettre, par seconde, qu'une quantité d'information insuffisante pour utiliser efficacement la méthode exposée dans le document EP-A-94.400.936.4. Ainsi, tous les niveaux de signal sont utilisés même s'il y a peu d'information à transmettre. Selon des caractéristiques particulières, ladite matrice correspond à une matrice formellement orthogonale, des valeurs numériques particulières
étant attribuées à ses indéterminées.
Grâce à ces dispositions, cette matrice est facile à déterminer.
Selon des caractéristiques préférentielles, pour toutes les lignes
de ladite matrice, la somme des carrés des éléments d'une ligne est constante.
Grâce à ces dispositions, on peut décider que la séquence formant une ligne de la matrice qui a été utilisée est celle pour laquelle le produit scalaire avec la séquence considérée est maximale. Selon des caractéristiques particulières: - les moyens de traitement sont adaptés à ce que ladite matrice orthogonale possède des éléments prenant huit valeurs non nulles différentes, et/ou - ladite matrice orthogonale possède uniquement des éléments
appartenant à l'alphabet {-7, -5, -3, -1, 1, 3, 5, 7}.
Grâce à ces dispositions, les symboles des mots de codes correspondent à des symboles d'un alphabet naturel d'un canal de transmission à modulation d'amplitude à 8 états ou à modulation d'amplitudes
en quadrature dont la constellation possède 64 états.
Selon des caractéristiques particulières, les moyens de traitement sont adaptés à ce que ladite matrice: - possède deux fois plus de lignes que de colonnes, et - soit constituée de deux sous-matrices carrées orthogonales,
dont l'une est l'opposée de l'autre.
Grâce à ces dispositions, les symboles à transmettre peuvent être associés soit à une ligne d'une sous-matrice, soit à une ligne constituée des
opposés des éléments de ladite ligne.
Selon des caractéristiques particulières, les informations à transmettre sont m-aires et les moyens de traitement sont adaptés à associer à un nombre t* d'informations m-aires à transmettre deux lignes d'une matrice orthogonale qui comporte un nombre de lignes supérieur ou égal à la racine
carrée de mt'.
Grâce à ces dispositions, lorsque, individuellement, chaque ligne de la matrice ne permet pas de coder un nombre t*/2 d'informations binaires,
une paire de lignes permet de coder le nombre t* d'informations binaires.
Par exemple, si n = 12, 122 = 144 est supérieur à 27 = 128. Deux lignes d'une matrice orthogonale possédant 12 lignes permettent donc de coder 7 informations binaires, alors qu'une ligne utilisée isolément ne permet de coder que 3 informations binaires. Cette extension peut aussi bien s'appliquer à plus de 2 lignes de la matrice. Selon des caractéristiques particulières, le dispositif de codage tel que succinctement exposé cidessus comporte un modulateur adapté à effectuer une modulation d'amplitudes en quadrature dont les composantes en
quadrature de phase sont représentatives des symboles de mots de code.
Grâce à ces dispositions, I'invention s'applique aux dispositifs de
codage mettant en oeuvre une modulation d'amplitudes en quadrature.
L'invention vise aussi d'une part, un ordinateur, caractérisé en ce qu'il comporte un dispositif de codage tel que succinctement exposé ci- dessus et, d'autre part, un dispositif de capture d'une grandeur physique comportant un capteur adapté à foumrnir des symboles à transmettre, caractérisé en ce qu'il
comporte un dispositif de codage tel que succinctement exposé ci-dessus.
Selon un troisième aspect, la présente invention vise un dispositif de décodage de symboles d'information transmis sous forme de mots de code modulant une grandeur physique sur un canal de transmission caractérisé en ce qu'il comporte: - une entrée de symboles de mots reçus, - des moyens de traitement adaptés à associer à des symboles de mots reçus une ligne d'une matrice orthogonale, c'est-à-dire dont la somme des produits des élément homologues de deux lignes différentes est nulle quelles que soient les deux lignes différentes considérées, ladite matrice orthogonale possédant des éléments prenant au moins trois valeurs non nulles différentes, l'indice de chaque ligne définissant les symboles d'information successifs transmis associés auxdits symboles de mot reçu, et
- une sortie des symboles d'information transmis.
Corrélativement, la présente invention vise, selon un quatrième aspect, un procédé de décodage de symboles d'information transmis sous forme de mots de code modulant une grandeur physique sur un canal de transmission, caractérisé en ce qu'il comporte: - une étape d'entrée de symboles de mots reçus, - une étape de traitement, au cours de laquelle on associe à des symboles de mots reçus une ligne d'une matrice orthogonale, I'indice de cette ligne définissant les symboles d'information successifs transmis associés auxdits symboles de mot reçu, ladite matrice orthogonale possédant des éléments prenant au moins leur valeur dans un ensemble fini de n valeurs non nulles différentes, n étant > 3 et < s, et
- une étape de sortie des symboles d'information transmis.
Selon une première variante, dans le dispositif de décodage de symboles tel que succinctement exposé ci-dessus, les moyens de traitement sont adaptés: - à effectuer, pour chaque ligne de ladite matrice, la somme des produits des symboles homologues du mot reçu, d'une part, et des éléments de ladite ligne, d'autre part, et - à associer audit mot reçu, la ligne pour laquelle la valeur de
ladite somme est maximale.
Selon une deuxième variante, dans le dispositif de décodage de symboles tel que succinctement exposé ci-dessus, les moyens de traitement sont adaptés: - à effectuer, pour chaque ligne de ladite matrice, la somme des produits des symboles homologues du mot reçu, d'une part, et des éléments de ladite ligne, d'autre part, et - à associer audit mot reçu: l'indice de la ligne pour laquelle la valeur absolue de ladite somme est maximale, lorsque cette somme est positive, et l'indice de la ligne pour laquelle la valeur absolue de ladite somme est maximale additionné à une valeur
prédéterminée, lorsque cette somme est négative.
Grâce à chacune de ces dispositions, le décodage est aisé.
Les avantages des dispositif et procédé de décodage étant identiques à ceux des dispositif et procédé de codage, ces avantages ne sont
pas rappelés ici.
L'invention sera mieux comprise à la lecture de la description qui
va suivre, faite en regard des dessins annexés dans lesquels: - la figure 1 représente un dispositif de codage selon la présente invention, - la figure 2 représente un organigramme de fonctionnement du dispositif de codage illustré en figure 1, - la figure 3 représente un dispositif de décodage selon la présente invention, et - les figures 4A et 4B représentent un organigramme de
fonctionnement du dispositif de décodage illustré en figure 3.
Avant de commencer la description du dispositif de codage illustré
en figure 1, il est indispensable d'exposer les fondements théoriques qui
garantissent la qualité du fonctionnement de ce dispositif.
Les dispositifs visés par l'invention mettent en oeuvre des matrices carrées qui sont formellement orthogonales. Par exemple la matrice
W X Y Z
-X W -Z Y
H4 = -Y Z W -X (2)
-Z -Y X W
satisfait la condition H4.H4T = (W2+X2+Y2+Z2) 14, quelles que soient les valeurs prises par les quatre indéterminées W, X, Y et Z. Cette dernière équation
signifie que les lignes de H4 sont formellement orthogonales.
Par exemple le choix W=-7, X=-3, Y=1 et Z=5, donne:
-7 -3 I 5
H4* = 3 -7 -5 1 (3)
-1 5 -7 3
-5 -1 -3 -7
On observe ici qu'une matrice est dite "formellement orthogonale" lorsqu'elle est écrite avec des indéterminées (ici W, X, Y et Z), mais que dès que l'on attribue une valeur numérique à ces indéterminées, la
matrice est dite " orthogonale ".
Si on définit maintenant H8 par
H4 H4
H8= H4 -H4 (4)
on obtient H8.H8T = 2(W2+X2+Y2+Z2) /8, ce qui montre que H8 est aussi
formellement orthogonale.
On observe ici que l'équation (4) expose comment doubler le nombre de lignes et le nombre de colonnes d'une matrice orthogonale ou
formellement orthogonale.
Plus généralement, soit Hn une matrice de dimensions n x n avec des éléments dans le jeu {+W,-W,+X,-X,+Y,-Y,...} de cardinal 2s, et satisfaisant Hn.HnT = (p(VW)2 + p(X)X2 +...) In, avec pO représentant le nombre de fois
qu'une variable apparaît dans chaque ligne de Hn, avec un signe arbitraire.
Une telle matrice Hn est donc une matrice formellement orthogonale d'ordre n dans s variables. Par exemple, pour n = 12, la matrice
W X Y -X W Z -Y -Z W -Z Y -X
Y W X W Z -X -Z W -Y Y -X -Z
X Y W Z -X W W -Y -Z -X -Z Y
X -W -Z W X Y -Z -X Y Y -W Z
-W -Z X Y W X -X Y -Z -W Z Y
-Z X -W X Y W Y -Z -X Z Y -W
H12= Y Z -W Z X -Y W X Y -X Z W
Z -W Y X -Y Z Y W X Z W -X
-W Y Z -Y Z X X Y W W -X Z
Z -Y X -Y W -Z X -Z -W W X Y
-Y X Z W -Z -Y -Z -W X Y W X
X Z -Y -Z -Y W -W X -Z X Y W
(5)
est une matrice formellement orthogonale d'ordre 12 à 4 variables.
Pour mieux connaître la théorie des matrices formellement orthogonales, le lecteur pourra se référer: - à l'article de J. Seberry et M. Yamada, dont le titre est "Hadamard matrices, sequences and block designs" du livre "Contemporary design theory" édité par J.H. Dimitz et D.R. Stinson, J. Wiley, à New-York en 1992, ou - au livre "Orthogonal Designs, quadratic forms and Hadamard matrices" dont les auteurs sont A.V. Geramita et J. Seberry, édité par M.
Dekker, New-York, 1979.
Lorsque l'on spécifie, par exemple W=3, X=-1, Y=-5 et Z=-7, on obtient:
3 -1 -5 I 3 -7 5 7 3 7 -5 1
-5 3 -1 3 -7 1 7 3 5 -5 1 7
-1 -5 3 -7 1 3 3 5 7 1 7 -5
-1 -3 7 3 -1 -5 7 1 -5 -5 -3 -7
-3 7 -1 -5 3 -1 1 -5 7 -3 -7 -5
7 -1 -3 -1 -5 3 -5 7 I -7 -5 -3
H12, =-5 -7 -3 -7 -1 5 3 -1 -5 I -7 3
-7 -3 -5 -1 5 -7 -5 3 -1 -7 3 1
-3 -5 -7 5 -7 -1 -1 -5 3 3 1 -7
-7 5 -1 5 3 7 -1 7 -3 3 -1 -5
-1 -7 3 7 5 7 -3 -1 -5 3 -1
-1 -7 5 7 5 3 -3 -1 7 -1 -5 3
(6) qui est une matrice orthogonale dont tous les éléments sont dans l'alphabet
A(8). Cette matrice H12. satisfait l'équation H12..H12.r = 252112.
Bien entendu, par identification de quelques unes des s variables, le nombre de lettres de A peut être choisi comme égal à 2s*, pour tout s* supérieur ou égal à 1 et inférieur ou égal à s. Par exemple, X = Z = -1, W = 3, Y = -5 foumrnit une autre matrice H12* dont la première ligne est:
3 -1 -5 1 3 -1 5 1 3 1 -5 1
et l'alphabet correspondant A* possède 6 lettres: {-5, -3, -1, 1, 3, 5}.
Un dispositif de codage selon l'invention émet des séquences de
symboles correspondant à une ligne d'une matrice orthogonale.
Le mode de réalisation particulier décrit et représenté en regard des figures 1 à 4B, met en oeuvre la modulation d'amplitudes en quadrature à 64 états, les composantes en phase et en quadrature étant déterminées
séparément en mettant en oeuvre deux matrices orthogonales identiques.
En figure 1, le dispositif de codage est illustré sous forme de schéma synoptique et représenté sous référence générale 10 et comporte, reliés entre eux par un bus d'adresses et de données 102: - une unité centrale de traitement 106; - une mémoire vive RAM 104; - une mémoire morte ROM 105; un port d'entrée 103 servant à recevoir, sous forme de données binaires, des informations que le dispositif de codage doit transmettre; - un port de sortie 107 permettant au dispositif de codage de transmettre des symboles de mot de codes constitués d'éléments de la même ligne de la matrice formellement orthogonale mise en oeuvre par le dispositif de codage; et, indépendamment du bus 102: - un modulateur 109 effectuant une modulation d'amplitudes en quadrature à 64 états (modulation dite "64-QAM" ou "MAQ-64 ") représentatifs de deux symboles de deux mots de code qui proviennent du port de sortie 107; - un émetteur 110 comportant ici une antenne émettrice qui diffuse un signal modulé par le modulateur 109; - un écran de visualisation 108 relié au port de sortie 107; - un clavier 101 relié au port d'entrée 103 et fournissant des octets représentatifs des touches de clavier successivement utilisées; et - une entrée 111 de données à transmettre, sous forme de
données binaires, reliée au port d'entrée 103.
Chacun des éléments illustrés en figure 1 est bien connu de l'homme du métier des systèmes de transmission et, plus généralement, des systèmes de traitement de l'information. Ces éléments ne sont donc pas décrits ici. On observe ici que le mot "registre" utilisé ci-dessous désigne, dans chacune des mémoires, aussi bien une zone mémoire de faible capacité (que les données binaires) qu'une zone mémoire de grande capacité
(permettant de stocker un programme entier).
La mémoire vive 104 conserve des données, des variables et des résultats intermédiaires de traitement, dans des registres de mémoire portant,
dans la suite de la description, les mêmes noms que les données dont ils
conservent les valeurs. La mémoire vive 104 comporte notamment: - un registre " binarydata "dans lequel est conservée une suite de données binaires à transmettre, suite qui provient de l'entrée de données à coder 111, - un registre " last_code_word" dans lequel est conservé le dernier mot de code de rang impair, et - un registre "nb_bits" dans lequel est mémorisé le nombre de
données binaires, ou "bits ", à coder déjà reçus sur le port d'entrée 103.
La mémoire morte 105 est adaptée à conserver: - le programme de fonctionnement de l'unité centrale de traitement 106, dans un registre "program1 ", - la matrice formellement orthogonale H,2, dans un registre matrix ", et - la table de correspondance mettant en relation des informations binaires reçues par l'intermédiaire de l'entrée de données 111 avec l'indice de l'une des lignes de la matrice formellement orthogonale, dans un registre
"table 1".
L'unité centrale de traitement 106 est adaptée à mettre en oeuvre l'organigramme décrit en figure 2. Dans cette figure 2, on observe qu'au cours de l'opération 300, les registres nb_bits, lastcode_word et binary data de la mémoire vive 104 sont initialisés à la valeur "0 ". Au cours de l'opération 301, l'unité centrale de traitement 106 effectue la réception d'une donnée binaire sur le port d'entrée 103, le stockage de cette donnée binaire dans le registre binarydata de la mémoire vive 104 et incrémente d'une unité le registre
nb bits.
Le test 302 détermine si la variable nb_bits est égale à 3, ou non.
Lorsque le résultat du test 302 est négatif, l'opération 301 est réitérée. Lorsque le résultat du test 302 est positif, l'opération 303 consiste à mettre en relation trois données binaires conservées dans le registre binary data avec un indice d'une ligne de la matrice H12., en mettant en oeuvre la table de correspondance tablel conservée dans la mémoire morte 105 et en réinitialisant à la valeur "0
le registre " nb_bits ".
Un exemple de valeurs d'une telle table de correspondance tableI est donné ci-dessous: table 1 données binaires indice de ligne de matrice
0 0 0 1
0 0 1 2
0 1 0 3
0 1 1 4
1 0 0 5
1 0 1 6
1 1 0 7
I 1 I 8
L'opération 305 consiste à lire, dans la mémoire morte 105, la ligne de la matrice H12. dont l'indice a été sélectionné au cours de l'opération 303 et à écrire les éléments de cette ligne dans le registre last_code_word de la mémoire vive 104. A la suite de l'opération 305, l'opération 311, identique à I'opération 301 est effectuée, puis le test 312 identique au test 302 puis
l'opération 313, identique à l'opération 303.
Ensuite, I'opération 306 consiste à lire, dans la mémoire morte , la ligne de la matrice H12. dont l'indice a été sélectionné au cours de l'opération 313 et à écrire les éléments de cette ligne sur le port de sortie 107, simultanément aux éléments de la ligne de la matrice H12., sélectionnée au cours de l'opération 303, qui est conservée dans le registre last_code_word de
la mémoire vive 104.
Ainsi, pour trois données binaires lues sur le port d'entrée 103, un mot de code formé des 12 éléments d'une ligne de la matrice H12. est déterminé par le dispositif de codage décrit et représenté, et pour six données binaires lues sur le port d'entrée 103, les éléments de même rang (dits "homologues") de deux mots de codes sont successivement transmis au port
de sortie 107.
Par exemple, si les données binaires lues ont été successivement:
1 1 0 1 0 0,
1 1 0 étant le premier triplet de données binaires lu, les indices de lignes de matrices sélectionnés au cours des opérations 303 successives sont "7 " et" 5 ", soient les lignes
-5 -7 -3 -7 -1 5 3 -1 -5 1 -7 3
et-3 7 -1 -5 3 -1 1 -5 7 -3 -7 -5,
et les paires successivement transmises au port de sortie 107, au cours de l'opération 306, sont les paires
-5 -3
-7 7
-3 -1
-7 -5
-1 3
5 -1
3 1
-1 -5
-5 7
1 -3
-7 -7
3 -5
Au cours de l'opération 307, le modulateur 109 effectue la modulation d'amplitudes en quadrature, chaque amplitude étant représentative
de l'un des éléments des paires successivement fournies au port de sortie 107.
Par exemple, la composante en phase est proportionnelle au premier élément de ces paires et la composante en quadrature de phase est proportionnelle au
deuxième élément de ces paires.
L'émetteur 110 effectue l'émission à distance de signaux modulés par le modulateur 109 au cours de l'opération 307. Ensuite, l'opération 300 est
réitérée.
On observe ici qu'une matrice de huit lignes et huit colonnes aurait aussi pu être utilisée, puisque seulement huit indices de ligne différents sont nécessaires pour identifier trois données binaires. Cependant, un facteur d'étalement de spectre supérieur ou égal à 10 est souvent imposé par des réglementations régissant les transmissions. Dans ce cas, un nombre de colonnes supérieur ou égal à 10 est nécessaire et il est pratique d'utiliser une
matrice carrée de dimension 12 x 12, telle que la matrice H12, présentée ci-
dessus. D'une manière générale, pour un nombre n quelconque de lignes de la matrice H, n étant ou non une puissance de 2, pour coder des séquences d'informations binaires de manière efficace, on définit t comme étant un entier positif satisfaisant 2t < n, et préférentiellement le plus grand des entiers qui satisfont cette équation, on choisit de représenter chaque t-uple binaire par une ligne différente de H. Dans l'exemple décrit et représenté ci-dessus, avec H donné par (6), n est égal à 12, t peut être choisi à la valeur 3, et chaque triplet binaire est alors associé à une ligne différente de H, et encodé sous la forme de cette ligne. Ces valeurs correspondent à la transmission de 3 informations binaires
toutes les T secondes.
Selon une troisième variante, non représentée, le perfectionnement suivant est possible: t étant le plus grand entier qui vérifie 2t < (12)2, soit 7, on peut représenter chacun de 27 = 128 7- uples binaires par l'intermédiaire d'une paire
différente de lignes de H puisqu'il y a 144 telles paires différentes.
Par exemple, la table de correspondance qui associe a 7 données binaires, I'une des 128 paires de lignes de H12. dont les deux éléments ne sont pas identiques, ni l'une des paires (1,2), (3,4), (5,6) ou (7,8) permet la mise en oeuvre de ce perfectionnement, sachant que sur le port de sortie 107, les éléments successifs des deux lignes dont les indices ont été ainsi sélectionnés
sont simultanément transmis.
Ceci conduit à la transmission de 7 informations binaires toutes les 2T secondes, soit 3.5 informations binaires toutes les T secondes et non 3,
comme dans le cas décrit en regard des figures 1 et 2.
De même, 25 informations binaires pourront être transmises sous forme de 7-uple de lignes de H12., puisque:
225 = 33.554.432 < 127= 35.831.808.
Selon ces perfectionnements, chacune des composantes en quadrature de phase n'est plus seulement représentative d'une ligne d'une matrice formellement orthogonale, comme dans le cas illustré en figure 2, mais au contraire, les composantes en quadrature de phase sont conjointement
représentatives de plusieurs lignes d'une matrice formellement orthogonale.
On va maintenant exposer le décodage effectué conformément à l'invention, particulièrement adapté ici à un canal proche d'un canal théorique à bruit additif, blanc Gaussien, plus connu sous les initiales AWGN des mots
anglais "Additive White Gaussian Noise".
Le dispositif de décodage représenté en figure 3, sous référence générale 20, est illustré sous forme de schéma synoptique. Il comporte, reliés entre eux par un bus d'adresses et de données 202 - une unité centrale de traitement 206; - une mémoire vive RAM 204; - une mémoire morte ROM 205; un port d'entrée 203 servant à recevoir des informations que le dispositif de décodage doit traiter, mémoriser ou transmettre; - un port de sortie 207 permettant, au dispositif de décodage, de transmettre des octets décodés; et, indépendamment du bus 202: - une antenne réceptrice 209 qui reçoit un signal représentatif du signal émis par l'antenne émettrice 110 d'un dispositif de codage (figure 1); - un démodulateur 210, relié au port d'entrée 203, effectuant une démodulation, sous forme de paires de symboles de A(8), de symboles reçus préalablement modulés par modulation d'amplitudes en quadrature à 64 états; - un écran de visualisation 208 relié au port de sortie 207; - un clavier 201 relié au port d'entrée 203; et - une sortie 212 de données décodées, reliée au port de sortie 207. Chacun des éléments illustrés en figure 3 est bien connu de l'homme du métier des systèmes de décodage d'informations et, plus généralement, des systèmes de traitement de l'information. Ces éléments ne
sont donc pas décrits ici.
La mémoire vive 204 conserve des données, des variables et des résultats intermédiaires de traitement, dans des registres de mémoire portant,
dans la suite de la description, les mêmes noms que les données dont ils
conservent les valeurs. La mémoire vive 204 comporte notamment: - un registre " binarydata" dans lequel sont conservées les données binaires transmises, - un registre "i" dans lequel est conservé un indice de ligne courant, - un registre "imax "dans lequel est conservé un indice de ligne correspondant à une valeur maximale, comme exposé en regard de l'opération 405, en figure 4A, ci-dessous, - un registre "val max" dans lequel est conservée la valeur maximale correspondant à l'indice "imax", comme exposé en regard de l'opération 405, et - un registre "codewords "dans lequel sont conservés les mots de code reçus. La mémoire morte 205 est adaptée à conserver: - le programme de fonctionnement de l'unité centrale de traitement 206, dans un registre " program2 ", - la matrice H12., dans le registre" matrix ", - une valeur seuil dans un registre "seuil", et - la table de correspondance mettant en relation les indices de ligne avec des données binaires transmises, dans le registre" table2":
table2
indice de ligne de matrice données binaires
1 0 0 0
2 0 0 1
3 0 1 0
4 0 1 1
1 0 0
6 1 0 1
7 1 1 0
8 1 1 1
L'unité centrale de traitement 206 est adaptée à mettre en oeuvre I'organigramme décrit en figures 4A et 4B. En figure 4A, on observe qu'au cours de l'opération 400, les registres i, code_words, binarydata et imax sont initialisés à la valeur" 0 ", tandis que le registre val_max est initialisé à la valeur - infini, c'est-à-dire la valeur négative de valeur absolue la plus élevée qui peut
être considérée par le programme en cours d'exécution.
L'opération 401 consiste à lire sur le port d'entrée 203, les composantes en phase et en quadrature de phase transmises par le démodulateur 210 et à les stocker dans le registre "code_words" de la mémoire vive 204, en formant des mots de code comportant 12 éléments dont
les valeurs sont dans l'alphabet A(8) {-7, -5, -3, -1, 1, 3, 5, 7}.
* Plus avantageusement, selon une variante de l'opération 401, les éléments reçus ne sont pas tous des nombres de l'alphabet A(8) mais, peuvent, au contraire, prendre des valeurs réelles quelconques. Pour la mise en oeuvre de cette variante, le démodulateur 210 fournit des valeurs réelles
représentatives des signaux reçus.
L'opération 402 consiste à incrémenter la valeur i d'une unité,
dans le registre i.
L'opération 403 consiste à lire la i-ième ligne de la matrice H12.
conservée dans le registre matrix de la mémoire morte 205, et à effectuer la somme des produits des éléments homologues de cette ligne et du premier mot de code conservé dans le registre code_words de la mémoire vive 204. Cette
somme est, en fait, le produit scalaire défini supra.
Le test 404 consiste à déterminer si la valeur du produit scalaire calculée au cours de l'opération 403 est supérieure à la valeur conservée dans le registre valmax de la mémoire vive 204, ou non. Lorsque le résutat du test
404 est négatif, le test 406 est effectué.
Lorsque le résultat du test 404 est positif, l'opération 405 consiste à remplacer la valeur conservée dans le registre imax par la valeur i, et la valeur conservée dans le registre val_max par la valeur du produit scalaire calculée au cours de l'opération 403. Ensuite, le test 406 consiste à déterminer si la valeur i est supérieure ou égale à 8, ou non. Lorsque le résultat du test 406 est négatif, l'opération 402 est réitérée. Lorsque le résultat du test 406 est positif, l'opération 407 consiste à comparer la valeur val_max et la valeur seuil et si val_max < seuil, à considérer qu'une erreur de transmission a eu lieu. A
titre d'exemple la valeur conservée dans le registre seuil est égale à "0".
Lorsqu'une erreur de transmission est ainsi détectée, on peut utiliser cette
information d'erreur de toutes façons adaptées, connues de l'homme du métier.
Ensuite, I'opération 408 consiste à stocker dans le registre binarydata les données binaires transmises qui correspondent, par la table de correspondance conservée en mémoire morte 205 table2, à l'indice de ligne imax. Le test 409 consiste à déterminer si le registre code_words est vide, ou non. Lorsque le résultat du test 409 est négatif, I'opération 410 consiste à transférer les données binaires conservées dans le registre binarydata sur le port de sortie 207. Puis l'opération 400 est réitérée. Lorsque le résultat du test 409 est positif, I'opération 411 consiste à retirer le premier mot de code du registre code_words, à initialiser les valeurs de i et de imax à 0 " et à initialiser le registre val max à la valeur - infini, c'est-à-dire à la valeur négative de valeur absolue la plus élevée qui peut être considérée par le
programme en cours d'exécution. Ensuite, I'opération 402 est réitérée.
En conformité avec la troisième variante du dispositif de codage exposée plus haut, le dispositif de décodage met en oeuvre une table de correspondance inverse de la table de correspondance utilisée dans le dispositif de codage. Dans cette variante, la somme des produits scalaires des paires prises parmi les 128 paires, par les deux séquences reçues simultanément, remplace le produit scalaire mis en oeuvre dans l'opération
403.
Selon une quatrième variante, non représentée, le dispositif de codage utilise une matrice 2n x n: H12.
H24. = -H12. (7)
à la place de la matrice H12..
Dans ce cas, on peut utiliser deux méthodes de décodage: - soit l'unité centrale 206 utilise la méthode décrite ci-dessus, en utilisant toutes les lignes de la matrice H24.; - soit, I'unité centrale 206 du dispositif de décodage met en oeuvre un programme de fonctionnement légèrement différent de celui qui a été décrit ci-dessus: v = (v1,..., vn) étant le n-uple reçu, I'unité centrale 206 calcule la séquence d*=v. H12T, et détermine î* comme l'indice du composant de d* qui a la plus grande valeur absolue: lorsque d,. est supérieur à zéro, alors la i-ième ligne de H24* est considérée comme ayant été transmise et lorsque di. est inférieur à zéro, c'est la (n+ )-ième ligne de H24* qui est
considérée comme transmise.
Selon cette quatrième variante, en choisissant l'une des lignes de H24. pour représenter un 4-uple d'informations binaires, on choisit en fait soit une ligne de H, soit une ligne de -H. Dans le cas décrit ici, un octet est donc représenté par deux mots de codes qui modulent les deux composantes en quadrature de phase d'un signal modulé en modulation d'amplitudes en quadrature. On peut démontrer que le nombre fini s de variables dans une matrice formellement orthogonale est restreint comme indiqué dans la table suivante, qui donne la valeur maximale de s en fonction de a, a étant la plus grande puissance de 2 divisant n: a 0 1 2 3 4 5 6 7 s < 1 2 4 8 9 10 12 16 (8)
par exemple:
- si n est égal à 14, a est égal à 1 et s est inférieur ou égal à 2, et
- si n est égal à 24, a est égal à 3 et s est inférieur ou égal à 8.
Le lecteur pourra se référer à l'article mentionné plus haut pour
avoir la démonstration complète de cette loi.
Bien entendu, les troisièmes et quatrièmes variantes peuvent avantageusement être combinées pour permettre de représenter 9 informations binaires par modulation d'amplitudes en quadrature à 64 états, chaque composante étant successivement représentative des éléments homologues de deux lignes de la matrice H/24', le nombre de paires de lignes différentes
étant de 24 x 24 = 576> 512 = 29.
Selon une variante non représentée, les matrices orthogonales qui concernent chacune des composantes modulées en quadrature de phase sont différentes.
Claims (45)
1. Dispositif de codage de symboles d'information fournissant des mots de code dont les symboles sont susceptibles de moduler en amplitude, de façon proportionnelle à leur valeur, une grandeur physique sur un canal de transmission, ladite grandeur physique étant susceptible de prendre un nombre finis > 3 de valeurs différentes non nulles, caractérisé en ce qu'il comporte: - une entrée (103) de symboles d'information dits " à transmettre" - des moyens de traitement (104, 105, 106) adaptés à associer à des symboles d'information à transmettre, au moins une ligne d'une matrice orthogonale, les éléments successifs de cette ligne spécifiant les symboles successifs d'un mot de code associé auxdits symboles d'information à transmettre, ladite matrice orthogonale possédant des éléments prenant leur valeur dans un ensemble fini de n valeurs non nulles différentes, n étant > 3 et <s,et
- une sortie (107) de symboles de mot de code.
2. Dispositif de codage selon la revendication 1, caractérisé en ce que les moyens de traitement (104, 105, 106) sont adaptés à ce que ladite matrice corresponde à une matrice formellement orthogonale, des valeurs
numériques particulières étant attribuées à ses indéterminées.
3. Dispositif de codage selon l'une quelconque des revendications
1 ou 2, caractérisé en ce que les moyens de traitement (104, 105, 106) sont adaptés à ce que, pour toutes les lignes de ladite matrice, la somme des carrés
des éléments d'une ligne est constante.
4. Dispositif de codage selon l'une quelconque des revendications
1 à 3, caractérisé en ce que les moyens de traitement (104, 105, 106) sont adaptés à ce que ladite matrice orthogonale possède des éléments prenant
leur valeur dans un ensemble de huit valeurs non nulles différentes.
5. Dispositif de codage selon la revendication 4, caractérisé en ce que les moyens de traitement (104, 105, 106) sont adaptés à ce que ladite matrice orthogonale possède uniquement des éléments appartenant à I'alphabet {-7, -5, -3, -1, 1, 3, 5, 7}.
6. Dispositif de codage selon l'une quelconque des revendications
1 à 5, caractérisé en ce que les moyens de traitement (104, 105, 106) sont adaptés à ce que ladite matrice: - possède deux fois plus de lignes que de colonnes,et - soit constituée de deux sous- matrices carrées orthogonales,
dont l'une est l'opposée de l'autre.
7. Dispositif de codage selon l'une quelconque des revendications
1 à 6, caractérisé en ce que les informations à transmettre sont m-aires et en ce que les moyens de traitement (104, 105, 106) sont adaptés à associer à un nombre t d'informations m-aires à transmettre une ligne d'une matrice
orthogonale qui comporte au moins mt lignes.
8. Dispositif de codage selon l'une quelconque des revendications
1 à 7, caractérisé en ce que les informations à transmettre sont m-aires et en ce que les moyens de traitement (104, 105, 106) sont adaptés à associer à un nombre t* d'informations m-aires à transmettre deux lignes d'une matrice orthogonale qui comporte un nombre de lignes supérieur ou égal à la racine
carrée de mt'.
9. Dispositif de codage selon l'une quelconque des revendications
1 à 8, caractérisé en ce qu'il comporte un modulateur (109) adapté à effectuer une modulation d'amplitudes en quadrature dont les composantes en
quadrature de phase sont représentatives des symboles de mot de code.
10. Dispositif de codage selon la revendication 9, caractérisé en ce que le modulateur (109) est adapté à ce que chacune des composantes en
quadrature de phase soit représentative des symboles d'un mot de code.
11. Dispositif de codage selon la revendication 9, caractérisé en ce que le modulateur (109) est adapté à ce que les composantes en quadrature de phase soient conjointement représentatives d'une paire de
lignes d'une matrice orthogonale.
12. Système de codage, caractérisé en ce qu'il comporte un
dispositif de codage selon l'une quelconque des revendications 1 à 11, et un
moyen d'émission (109, 110) d'un signal modulant ladite grandeur physique représentative de symboles des mots de code générés par ledit dispositif de codage.
13. Ordinateur (10, 101, 108), caractérisé en ce qu'il comporte un
dispositif de codage selon l'une quelconque des revendications 1 à 11.
14. Dispositif de capture d'une grandeur physique comportant un capteur adapté à fournir des symboles d'information à transmettre, caractérisé en ce qu'il comporte un dispositif de codage selon l'une quelconque des
revendications 1 à 11.
15. Dispositif de décodage de symboles d'information transmis sous forme de mots de code modulant une grandeur physique sur un canal de transmission caractérisé en ce qu'il comporte: - une entrée (203) de symboles de mots reçus, - des moyens de traitement (204, 205, 206) adaptés à associer à des symboles de mots reçus une ligne d'une matrice orthogonale, I'indice de cette ligne définissant les symboles d'information successifs transmis associés auxdits symboles de mot reçu, ladite matrice orthogonale possédant des éléments prenant au moins leur valeur dans un ensemble fini de n valeurs non nulles différentes, n étant > 3 et < s, et
- une sortie (207) des symboles d'information transmis.
16. Dispositif de décodage selon la revendication 15, caractérisé en ce que les moyens de traitement (204, 205, 206) sont adaptés à ce que ladite matrice corresponde à une matrice formellement orthogonale, des
valeurs numériques particulières étant attribuées a ses indéterminées.
17. Dispositif de décodage selon l'une quelconque des
revendications 15 ou 16, caractérisé en ce que, pour toutes les lignes de ladite
matrice, la somme des carrés des éléments d'une ligne est constante.
18. Dispositif de décodage selon l'une quelconque des
revendications 15 à 17, caractérisé en ce que les moyens de traitement (204,
205, 206) sont adaptés à ce que ladite matrice orthogonale possède des
éléments prenant leur valeur dans un ensemble de huit valeurs non nulles.
19. Dispositif de décodage selon la revendication 18, caractérisé en ce que les moyens de traitement (204, 205, 206) sont adaptés à ce que ladite matrice orthogonale possède uniquement des éléments appartenant à
l'alphabet {-7, -5, -3, -1, 1, 3, 5, 7}.
20. Dispositif de décodage selon l'une quelconque des
revendications 15 à 19, caractérisé en ce que les moyens de traitement (204,
205, 206) sont adaptés: - à effectuer, pour chaque ligne de ladite matrice, la somme des produits des symboles homologues du mot reçu, d'une part, et des éléments de ladite ligne, d'autre part, et - à associer audit mot reçu, I'indice de la ligne pour laquelle la
valeur de ladite somme est maximale.
21. Dispositif de décodage selon l'une quelconque des
revendications 15 à 19, caractérisé en ce que les moyens de traitement (204,
205, 206) sont adaptés: - à effectuer, pour chaque ligne de ladite matrice, la somme des produits des symboles homologues du mot reçu, d'une part, et des éléments de ladite ligne, d'autre part, et - à associer audit mot reçu I'indice de la ligne pour laquelle la valeur absolue de ladite somme est maximale, lorsque cette somme est positive, et l'indice de la ligne pour laquelle la valeur absolue de ladite somme est maximale additionné à une valeur
prédéterminée, lorsque cette somme est négative.
22. Dispositif de décodage selon l'une quelconque des
revendications 15 à 21, caractérisé en ce que les moyens de traitement (204,
205, 206) sont adaptés: - à mettre en oeuvre une matrice orthogonale qui comporte au moins mt lignes et - à associer à un mot reçu un nombre t de symboles d'information
transmis m-aires.
23. Dispositif de décodage selon l'une quelconque des
revendications 15 à 21, caractérisé en ce que les moyens de traitement (204,
205, 206) sont adaptés: - à mettre en oeuvre une matrice orthogonale qui comporte un nombre de lignes supérieur ou égal à racine de mt lignes et
- à associer à deux mots reçus 2.t symboles m-aires.
24. Dispositif de décodage selon l'une quelconque des
revendications 15 à 23, caractérisé en ce qu'il comporte un démodulateur (210)
adapté à effectuer une démodulation d'amplitudes en quadrature dont les composantes en quadrature de phase sont représentatives des symboles d'un
mot reçu.
25. Procédé de codage de symboles d'information fournissant des mots de code dont les symboles sont susceptibles de moduler en amplitude, de façon proportionnelle à leur valeur, une grandeur physique sur un canal de transmission, ladite grandeur physique étant susceptible de prendre un nombre finis > 3 de valeurs différentes non nulles, caractérisé en ce qu'il comporte: - une étape d'entrée (301) de symboles d'information dits "à transmettre" - une étape de traitement (303, 305), au cours de laquelle on associe à des symboles d'information à transmettre, au moins une ligne d'une matrice orthogonale, les éléments successifs de cette ligne spécifiant les symboles successifs d'un mot de code associé auxdits symboles d'information à transmettre, ladite matrice orthogonale possédant des éléments prenant leur valeur dans un ensemble fini de n valeurs non nulles différentes, n étant > 3 et < s, et
- une étape de sortie (306) de symboles de mot de code.
26. Procédé de codage selon la revendication 25, caractérisé en ce que au cours de ladite étape de traitement (303, 305), on met en oeuvre une matrice qui correspond à une matrice formellement orthogonale, des valeurs
numériques particulières étant attribuées à ses indéterminées.
27. Procédé de codage selon l'une quelconque des
revendications 25 ou 26, caractérisé en ce que, au cours de l'étape de
traitement (303, 305), on met en oeuvre une matrice telle que pour toutes ses
lignes, la somme des carrés des éléments d'une ligne est constante.
28. Procédé de codage selon l'une quelconque des
revendications 25 à 27, caractérisé en ce que, au cours de l'étape de traitement
(303, 305), on met en oeuvre une matrice orthogonale qui possède des éléments prenant leur valeur dans un ensemble de huit valeurs non nulles différentes.
29. Procédé de codage selon la revendication 28, caractérisé en ce que, au cours de l'étape de traitement (303, 305), on met en oeuvre une matrice orthogonale possédant uniquement des éléments appartenant à
I'alphabet {-7, -5, -3, -1, 1, 3, 5, 7}.
30. Procédé de codage selon l'une quelconque des
revendications 25 à 29, caractérisé en ce que, au cours de l'étape de traitement
(303, 305), on met en oeuvre une matrice qui: - possède deux fois plus de lignes que de colonnes, et - est constituée de deux sous-matrices carrées orthogonales, dont
l'une est l'opposée de l'autre.
31. Procédé de codage selon l'une quelconque des
revendications 25 à 30, caractérisé en ce que les informations à transmettre
sont m-aires et en ce que, au cours de l'étape de traitement (303, 305), on associe à un nombre t d'informations m-aires à transmettre une ligne d'une
matrice orthogonale qui comporte au moins mt lignes.
32. Procédé de codage selon l'une quelconque des
revendications 25 à 31, caractérisé en ce que les informations à transmettre
sont m-aires et en ce que, au cours de l'étape de traitement (303, 305), on associe à un nombre t* d'informations m-aires à transmettre deux lignes d'une matrice orthogonale qui comporte un nombre de lignes supérieur ou égal à la
racine carrée de mt.
33. Procédé de codage selon l'une quelconque des
revendications 25 à 32, caractérisé en ce qu'il comporte une étape de
modulation (307) au cours de laquelle on effectue une modulation d'amplitudes en quadrature dont les composantes en quadrature de phase sont représentatives des symboles de mot de code.
34. Procédé de codage selon la revendication 33, caractérisé en ce que, au cours de l'étape de modulation (307), chacune des composantes en
quadrature de phase est représentative des symboles d'un mot de code.
35. Procédé de codage selon la revendication 33, caractérisé en ce que, au cours de l'étape de modulation (307), les composantes en quadrature de phase sont conjointement représentatives d'une paire de lignes
d'une matrice orthogonale.
36. Procédé de décodage de symboles d'information transmis sous forme de mots de code modulant une grandeur physique sur un canal de transmission, caractérisé en ce qu'il comporte: - une étape d'entrée (401) de symboles de mots reçus, - une étape de traitement (402 à 408), au cours de laquelle on associe à des symboles de mots reçus une ligne d'une matrice orthogonale, l'indice de cette ligne définissant les symboles d'information successifs transmis associés auxdits symboles de mot reçu, ladite matrice orthogonale possédant des éléments prenant au moins leur valeur dans un ensemble fini de n valeurs non nulles différentes, n étant > 3 et < s, et
- une étape de sortie (410) des symboles d'information transmis.
37. Procédé de décodage selon la revendication 36, caractérisé en ce que, au cours de l'étape de traitement (402 à 408), on met en oeuvre une matrice qui correspond à une matrice formellement orthogonale, des valeurs
numériques particulières étant attribuées à ses indéterminées.
38. Procédé de décodage selon l'une quelconque des
revendications 36 ou 37, caractérisé en ce que, au cours de l'étape de
traitement (402 à 408), on met en oeuvre une matrice dont, pour toutes les lignes, la somme des carrés des éléments d'une ligne est constante.
39. Procédé de décodage selon l'une quelconque des
revendications 36 à 38, caractérisé en ce que, au cours de l'étape de traitement
(402 à 408), on met en oeuvre une matrice orthogonale qui possède des
éléments prenant leur valeur dans un ensemble de huit valeurs non nulles.
40. Procédé de décodage selon la revendication 39, caractérisé en ce que, au cours de l'étape de traitement (402 à 408), on met en oeuvre une matrice orthogonale qui possède uniquement des éléments appartenant à
l'alphabet {-7,-5, -3, -1, 1, 3, 5, 7}.
41. Procédé de décodage selon l'une quelconque des
revendications 36 à 40, caractérisé en ce que, au cours de l'étape de
traitement (402 à 408): - on effectue, pour chaque ligne de ladite matrice, la somme des produits des symboles homologues du mot reçu, d'une part, et des éléments de ladite ligne, d'autre part (403), et - on associe (404, 408) audit mot reçu, I'indice de la ligne pour
laquelle la valeur de ladite somme est maximale.
42. Procédé de décodage selon l'une quelconque des
revendications 36 à 40, caractérisé en ce que, au cours de l'étape de
traitement (402 à 408): - on effectue, pour chaque ligne de ladite matrice, la somme des produits des symboles homologues du mot reçu, d'une part, et des éléments de ladite ligne, d'autre part, et - on associe audit mot reçu: l I'indice de la ligne pour laquelle la valeur absolue de ladite somme est maximale, lorsque cette somme est positive, et I'indice de la ligne pour laquelle la valeur absolue de ladite somme est maximale additionné à une valeur
prédéterminée, lorsque cette somme est négative.
43. Procédé de décodage selon l'une quelconque des
revendications 36 à 42, caractérisé en ce que, au cours de l'étape de
traitement (402 à 408): - on met en oeuvre une matrice orthogonale qui comporte au moins mt lignes et - on associe à un mot reçu un nombre t de symboles d'information
transmis m-aires.
44. Procédé de décodage selon l'une quelconque des
revendications 36 à 42, caractérisé en ce que, au cours de l'étape de
traitement (402 à 408): - on met en oeuvre une matrice orthogonale qui comporte un nombre de lignes supérieur ou égal à racine de mt lignes et
- on associe à deux mots reçus 2.t symboles m-aires.
45. Procédé de décodage selon l'une quelconque des
revendications 36 à 44, caractérisé en ce qu'il comporte une étape de
démodulation au cours de laquelle on effectue une démodulation d'amplitudes en quadrature dont les composantes en quadrature de phase sont
représentatives des symboles d'un mot reçu.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9713828A FR2770703A1 (fr) | 1997-11-04 | 1997-11-04 | Dispositif et procede de codage de symboles, dispositif et procede de decodage de symboles |
| EP98402669A EP0915582A1 (fr) | 1997-11-04 | 1998-10-27 | Méthode et dispositif à codage de symboles et méthode et dispositif à décodage de symboles |
| JP10313436A JPH11251967A (ja) | 1997-11-04 | 1998-11-04 | シンボルコーディング装置および方法ならびにシンボルデコーディング装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9713828A FR2770703A1 (fr) | 1997-11-04 | 1997-11-04 | Dispositif et procede de codage de symboles, dispositif et procede de decodage de symboles |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2770703A1 true FR2770703A1 (fr) | 1999-05-07 |
Family
ID=9512998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9713828A Withdrawn FR2770703A1 (fr) | 1997-11-04 | 1997-11-04 | Dispositif et procede de codage de symboles, dispositif et procede de decodage de symboles |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0915582A1 (fr) |
| JP (1) | JPH11251967A (fr) |
| FR (1) | FR2770703A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10201429A1 (de) * | 2002-01-16 | 2003-07-31 | Rohde & Schwarz | Verfahren zur Ermittlung eines Skalarprodukts |
| US8367548B2 (en) | 2007-03-16 | 2013-02-05 | Asm America, Inc. | Stable silicide films and methods for making the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204874A (en) * | 1991-08-28 | 1993-04-20 | Motorola, Inc. | Method and apparatus for using orthogonal coding in a communication system |
-
1997
- 1997-11-04 FR FR9713828A patent/FR2770703A1/fr not_active Withdrawn
-
1998
- 1998-10-27 EP EP98402669A patent/EP0915582A1/fr not_active Withdrawn
- 1998-11-04 JP JP10313436A patent/JPH11251967A/ja not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204874A (en) * | 1991-08-28 | 1993-04-20 | Motorola, Inc. | Method and apparatus for using orthogonal coding in a communication system |
Non-Patent Citations (3)
| Title |
|---|
| DAS J: "A technique for improving the efficiency of M-ary signaling", IEEE TRANSACTIONS ON COMMUNICATIONS, FEB. 1984, USA, vol. COM-32, no. 2, ISSN 0090-6778, pages 199 - 201, XP002072640 * |
| HARMUTH H F ET AL: "SEQUENCY MULTIPLEXING OF DIGITAL SIGNALS", APPL OF WALSH FUNCT, SYMP, 4TH, PROC;WASHINGTON, DC, USA APR 16-18 1973, 1973, 1973, pages 202 - 209, XP002072609 * |
| HIDEICHI SASAOKA ET AL: "TIME SPREAD MODULATION SYSTEM FOR DIGITAL LAND MOBILE RADIO COMMUNICATION", ELECTRONICS & COMMUNICATIONS IN JAPAN, PART I - COMMUNICATIONS, vol. 76, no. 5, 1 May 1993 (1993-05-01), pages 54 - 65, XP000425182 * |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0915582A1 (fr) | 1999-05-12 |
| JPH11251967A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0481549B1 (fr) | Système et procédé de codage/décodage de signaux numériques transmis en modulation codée | |
| EP2005608B1 (fr) | Procédé de codage spatio-temporel pour système de communication bi-antenne de type uwb impulsionnel | |
| FR2647990A1 (fr) | Procede et dispositif de codage en treillis pour des taux d'emission fractionnaires | |
| FR2675971A1 (fr) | Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants. | |
| FR2805688A1 (fr) | Procede d'equilibrage de canaux de transport au sein d'un canal composite, dispositif et station de base correspondants | |
| EP1869823B1 (fr) | Procédé de communication entre un lecteur et un marqueur d'identification sans fil, lecteur et marqueur associés | |
| WO2016124841A1 (fr) | Procédé et dispositif de modulation de phase d'une onde porteuse et application à la détection de signaux numériques multi-niveaux codés en phase | |
| FR2816777A1 (fr) | Procede et dispositif pour la transmission de donnees hierarchisees | |
| WO1984004438A1 (fr) | Installation de chiffrement et dechiffrement d'un signal numerique | |
| WO2005034386A1 (fr) | Procede d'emission multi-antennes d'un signal par codes espace-temps en bloc, procede de reception et signal correspondant | |
| EP0273815B1 (fr) | Procédé et dispositif de modulation et de démodulation à plusieurs états, à niveau de protection ajustable | |
| EP0629059B1 (fr) | Système de transmission numérique à étalement de spectre obtenu par codage pseudo-aléatoire basse fréquence de l'information utile et procédé d'étalement et de compression de spectre utilisé un tel système | |
| FR2770703A1 (fr) | Dispositif et procede de codage de symboles, dispositif et procede de decodage de symboles | |
| EP0935858A1 (fr) | Procede de decorrelation de donnees | |
| EP1050987B1 (fr) | Procédé d'accès multiple de type CDMA à capacité améliorée | |
| EP2514113B1 (fr) | Procede de transmission d'un signal source, procede de reception d'un signal emis, emetteur, recepteur, signal et programmes d'ordinateur correspondants | |
| FR2778047A1 (fr) | Procede et dispositif d'emission d'information, procede et dispositif de reception d'information | |
| FR2777144A1 (fr) | Dispositif et procede de transmission d'information et dispositif et procede de reception d'information | |
| EP1135855A1 (fr) | Filtre numerique a architecture parallele et recepteur de signaux a etalement de spectre utilisant un tel filtre | |
| EP0942542B1 (fr) | Procédé de démodulation de signaux représentatifs de séquences émises dans un système de communications | |
| FR2811169A1 (fr) | Procede et dispositif de decodage et systemes les mettant en oeuvre | |
| EP1397896A1 (fr) | Procede de codage | |
| EP1536590B1 (fr) | Procédé de réception d'un signal de télécommunication | |
| EP0645894B1 (fr) | Système de transmission utilisant des modulations codées en blocs ou en treillis, récepteur et décodeur pour un tel système | |
| FR2885467A1 (fr) | Dispositif de reception numerique base sur un comparateur en entree |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |