FR2751131A1 - METHOD OF MANUFACTURING A DISPLAY DEVICE WITH A LIQUID CRYSTAL ACTIVE MATRIX AND STRUCTURE OF THE DISPLAY DEVICE ACCORDING TO THIS PROCESS - Google Patents
METHOD OF MANUFACTURING A DISPLAY DEVICE WITH A LIQUID CRYSTAL ACTIVE MATRIX AND STRUCTURE OF THE DISPLAY DEVICE ACCORDING TO THIS PROCESS Download PDFInfo
- Publication number
- FR2751131A1 FR2751131A1 FR9708020A FR9708020A FR2751131A1 FR 2751131 A1 FR2751131 A1 FR 2751131A1 FR 9708020 A FR9708020 A FR 9708020A FR 9708020 A FR9708020 A FR 9708020A FR 2751131 A1 FR2751131 A1 FR 2751131A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor layer
- layer
- protective layer
- pixel electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 21
- 239000011159 matrix material Substances 0.000 title description 23
- 239000010410 layer Substances 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 239000011368 organic material Substances 0.000 claims abstract description 19
- 238000009832 plasma treatment Methods 0.000 claims abstract description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910018557 Si O Inorganic materials 0.000 claims description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 5
- 238000004381 surface treatment Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 29
- 239000012044 organic layer Substances 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 abstract 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 abstract 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 229910001882 dioxygen Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910001873 dinitrogen Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000002335 surface treatment layer Substances 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910003828 SiH3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 235000021178 picnic Nutrition 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- OLRJXMHANKMLTD-UHFFFAOYSA-N silyl Chemical compound [SiH3] OLRJXMHANKMLTD-UHFFFAOYSA-N 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
La présente invention concerne la structure d'un dispositif d'affichage à cristal liquide et un procédé de fabrication d'une telle structure, dans lequel on utilise un transistor en couche mince comme élément de commutation; elle concerne particulièrement un procédé de fabrication d'un premier substrat d'un dispositif d'affichage à cristal liquide, utilisant un matériau organique tel que du BCB (benzocyclobutène) et du PFCB (perfluorocyclobutane) comme couche isolante et couche de protection. L'introduction d'une couche organique dans le transistor en couche mince conduit à des problèmes dans les caractéristiques du dispositif d'affichage à cristal liquide. L'invention propose donc un traitement au plasma, avec un gaz contenant du O2 , N2 , N ou F, appliqué à la couche semi-conductrice et à la couche d'isolation de grille organique, qui empêche le détachement des couches, et les pièges de charge à l'interface, comprenant la couche semi-conductrice, de sorte que le taux d'ouverture du dispositif d'affichage peut être amélioré, sans pour autant influencer la caractéristique de transmission du transistor en couche mince.The present invention relates to the structure of a liquid crystal display device and a method of manufacturing such a structure, in which a thin film transistor is used as a switching element; it particularly relates to a method of manufacturing a first substrate of a liquid crystal display device, using an organic material such as BCB (benzocyclobutene) and PFCB (perfluorocyclobutane) as an insulating layer and a protective layer. The introduction of an organic layer in the thin film transistor leads to problems in the characteristics of the liquid crystal display device. The invention therefore provides a plasma treatment, with a gas containing O2, N2, N or F, applied to the semiconductor layer and to the organic gate insulation layer, which prevents the detachment of the layers, and the layers. charge traps at the interface, comprising the semiconductor layer, so that the open rate of the display device can be improved, without influencing the transmission characteristic of the thin film transistor.
Description
PROCEDE DE FABRICATION D'UN DISPOSITIF D'AFFICHAGE AMETHOD FOR MANUFACTURING DISPLAY DEVICE A
MATRICE ACTIVE A CRISTAL LIQUIDE ET STRUCTURE DU LIQUID CRYSTAL ACTIVE MATRIX AND STRUCTURE OF THE
DISPOSITIF D'AFFICHAGE FABRIQUE SELON CE PROCEDE DISPLAY DEVICE MADE ACCORDING TO THIS METHOD
La présente invention concerne un dispositif d'affichage à matrice active à cristal liquide (AMLCD) présentant un transistor en couche mince (TFT) en tant The present invention relates to a liquid crystal active matrix display (AMLCD) device having a thin film transistor (TFT) as a
qu'élément de commutation, et concerne plus particulièrement le procédé de fabrica- switching element, and more particularly the manufacturing process.
tion du transistor en couche mince et la structure du transistor en couche mince of the thin-film transistor and the structure of the thin-film transistor
fabriqué selon ce procédé.manufactured according to this method.
Dans un dispositif d'affichage à cristal liquide à matrice active classique, tel que celui représenté sur la figure 1, la structure du dispositif comprend deux substrats (un premier et un second substrat) qui forment des pixels arrangés selon une matrice. Sur le premier substrat 3, chaque électrode de pixel est disposée aux intersections de lignes de bus de grille 17 et de lignes de bus de données 15. Les lignes de bus de grille 17 sont formées dans la direction horizontale et comprennent des électrodes de grille (non représentées), en saillie par rapport aux lignes. Par ailleurs, des lignes de bus de données (15) sont formées dans la direction verticale et comprennent des électrodes de données (non représentées) en saillie par rapport à ces lignes. Aux intersections entre les lignes de bus de grille et les lignes de bus de données sont disposés des transistors en couche mince 8, et assurent un contact In a conventional active matrix liquid crystal display device, such as that shown in FIG. 1, the structure of the device comprises two substrates (a first and a second substrate) that form arrayed pixels. On the first substrate 3, each pixel electrode is disposed at intersections of gate bus lines 17 and data bus lines 15. Gate bus lines 17 are formed in the horizontal direction and include gate electrodes ( not shown), protruding from the lines. On the other hand, data bus lines (15) are formed in the vertical direction and include data electrodes (not shown) projecting from these lines. At the intersections between the grid bus lines and the data bus lines are thin-film transistors 8, and provide contact
électrique avec des électrodes de pixel 4. electric with pixel electrodes 4.
Sur le second substrat 2, des couches de filtres de couleur 38 et une électrode On the second substrate 2, layers of color filters 38 and an electrode
commune 37 sont formées.common 37 are formed.
Les premier et second substrats sont disposés l'un face à l'autre, alignés, et sont assemblés. Le volume formé entre les substrats est rempli avec un matériau en cristal The first and second substrates are arranged opposite one another, aligned, and are assembled. The volume formed between the substrates is filled with a crystal material
liquide 40 pour compléter le panneau d'affichage à matrice active à cristal liquide. liquid 40 to complete the liquid crystal active matrix display panel.
Un film de polarisation 1 est formée sur la face externe des substrats, avant l'assemblage, et les références 11 et 11' sur la figure 1 représentent des substrats en A polarization film 1 is formed on the outer face of the substrates, before assembly, and the references 11 and 11 'in FIG.
verre transparent.transparent glass.
La structure et le procédé de fabrication du premier substrat 3, qui est concerné The structure and the manufacturing process of the first substrate 3, which is concerned
par la présente invention, sont décrits en détail en référence aux figures 2 et 3. by the present invention are described in detail with reference to FIGS. 2 and 3.
La figure 2 est une vue de dessus montrant la structure d'un dispositif d'affichage à cristal liquide à matrice active classique, et la figure 3 est une vue en FIG. 2 is a top view showing the structure of a conventional active matrix liquid crystal display device, and FIG.
coupe transversale le long de la ligne 3-3 de la figure 2. cross section along the line 3-3 of Figure 2.
Selon un procédé classique de fabrication d'un dispositif d'affichage à cristal liquide à matrice active, la structure du dispositif d'affichage est la suivante. On forme sur un substrat de verre transparent 11 des lignes de bus de grille 17 dans la direction horizontale, et des électrodes de grille 17a, en saillie par rapport à ces I I.1,0t11 141,k 7 1)(( - 25 juin 19)97- 1115 lignes. On peut anodiser l'électrode de grille pour améliorer les performances d'isolation et pour empêcher la formation de monticules sur la surface. Sur le substrat 11, y compris sur l'électrode de grille 17a, on forme une couche d'isolation de grille 23, en utilisant un matériau inorganique, tel que SiNx ou SiO2. On forme sur la portion de la couche d'isolation de grille 23 au dessus de l'électrode de grille 17a, une couche semi-conductrice 22, en utilisant du silicium amorphe (a-Si). Sur la couche semi-conductrice de silicium amorphe, on forme des couches de contact ohmique distinctes 25, en utilisant du silicium amorphe dopé n+. On forme sur toute la surface, y compris sur la couche de contact ohmique 25, une ligne de bus de données 15, dans la direction verticale, une électrode de source 15a reliée à la ligne de bus de données 15 et une électrode de drain 15b à une certaine distance par rapport à l'électrode de source 15a. En même temps, les électrodes de source 15a et In a conventional method of manufacturing an active matrix liquid crystal display device, the structure of the display device is as follows. Transparent glass substrate 11 is formed with grid bus lines 17 in the horizontal direction, and gate electrodes 17a projecting from these I.1.1, 141, k 7 1) ((- 25 June 19) 97-1115 lines Grid electrode can be anodized to improve insulation performance and to prevent formation of mounds on the surface On substrate 11, including gate electrode 17a, forms a gate insulating layer 23, using an inorganic material, such as SiNx or SiO2, forming on the portion of the gate insulating layer 23 above the gate electrode 17a, a semiconductor layer 22, using amorphous silicon (a-Si). On the amorphous silicon semiconductor layer, distinct ohmic contact layers 25 are formed using n + doped amorphous silicon. included on the ohmic contact layer 25, a data bus line 15, in the direction v and a source electrode 15a connected to the data bus line 15 and a drain electrode 15b at a distance from the source electrode 15a. At the same time, the source electrodes 15a and
de drain 15b sont en contact électrique avec la couche de contact ohmrnique corres- 15b are in electrical contact with the ohmic contact layer corresponding thereto.
pondante. On forme ensuite une couche de protection 26, en utilisant un matériau inorganique tel que SiNx pour couvrir le substrat, y compris les électrodes de source et de drain l5a et 15b. Une électrode de pixel 4 est formée en utilisant un matériau conducteur transparent, tel que l'oxyde d'étain-indium (ITO), au dessus de la couche de protection, qui assure un contact électrique avec l'électrode de drain 15b à l'entrée ponding. A protective layer 26 is then formed using an inorganic material such as SiNx to cover the substrate, including the source and drain electrodes 15a and 15b. A pixel electrode 4 is formed using a transparent conductive material, such as tin-indium oxide (ITO), above the protective layer, which provides electrical contact with the drain electrode 15b to the 'Entrance
d'un trou de contact 31 formé dans la couche de protection 26. a contact hole 31 formed in the protective layer 26.
Toutefois, du fait que le premier substrat du dispositif d'affichage à cristal liquide à matrice active conduit à des transistors en couche mince et des lignes de bus présentant des surfaces avec des épaulements ou des marches comme représenté sur la figure 4, l'électrode de pixel 4 est formée à une certaine distance de la ligne de However, since the first substrate of the active matrix liquid crystal display device leads to thin film transistors and bus lines having surfaces with shoulders or steps as shown in FIG. pixel 4 is formed at a distance from the line of
bus de grille 17, de la ligne de bus de données 15 et du transistor en couche mince. gate bus 17, the data bus line 15 and the thin-film transistor.
Ceci résulte du fait qu'un matériau inorganique tel que SiNX ou SiO2 est utilisé pour This results from the fact that an inorganic material such as SiNX or SiO2 is used to
la couche d'isolation de grille 23 ou pour la couche de protection 26. the gate insulation layer 23 or for the protective layer 26.
En outre, les lignes et transistors en couche mince présentant des épaulements provoquent des problèmes dans la fabrication des dispositifs d'affichage à matrice active à cristal liquide. En particulier, lorsque l'on forme un film d'ancrage sur une surface présentant des épaulements, l'ancrage initial du cristal liquide devient uniforme, ce qui réduit la qualité du dispositif d'affichage du fait de défauts de In addition, the thin-film lines and transistors having shoulders cause problems in the manufacture of liquid crystal active matrix display devices. In particular, when forming an anchor film on a surface having shoulders, the initial anchoring of the liquid crystal becomes uniform, which reduces the quality of the display device due to defects in
frottement sur les zones avec des épaulements du film d'ancrage. friction on areas with shoulders of the anchor film.
Afin de surmonter ces problèmes, on utilise un matériau organique présentant des bonnes caractéristiques améliorant la planarité pour la couche d'isolation de grille 23 ou la couche de protection 26. On limite alors la réduction de la performance du dispositif d'affichage à cristal liquide en éliminant les défauts de R \14600\14637 DO( -25 jin 1'97 -2/15 frottement et on peut obtenir une amélioration du taux d'ouverture du fait que les In order to overcome these problems, an organic material having good planarity enhancing characteristics is used for the gate insulating layer 23 or the protective layer 26. The reduction of the performance of the liquid crystal display device is then limited. eliminating the defects of R15600 \ 14637 DO (-25 jin 1'97 -2/15 friction and one can obtain an improvement of the rate of opening because the
électrodes de pixel 4 peuvent recouvrir les lignes de bus. 4 pixel electrodes can cover the bus lines.
L'introduction d'un matériau organique dans une structure de transistor en couche mince entraîne toutefois d'autres problèmes. La caractéristique de l'état passant d'un transistor en couche mince devient instable, avec un décalage de la courbe dans la direction négative (figure 5) du fait des charges piégés à la surface de The introduction of an organic material into a thin-film transistor structure, however, causes other problems. The characteristic of the on state of a thin-film transistor becomes unstable, with a shift of the curve in the negative direction (FIG. 5) due to charges trapped on the surface of the transistor.
la couche semi-conductrice 22 en contact avec la couche organique. the semiconductor layer 22 in contact with the organic layer.
Afin d'éviter de tels problèmes, la surface de la couche semi- conductrice est traitée au plasma en utilisant de l'oxygène ou de l'azote gazeux, de sorte à former sur la surface des structures à liaison Si-O ou Si-N stables. De cette façon, les problèmes d'interface entre la couche semi-conductrice et la couche de protection organique, In order to avoid such problems, the surface of the semiconductor layer is plasma treated using oxygen or nitrogen gas, so as to form on the surface Si-O or Si-bonded structures. N stable. In this way, the interface problems between the semiconductor layer and the organic protective layer,
comme les charges piégées et les détachements peuvent être éliminés. De façon simi- as trapped charges and detachments can be eliminated. In a similar way
laire, la surface d'une couche d'isolation de grille qui est en contact avec la couche semi-conductrice et réalisée en matériau organique peut être aussi traitée au plasma the surface of a gate insulating layer which is in contact with the semiconductor layer and made of organic material can also be plasma treated.
afin d'éviter les problèmes d'interface. to avoid interface problems.
Un objet de la présente invention est donc de fournir un dispositif d'affichage à cristal liquide à matrice active avec un transistor en couche mince stable, en utilisant An object of the present invention is therefore to provide an active matrix liquid crystal display device with a stable thin film transistor, using
une couche de protection et/ou une couche d'isolation organique. a protective layer and / or an organic insulation layer.
Un autre objet de la présente invention est de fabriquer le premier substrat d'un Another object of the present invention is to manufacture the first substrate of a
dispositif d'affichage à cristal liquide à matrice active, comprenant une étape de trai- active-matrix liquid crystal display device comprising a processing step
tement au plasma de la couche semi-conductrice 22, en utilisant de l'oxygène ou de l'azote gazeux avant le dépôt de la couche de protection organique 26, qui présente to the plasma of the semiconductor layer 22, using oxygen or nitrogen gas before the deposition of the organic protective layer 26, which exhibits
une constante diélectrique inférieure à 3.0. a dielectric constant less than 3.0.
Encore un autre objet de la présente invention est de fabriquer le premier Yet another object of the present invention is to manufacture the first
substrat d'un dispositif d'affichage à cristal liquide en utilisant une étape de traite- substrate of a liquid crystal display device using a step of processing
ment au plasma de la couche d'isolation de grille organique 23 formée en BCB, en plus de l'étape de traitement au plasma de la couche semiconductrice, en utilisant de of the organic grid insulation layer 23 formed in BCB, in addition to the plasma treatment step of the semiconductor layer, using
l'azote ou du fluor comme gaz de plasma. nitrogen or fluorine as the plasma gas.
L'invention concerne un procédé de fabrication d'un dispositif d'affichage à cristal liquide présentant un transistor en couche mince comprenant une électrode de grille 1 1 7a en saillie par rapport à une ligne de grille 117. une couche de protection 123 recouvrant l'électrode de grille, une couche semi-conductrice 122, une couche de contact ohmique 125, une électrode de drain 115b et une électrode de source 115a en saillie par rapport à une ligne de bus de données 115, et une seconde couche de protection 126 recouvrant la couche semi- conductrice, le procédé comprenant les étapes de: - traitement en surface de la couche semi-conductrice 122; et - formation de la seconde couche de protection 126 sur la surface traitée de la The invention relates to a method for manufacturing a liquid crystal display device having a thin-film transistor comprising a gate electrode 1 1 7a projecting from a gate line 117. a protective layer 123 covering a gate electrode, a semiconductor layer 122, an ohmic contact layer 125, a drain electrode 115b and a source electrode 115a protruding from a data bus line 115, and a second protective layer 126 covering the semiconductor layer, the method comprising the steps of: - surface treatment of the semiconductor layer 122; and - forming the second protective layer 126 on the treated surface of the
couche 1 36b de la couche semi-conductrice 122, en utilisant un matériau orga- layer 1 36b of the semiconductor layer 122, using an organic material
nique.Picnic.
Il est clair que la description générale qui précède et que la description détail- It is clear that the above general description and the detailed description of
lée qui suit ne sont données qu'à titre d'exemple et ne sont destinées qu'à fournir tune following are given as examples only and are intended only to provide
explication de l'invention telle qu'elle est revendiquée. explanation of the invention as claimed.
Les dessins joints, qui sont inclus pour assurer une meilleure compréhension The attached drawings, which are included to ensure a better understanding
de l'invention et constituent une partie de la description, illustrent les modes de réali- of the invention and form part of the description, illustrate the modes of
sation de l'invention et, en liaison avec la description, permettent d'expliquer les of the invention and, in connection with the description, make it possible to explain the
principes de l'invention.principles of the invention.
Dans ces dessins: - la figure 1 est une vue en perspective montrant la structure d'un dispositif d'affichage à cristal liquide à matrice active classique; - la figure 2 est une vue de dessus montrant la structure d'un dispositif d'affichage à cristal liquide à matrice active classique; In these drawings: FIG. 1 is a perspective view showing the structure of a conventional active matrix liquid crystal display device; FIG. 2 is a view from above showing the structure of a conventional active matrix liquid crystal display device;
- la figure 3 est une vue en coupe transversale montrant la structure d'un dispo- FIG. 3 is a cross-sectional view showing the structure of a device
sitif d'affichage à cristal liquide à matrice active, en référence à la ligne III-III de la figure 2; active matrix liquid crystal display system, with reference to line III-III of FIG. 2;
- la figure 4 est une vue en perspective montrant une surface avec des épaule- FIG. 4 is a perspective view showing a surface with shoulder
ments, une intersection entre une ligne de bus de grille et une ligne de bus de données; - la figure 5 montre les courbes de l'état passant d'un transistor en couche mince utilisant une couche de protection organique; la figure 6 est une vue en coupe transversale d'un appareil de traitement au plasma; - la figure 7 est un diagramme montrant la structure chimique d'une couche semi-conductrice présentant des liaisons insaturées à sa surface; - la figure 8 est un diagramme montrant la structure chimique d'une couche semi-conductrice, après un traitement de la surface au plasma, en utilisant de l'oxygène ou de l'azote gazeux; - la figure 9 montre les courbes de l'état passant d'un transistor en couche mince utilisant une couche de protection organique, après un traitement au plasma selon la présente invention; - la figure 10 est une vue de dessus montrant la structure d'un dispositif d'affichage à cristal liquide à matrice active selon la présente invention; - les figures 11 et 12 sont des vues en coupe transversale montrant les étapes de fabrication d'un premier substrat d'un dispositif d'affichage à cristal liquide à R \1460{}\14r7 DOC -25 jiuin 197 -4/15 matrice active selon la présente invention, le long des lignes V-V de la figure ; - les figures 13 à 15 sont des vues en coupe transversale montrant un premier ments, an intersection between a grid bus line and a data bus line; FIG. 5 shows the curves of the on state of a thin-film transistor using an organic protective layer; Fig. 6 is a cross-sectional view of a plasma treatment apparatus; FIG. 7 is a diagram showing the chemical structure of a semiconductor layer having unsaturated bonds on its surface; FIG. 8 is a diagram showing the chemical structure of a semiconductor layer, after a treatment of the plasma surface, using oxygen or nitrogen gas; FIG. 9 shows the curves of the on state of a thin-film transistor using an organic protective layer, after a plasma treatment according to the present invention; Fig. 10 is a top view showing the structure of an active matrix liquid crystal display device according to the present invention; FIGS. 11 and 12 are cross-sectional views showing the steps of manufacturing a first substrate of a liquid crystal display device with a matrix of 14/1960. active according to the present invention, along lines VV of the figure; FIGS. 13 to 15 are cross-sectional views showing a first
substrat d'un dispositif d'affichage à cristal liquide à matrice active, avec diffé- substrate of an active matrix liquid crystal display device, with different
rentes structures de transistor en couche mince selon la présente invention, le long de la ligne V-V de la figure 10; - la figure 16 est une vue en coupe transversale montrant un autre premier substrat d'un dispositif d'affichage à cristal liquide à matrice active selon la thin-film transistor structures according to the present invention, along line V-V of FIG. 10; FIG. 16 is a cross-sectional view showing another first substrate of an active matrix liquid crystal display device according to FIG.
présente invention, le long de la ligne 5-5 de la figure 10. present invention along the line 5-5 of FIG.
Il est maintenant fait référence aux détails et modes de réalisation préférés de la présente invention, dont les exemples sont illustrés dans les dessins joints. Le matériau organique pour la couche de protection ou la couche d'isolation de grille Reference is now made to the details and preferred embodiments of the present invention, the examples of which are illustrated in the accompanying drawings. The organic material for the protective layer or the gate insulation layer
peut être choisi parmi le BCB et le PFCB. can be selected from BCB and PFCB.
Toutefois, les exemples sont donnés dans le cadre de la fabrication du premier substrat d'un dispositif d'affichage à cristal liquide à matrice active utilisant du BCB However, the examples are given in connection with the manufacture of the first substrate of an active matrix liquid crystal display device using BCB
présentant une constante diélectrique relative inférieure à 3,0 et une structure de liai- having a relative dielectric constant of less than 3.0 and a bonding structure
sons Si-O.Si-O sounds.
L'importance du traitement au plasma de la couche semi-conductrice, avant le dépôt de la couche organique, selon la présente invention, est décrite en expliquant la The importance of the plasma treatment of the semiconductor layer, prior to the deposition of the organic layer, according to the present invention, is described by explaining the
formation de la couche semi-conductrice. formation of the semiconductor layer.
Comme représenté sur la figure 6, lorsqu'un gaz de silane (SiH4) est introduit et déchargé dans un appareil à plasma 150, il se forme un plasma comprenant des radicaux SiH3+, SiH22+ et H+. La réaction du gaz de plasma provoque le dépôt d'un silicium amorphe a-Si:H 122 sur le substrat 100. La couche semi-conductrice de a-Si:H présente la structure chimique représentée sur la figure 7, qui comprend un As shown in FIG. 6, when a silane gas (SiH4) is introduced and discharged into a plasma apparatus 150, a plasma comprising SiH3 +, SiH22 + and H + is formed. The reaction of the plasma gas causes the deposition of an amorphous silicon a-Si: H 122 on the substrate 100. The semiconductor layer of a-Si: H has the chemical structure shown in FIG. 7, which comprises a
défaut de liaison formé de liaisons insaturées à la surface. bonding defect formed of unsaturated bonds on the surface.
Lorsque la couche semi-conductrice 122 comprenant un tel défaut de liaison est revêtue d'une couche de protection organique, par tournette, la surface instable de la couche semi-conductrice provoque une capacité de liaison faible avec la couche organique, et un détachement de la couche organique. En outre, les liaisons insaturées de la surface de la couche semi-conductrice provoquent des pièges de charge pour les électrons, ce qui décale les courbes caractéristiques de l'état passant du transistor en couche mince dans la direction des tensions négatives, comme représenté sur la figure 5. Ceci conduit à un TFT instable qui, de façon non désirable, pilote le circuit à une tension qui est inférieure à la tension rendant le When the semiconductor layer 122 comprising such a bonding defect is coated with an organic protective layer, by spinning, the unstable surface of the semiconductor layer causes a weak bonding capacity with the organic layer, and a detachment of the organic layer. In addition, unsaturated bonds on the surface of the semiconductor layer cause charge traps for the electrons, which shifts the characteristic curves of the thin film transistor's on state in the direction of the negative voltages, as shown in FIG. This leads to an unstable TFT which undesirably drives the circuit to a voltage which is lower than the voltage making the
transistor passant.transistor passing.
Ainsi, on traite au plasma la surface 136 de la couche semi-conductrice, avec Thus, the surface 136 of the semiconductor layer is treated with plasma, with
de l'oxygène ou de l'azote gazeux, afin d'empêcher les défauts des liaisons et le déta- oxygen or nitrogen gas, in order to prevent defects in the connections and
rI 41,()(- 2S i1997- 515 chement de la couche semi-conductrice de la couche organique disposée par dessus celle-ci. Le traitement de surface de la couche semi-conductrice par de l'oxygène ou de l'azote gazeux conduit à une structure de liaison stable, telle que Si-N ou Si-O, comme représenté sur la figure 8. En conséquence, lorsque l'on dépose une couche organique sur la surface 136 de la couche semi-conductrice 122 présentant des liaisons Si-O ou Si-N, on obtient une liaison stable entre la couche semi-conductrice et la couche organique, qui élimine le problème de détachement à l'interface et 41, () 2 - iS997- 515 of the semiconductor layer of the organic layer disposed thereon Surface treatment of the semiconductor layer with oxygen or nitrogen gas leads to a stable bonding structure, such as Si-N or Si-O, as shown in Figure 8. Accordingly, when an organic layer is deposited on the surface 136 of the semiconductor layer 122 having bonds If -O or Si-N, a stable bond is obtained between the semiconductor layer and the organic layer, which eliminates the problem of detachment at the interface and
assure des caractéristiques passantes du transistor stables. ensures steady transistor passing characteristics.
Les résultats expérimentaux de la caractéristique passante du transistor après avoir déposé une couche de protection organique telle que du BCB sur la couche semi-conductrice, montre que la courbe caractéristique après traitement au plasma (C2) avec du gaz d'oxygène ou d'hydrogène montre une caractéristique de transmission des transistors en couche mince améliorée, sans décalage (d) par rapport à la courbe caractéristique sans traitement au plasma (C1) comme cela est The experimental results of the passing characteristic of the transistor after depositing an organic protective layer such as BCB on the semiconductor layer, shows that the characteristic curve after treatment with plasma (C2) with oxygen gas or hydrogen shows a transmission characteristic of the improved thin-film transistors, without offset (d) with respect to the characteristic curve without plasma treatment (C1) as is
représenté sur la figure 2.shown in Figure 2.
EXEMPLE 1EXAMPLE 1
Le procédé de fabrication du premier substrat d'un dispositif d'affichage à cristal liquide à matrice active est expliqué en référence à la figure 10, et montre une vue en plan du premier substrat d'un dispositif d'affichage à cristal liquide à matrice active selon la présente invention, pris en référence avec la figure 11 qui montre une The method of manufacturing the first substrate of an active matrix liquid crystal display device is explained with reference to Fig. 10, and shows a plan view of the first substrate of a matrix liquid crystal display device. in accordance with the present invention, taken in conjunction with FIG. 11 which shows a
vue en coupe transversale le long de la ligne V-V de la figure 10. cross-sectional view along the line V-V of Figure 10.
Une couche métallique, pouvant être AI, Al-Ta, Al-Mo, Ta ou Ti, susceptible d'être anodisée, ou Cr, est déposée sur un substrat de verre transparent 111 et structurée de sorte à former une ligne de bus de grille 117 et une électrode de grille 117a dérivée de celle ci, comme le représente la figure 1ia. Lorsque la couche métallique est susceptible d'être anodisée, une couche anodisée 135 est formée sur la ligne de bus de grille, et sur l'électrode de grille 117a, afin d'améliorer les propriétés isolantes et d'empêcher la formation de monticules, comme représenté sur la figure lib. Ensuite, tout l'ensemble de la surface est revêtu d'un matériau inorganique tel A metal layer, which can be Al, Al-Ta, Al-Mo, Ta or Ti, capable of being anodized, or Cr, is deposited on a transparent glass substrate 111 and structured so as to form a grid bus line. 117 and a gate electrode 117a derived therefrom, as shown in FIG. When the metal layer is likely to be anodized, an anodized layer 135 is formed on the gate bus line, and on the gate electrode 117a, to improve the insulating properties and to prevent mound formation, as shown in Figure lib. Then the whole surface is coated with an inorganic material such as
que SiNx ou SiO2, pour former un film d'isolation de grille, puis on dépose succes- than SiNx or SiO2, to form a grid insulating film, and then successively
sivement du silicium amorphe et du silicium amorphe dopé n+ sur la couche isolante amorphous silicon and n + doped amorphous silicon on the insulating layer.
123, comme représenté sur la figure 1 1 c. 123, as shown in Figure 1 1 c.
Les couches de silicium amorphe et de silicium amorphe dopé n+ sont structu- The layers of amorphous silicon and n + doped amorphous silicon are structurally
rées en même temps pour former une couche semi-conductrice 122 et une couche de contact ohmique 125, comme le montre la figure 1 lb. Ensuite, un métal tel qu'un alliage d'aluminium est déposé sur la couche de contact ohmique, et est structuré pour former des lignes de bus de données 115 et l'électrode de source 115a en saillie R \14600\(14637 DO(C - 2 uin 1'997 -6115 par rapport à la ligne de données, et les électrodes de drain 120b servant elles-mêmes de sortie. La portion découverte de la couche de contact ohniique est éliminée en utilisant les électrodes de drain 115b et de source 115a en tant que masque, comme at the same time to form a semiconductor layer 122 and an ohmic contact layer 125, as shown in FIG. 1b. Next, a metal such as an aluminum alloy is deposited on the ohmic contact layer, and is structured to form data bus lines 115 and the protruding source electrode 115a R 14600 (14637 DO ( The output portion of the electrical contact layer is eliminated by using the drain electrodes 115b and 120b, and the drain electrodes 120b themselves serve as an output. source 115a as a mask, as
le montre la figure 1 le.shown in Figure 1 the.
Ensuite, la portion découverte de la couche semi-conductrice est traitée au plasma en utilisant de l'oxygène ou de l'azote gazeux, de sorte à former une couche de traitement de surface 136. La couche de protection en un matériau organique tel que BCB et du PFCB est formée sur l'ensemble du substrat 111, comme le montre la figure 11 f. Le trou de contact 131 est formé de sorte à découvrir l'électrode de drain 11 5b et à travers la couche de protection 126, le tout étant formé au dessus de l'électrode de drain 122, comme le montre la figure 1 1 g. Ensuite, de l'oxyde d'étain et d'indium est déposé sur le substrat, y compris sur la couche de protection, et est structuré de sorte à former une électrode de pixel 104, qui est en contact électrique avec l'électrode de drain 115b et recouvre la ligne de bus de données 115, comme le Then, the uncovered portion of the semiconductor layer is plasma treated using oxygen or nitrogen gas, so as to form a surface treatment layer 136. The protective layer of an organic material such as BCB and PFCB is formed on the entire substrate 111, as shown in Figure 11 f. The contact hole 131 is formed so as to expose the drain electrode 11 5b and through the protective layer 126, all of which is formed above the drain electrode 122, as shown in FIG. Then, tin and indium oxide is deposited on the substrate, including the protective layer, and is structured to form a pixel electrode 104, which is in electrical contact with the electrode. 115b and covers the data bus line 115, as the
montre la figure 1 lh.shows Figure 1 lh.
Ce mode de réalisation a été expliqué en utilisant une structure IOP (acronyme de l'anglais: ITO on Passivation, c'est-à-dire oxyde d'étain et d'indium sur la couche de passivation) dans laquelle l'électrode de pixel est formée sur la couche de protection. Toutefois, cette invention peut être appliquée à d'autres structures de transistors en couche mince, indépendamment de la séquence des étapes de formation de pixel. Par exemple, l'électrode de pixel peut être formée avant ou après la formation des couches semi-conductrices et de contact ohmique, comme le This embodiment has been explained using an IOP (ITO on Passivation) structure, ie tin and indium oxide on the passivation layer. pixel is formed on the protective layer. However, this invention can be applied to other thin-film transistor structures, regardless of the sequence of the pixel-forming steps. For example, the pixel electrode may be formed before or after formation of the semiconductor and ohmic contact layers, such as the
montrent les figures 12a et 12b.show Figures 12a and 12b.
Le mode de réalisation de la figure 12a est similaire à celui de la figure 1 la; toutefois, l'électrode de pixel 4 est formée sur la couche d'isolation 123, avant la The embodiment of Figure 12a is similar to that of Figure 1a; however, the pixel electrode 4 is formed on the insulating layer 123, before the
ligne de bus de donnmlées 115, l'électrode de source 115a et l'électrode de drain 115b. data bus line 115, the source electrode 115a and the drain electrode 115b.
Le mode de réalisation de la figure 12b est similaire à celui de la figure 1 lh, toutefois, l'électrode de pixel 104 est formée sur la couche d'isolation 123, après la The embodiment of Fig. 12b is similar to that of Fig. 1h, however, the pixel electrode 104 is formed on the insulating layer 123, after the
ligne de bus de données, l'électrode de source 115a, et l'électrode de drain 115b. data bus line, the source electrode 115a, and the drain electrode 115b.
En outre, comme représenté sur les figures 13 à 15, cette invention peut être appliquée aux structures de transistor en couche mince à empilement, coplanaires, et auto-alignées, et pas seulement sur la structure à empilement inverse de transistor Further, as shown in FIGS. 13 to 15, this invention can be applied to stacked, coplanar, and self-aligned thin-film transistor structures, and not only to the transistor reverse stack structure
telle qu'elle est représentée sur la figure 11. as shown in Figure 11.
Ces différentes structures sont connues de l'homme de l'art et clairement These different structures are known to those skilled in the art and clearly
compréhensibles en référence aux figures 13 à 15, qui font partie de la présente des- comprehensible with reference to Figures 13 to 15, which form part of this
cription.scription.
Dans chacune de ces figures, la référence 136a indique une couche de traite- In each of these figures, reference 136a indicates a treatment layer.
ment de surface selon la présente invention. surface treatment according to the present invention.
Ainsi, selon la présente invention, l'électrode de pixel 104 peut être formée de sorte à recouvrir une partie du transistor en couche mince, comme la grille 117 et la ligne de bus de données 115, comme représenté sur la figure 10, ce qui permet d'améliorer le taux d'ouverture. En outre, l'électrode de pixel 104 recouvrant la ligne de bus de grille 117 peut jouer un rôle comme électrode de condensateur de stockage. Thus, according to the present invention, the pixel electrode 104 may be formed so as to cover a portion of the thin film transistor, such as the gate 117 and the data bus line 115, as shown in FIG. improves the opening rate. In addition, the pixel electrode 104 overlaying the gate bus line 117 may play a role as a storage capacitor electrode.
EXEMPLE 2EXAMPLE 2
Un autre exemple de procédé de fabrication d'un premier substrat d'un disposi- Another example of a method of manufacturing a first substrate of a device
tif d'affichage à cristal liquide à matrice active est expliqué en référence à la figure Active-matrix liquid crystal display is explained with reference to FIG.
16, qui montre une vue en coupe transversale le long de la ligne V-V de la figure 10. 16, which shows a cross-sectional view along the line V-V of FIG.
Une couche métallique, comprenant Al, AI-Ta, AI-Mo, Ta ou Ti (qui peuvent être anodisée) ou Cr, est déposée sur un substrat de verre transparent 111 et est structurée de sorte à former une ligne de bus de grille et une électrode de grille 117a, dérivée de celle-ci, comme le montre la figure 16a. Lorsque la couche métallique est susceptible d'être anodisée, on forme une couche anodisée 135 sur la ligne de bus de grille et sur l'électrode de grille 117 afin d'améliorer les propriétés isolantes et A metal layer, comprising Al, Al-Ta, Al-Mo, Ta or Ti (which may be anodized) or Cr, is deposited on a transparent glass substrate 111 and is structured to form a grid bus line and a gate electrode 117a derived therefrom as shown in FIG. 16a. When the metal layer is likely to be anodized, an anodized layer 135 is formed on the gate bus line and the gate electrode 117 to improve the insulating properties and
d'empêcher la formation de monticules, comme le montre la figure 16b. to prevent the formation of mounds, as shown in Figure 16b.
Ensuite, on dépose sur l'ensemble de la surface un matériau organique tel que du BCB ou du PFCB, pour former une couche d'isolation de grille, et on traite cette couche au plasma en utilisant un gaz contenant N2, du N ou du F, de sorte à former Subsequently, an organic material such as BCB or PFCB is deposited over the entire surface to form a gate insulating layer, and this layer is treated with plasma using a gas containing N 2, N or F, so to form
une couche de traitement de surface 136a, comme le montre la figure 16c. a surface treatment layer 136a, as shown in FIG. 16c.
On dépose ensuite successivement du silicium amorphe et du silicium amorphe dopé n+, sur la couche d'isolation organique 123, et on les structure en même temps pour former une couche semi-conductrice 122 et une couche de contact ohmique 125, comme le montre la figure 16d. Ensuite, on dépose un métal tel qu'un alliage d'aluminium sur la couche de contact ohmique et on la structure pour former une ligne de bus de données 115, une électrode de source 115 Sa en saillie par rapport à la Subsequently, amorphous silicon and n + doped amorphous silicon are deposited successively on the organic insulation layer 123, and they are simultaneously structured to form a semiconductor layer 122 and an ohmic contact layer 125, as shown in FIG. Figure 16d. Then, a metal such as an aluminum alloy is deposited on the ohmic contact layer and structured to form a data bus line 115, a source electrode 115 Sa projecting from the
ligne de bus de données, et une électrode de drain 115b servant de terminal de sortie. data bus line, and a drain electrode 115b serving as an output terminal.
La partie découverte de la couche de contact ohmique est enlevée en utilisant les électrodes de source 115a et de drain 115b comme masque, comme le montre la The exposed portion of the ohmic contact layer is removed using the source 115a and drain 115b electrodes as a mask, as shown in FIG.
figure 16e.figure 16e.
Ensuite, la portion découverte de la couche semi-conductrice est traitée au plasma en utilisant un gaz contenant du N2, du N ou du F, de sorte à former une couche de traitement de surface 136b. Ensuite, une couche de protection réalisée en un matériau organique tel le BCB ou le PFCB est formée sur l'ensemble du substrat Then, the uncovered portion of the semiconductor layer is plasma treated using a gas containing N2, N or F, so as to form a surface treatment layer 136b. Then, a protective layer made of an organic material such as BCB or PFCB is formed on the entire substrate
111, comme le montre la figure 16F.111, as shown in Figure 16F.
Un trou de contact 131 est réalisé de sorte à découvrir l'électrode de drain b, à travers la couche de protection 126, au dessus de l'électrode de drain 115b, R \14600\14637 DOC -25 juin 1997 - 8/15 comme le montre la figure 16g. Ensuite, on dépose de l'oxyde d'étain et d'indium sur le substrat, y compris sur la couche de protection, et on le structure pour former une électrode de pixel 104, qui est en contact électrique avec l'électrode de drain 115b, et A contact hole 131 is made so as to discover the drain electrode b, through the protective layer 126, above the drain electrode 115b. as shown in Figure 16g. Then, tin oxide and indium are deposited on the substrate, including the protective layer, and are structured to form a pixel electrode 104, which is in electrical contact with the drain electrode 115b, and
recouvre la ligne de bus de données 115, comme le montre la figure 16h. covers the data bus line 115, as shown in Figure 16h.
Le traitement au plasma de la couche isolante de grille organique 123, et de la couche semi-conductrice 122, en utilisant un gaz contenant du N2, N ou F, modifie les structures de liaison en surface des couches. organiques, de sorte à stabiliser la caractéristique de transmission du transistor en couche mince, sans réaliser de piège à charge à l'interface entre la couche semi-conductrice 122 et la couche organique, et de sorte à empêcher le détachement ou les défauts de structuration dans les couches inorganiques, et, par exemple, dans les couches de métal, d'ITO ou de silicium The plasma treatment of the organic grid insulating layer 123, and the semiconductor layer 122, using a gas containing N2, N or F, modifies the surface bonding structures of the layers. organic, so as to stabilize the transmission characteristic of the thin-film transistor, without carrying out a charge trap at the interface between the semiconductor layer 122 and the organic layer, and so as to prevent the detachment or structural defects in the inorganic layers, and, for example, in the layers of metal, ITO or silicon
amorphe déposées sur la couche organique. amorphous deposits on the organic layer.
Ce mode de réalisation est aussi expliqué en utilisant une structure de transistor IOP (oxyde d'étain et d'indium sur couche de passivation, acronyme de l'anglais ITO This embodiment is also explained by using an IOP transistor structure (tin oxide and indium on passivation layer, acronym for ITO
On Passivation) dans laquelle l'électrode de pixel est formée sur la couche de protec- On Passivation) in which the pixel electrode is formed on the protective layer
tion, comme dans l'exemple 1. Toutefois, l'invention peut être appliquée à d'autres structures de transistor en couche mince, indépendamment de la séquence des étapes de formation de pixel. Par exemple, l'électrode de pixel peut être formée avant ou après avoir formé les électrodes de source et de drain, comme le montrent les figures However, the invention can be applied to other thin-film transistor structures regardless of the sequence of the pixel-forming steps. For example, the pixel electrode may be formed before or after forming the source and drain electrodes, as shown in the figures
17aetl 17b.17aetl 17b.
Le mode de réalisation de la figure 17a est similaire à celui de la figure 16h. The embodiment of Figure 17a is similar to that of Figure 16h.
Toutefois, l'électrode de pixel est formée sur la couche de traitement de surface 136a, avant les lignes de bus de données 115, l'électrode de source 1 1 5a et l'électrode However, the pixel electrode is formed on the surface treatment layer 136a, before the data bus lines 115, the source electrode 1 1 5a and the electrode
de drain 115b.115b drain.
Le mode de réalisation de la figure 17b est similaire à celui de la figure 16h. The embodiment of Figure 17b is similar to that of Figure 16h.
Toutefois, l'électrode de pixel 104 est formée sur la couche de traitement de surface 136a, après la ligne de bus de donnée, l'électrode de source 115a et l'électrode de However, the pixel electrode 104 is formed on the surface treatment layer 136a, after the data bus line, the source electrode 115a and the
drain 115b.drain 115b.
Ainsi, tout en utilisant un matériau organique tel que le BCB ou le PFCB pour la couche isolante de grille 123 et la couche de protection 126, le traitement au plasma de la couche d'isolation organique 123 et de la couche semi-conductrice 122 permet d'améliorer le taux d'ouverture du dispositif d'affichage à cristal liquide à Thus, while using an organic material such as BCB or PFCB for the gate insulating layer 123 and the protective layer 126, the plasma treatment of the organic insulation layer 123 and the semiconductor layer 122 allows to improve the opening rate of the liquid crystal display device to
matrice active, avec un transistor en couche mince stabilisé. active matrix, with a stabilized thin film transistor.
De façon similaire, on peut utiliser comme couche isolante de grille ou comme couche de passivation, du polyimide fluoré, du téflon, du cytop, du fluoropolyaryléther, ou du paraxylène fluoré, qui présentent chacun une constante Similarly, fluorinated polyimide, teflon, cytop, fluoropolyarylether, or fluorinated paraxylene, each having a constant, can be used as the gate insulating layer or as the passivation layer.
diélectrique relative inférieure à 3, comme représenté sur le tableau 1. relative dielectric less than 3, as shown in Table 1.
-1)1( - 2q imi 1997 - 9/15-1) 1 (- 2q imi 1997 - 9/15
TABLEAU 1TABLE 1
Constante diélectrique relative des matériaux diorganiques Struc-ure Matérieu Constante organique diélectri 2. 7 C F CFs Polyimide 2.7 CF Co CF] I /CON I p. /CO\N Relative dielectric constant of diorganic materials Struc-ure Material Organic constant dielectric 2. 7 C F CFs Polyimide 2.7 CF Co CF] I / CON I p. / CO \ N
fluoré Ri- C R-N io - C --fluorinated R-C R-N io - C -
I "'o IcoX /CF] CF3 n Téflon 2.1 - 1 {CF2- CF2 CFmCF O-C-O / \ ## EQU1 ## CF 2 CF 2 CF 2 CF 2 CF 2 CF 2 CF 2 O 2
CF3 - CF3CF3 - CF3
-n I 2.1 Cytop (CF2)x\ i -CF2-CF CF- (CF2) z, (CF2)y 2.1 Cytop (CF 2) x 1 -CF 2 -F CF - (CF 2) z, (CF 2) y
BCB 2. 7 CH) CH,BCB 2. 7 CH) CH,
I II I
_ CH HCH-Si ---0-Si CH I CRi CHi (U CHi OR Si-O- Si IIo Me Me | CH HCH-Si-O-Si CH I CRi CHi (U CHi OR Si-O- Si IIo Me Me |
2.6 O2.6 O
Fluor- ooly-Fluoroly-
-aryléther 2.4 paraxylène' fluoré - CF2 CF2 14600\14637 DOC 2 ji 1997 10/1.n R 14600\14637 DOC - 25 luin 1997 - 1()/15 -arylether 2.4 fluorinated paraxylene - CF2 CF2 14600 14637 DOC 2 ji 1997 10 / 1.n R 14600 \ 14637 DOC - 25 luin 1997 - 1 () / 15
Claims (27)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960027653A KR100213967B1 (en) | 1996-07-09 | 1996-07-09 | Manufacturing method of active matrix liquid crystal display device and active matrix liquid crystal display device |
KR1019960027655A KR100213966B1 (en) | 1996-07-09 | 1996-07-09 | Active matrix liquid crystal display device and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2751131A1 true FR2751131A1 (en) | 1998-01-16 |
FR2751131B1 FR2751131B1 (en) | 2001-11-09 |
Family
ID=26631999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9708020A Expired - Lifetime FR2751131B1 (en) | 1996-07-09 | 1997-06-26 | METHOD FOR MANUFACTURING A LIQUID CRYSTAL ACTIVE MATRIX DISPLAY DEVICE AND STRUCTURE OF THE DISPLAY DEVICE ACCORDING TO THIS METHOD |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPH1082997A (en) |
DE (1) | DE19729176C2 (en) |
FR (1) | FR2751131B1 (en) |
GB (1) | GB2315158B (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100251091B1 (en) * | 1996-11-29 | 2000-04-15 | 구본준 | Method of manufacturing liquid crystal display device and liquid crystal display device |
US6541369B2 (en) * | 1999-12-07 | 2003-04-01 | Applied Materials, Inc. | Method and apparatus for reducing fixed charges in a semiconductor device |
JP2001196591A (en) | 2000-01-13 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | Thin-film transistor and manufacturing method therefor |
US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
KR100720099B1 (en) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | Thin film transistor plate and fabricating method thereof |
JP2006178393A (en) * | 2004-11-24 | 2006-07-06 | Ricoh Co Ltd | Image reader, and recording device with image reader |
KR101213871B1 (en) * | 2005-12-15 | 2012-12-18 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and manufacturing method of the same |
KR101251351B1 (en) * | 2005-12-28 | 2013-04-05 | 삼성디스플레이 주식회사 | Thin film transistor substrate, method for making the substrate and display panel having the substrate |
KR101217182B1 (en) * | 2006-07-28 | 2012-12-31 | 삼성디스플레이 주식회사 | Thin film transistor substrate, method for making the same and display having the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0486047A2 (en) * | 1990-11-16 | 1992-05-20 | Seiko Epson Corporation | Thin film semiconductor device, process for fabricating the same, and silicon film |
JPH04257826A (en) * | 1991-02-13 | 1992-09-14 | Sharp Corp | Manufacture of active matrix substrate |
DE4140180A1 (en) * | 1991-06-14 | 1992-12-17 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF |
EP0616241A2 (en) * | 1993-03-17 | 1994-09-21 | Hitachi, Ltd. | A method of manufacturing a liquid crystal display device with excimer laser |
EP0714140A1 (en) * | 1994-06-15 | 1996-05-29 | Seiko Epson Corporation | Manufacture of thin film semiconductor device, thin film semiconductor device, liquid crystal display device, and electronic device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4636038A (en) * | 1983-07-09 | 1987-01-13 | Canon Kabushiki Kaisha | Electric circuit member and liquid crystal display device using said member |
US4704783A (en) * | 1986-05-05 | 1987-11-10 | General Electric Company | Method for passivating the back channel of amorphous silicon field effect transistors |
JPS63157476A (en) * | 1986-12-22 | 1988-06-30 | Seiko Instr & Electronics Ltd | Thin film transistor |
JPH01241175A (en) * | 1988-03-23 | 1989-09-26 | Seikosha Co Ltd | Manufacture of amolphous silicon thin film transistor |
DE69125886T2 (en) * | 1990-05-29 | 1997-11-20 | Semiconductor Energy Lab | Thin film transistors |
US5281546A (en) * | 1992-09-02 | 1994-01-25 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface |
-
1997
- 1997-06-26 FR FR9708020A patent/FR2751131B1/en not_active Expired - Lifetime
- 1997-07-02 JP JP9191987A patent/JPH1082997A/en active Pending
- 1997-07-03 GB GB9714111A patent/GB2315158B/en not_active Expired - Lifetime
- 1997-07-08 DE DE19729176A patent/DE19729176C2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0486047A2 (en) * | 1990-11-16 | 1992-05-20 | Seiko Epson Corporation | Thin film semiconductor device, process for fabricating the same, and silicon film |
JPH04257826A (en) * | 1991-02-13 | 1992-09-14 | Sharp Corp | Manufacture of active matrix substrate |
DE4140180A1 (en) * | 1991-06-14 | 1992-12-17 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF |
EP0616241A2 (en) * | 1993-03-17 | 1994-09-21 | Hitachi, Ltd. | A method of manufacturing a liquid crystal display device with excimer laser |
EP0714140A1 (en) * | 1994-06-15 | 1996-05-29 | Seiko Epson Corporation | Manufacture of thin film semiconductor device, thin film semiconductor device, liquid crystal display device, and electronic device |
Non-Patent Citations (1)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 017, no. 045 (P - 1476) 28 January 1993 (1993-01-28) * |
Also Published As
Publication number | Publication date |
---|---|
GB9714111D0 (en) | 1997-09-10 |
GB2315158B (en) | 1999-02-10 |
JPH1082997A (en) | 1998-03-31 |
DE19729176C2 (en) | 2002-04-25 |
DE19729176A1 (en) | 1998-01-22 |
GB2315158A (en) | 1998-01-21 |
FR2751131B1 (en) | 2001-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6188452B1 (en) | Active matrix liquid crystal display and method of manufacturing same | |
FR2746961A1 (en) | TRANSISTOR SUBSTRATE FOR A LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME | |
US7095460B2 (en) | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same | |
US7425997B2 (en) | Array substrate of liquid crystal display and fabricating method thereof | |
US6861368B2 (en) | Array substrate for a liquid crystal display device having an improved contact property and fabricating method thereof | |
US7696026B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
CN100514657C (en) | Active matrix substrate and its manufacturing method | |
US8848125B2 (en) | Thin film transistor having a copper signal line | |
TW562961B (en) | Liquid crystal display device | |
US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
US7277138B2 (en) | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof | |
EP0200599B1 (en) | Method of producing non-linear control elements for an electro-optical, flat image screen, and flat screen produced by this method | |
JP3765203B2 (en) | Liquid crystal display | |
US20030146435A1 (en) | Laser repair facilitated pixel structure and repairing method | |
FR2746196A1 (en) | ACTIVE MATRIX LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURING PROCESS | |
WO2001048547A1 (en) | Tft array substrate, method of manufacture thereof, and lcd with tft array substrate | |
FR2751131A1 (en) | METHOD OF MANUFACTURING A DISPLAY DEVICE WITH A LIQUID CRYSTAL ACTIVE MATRIX AND STRUCTURE OF THE DISPLAY DEVICE ACCORDING TO THIS PROCESS | |
US7342616B2 (en) | Liquid crystal display and fabricating method thereof | |
KR20010081859A (en) | Liquid crystal display and method for fabricating the same | |
US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
FR2809523A1 (en) | LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING SUCH A DISPLAY | |
KR100262404B1 (en) | Super high aperture lcd and method for fabricating the same | |
FR2751468A1 (en) | ATTACK METHOD FOR A DEVICE HAVING AN ORGANIC MATERIAL | |
JPH04220625A (en) | Manufacture of active matrix liquid crystal display unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TP | Transmission of property | ||
PLFP | Fee payment |
Year of fee payment: 20 |