FR2750250A1 - Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue - Google Patents
Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue Download PDFInfo
- Publication number
- FR2750250A1 FR2750250A1 FR9607680A FR9607680A FR2750250A1 FR 2750250 A1 FR2750250 A1 FR 2750250A1 FR 9607680 A FR9607680 A FR 9607680A FR 9607680 A FR9607680 A FR 9607680A FR 2750250 A1 FR2750250 A1 FR 2750250A1
- Authority
- FR
- France
- Prior art keywords
- integrated circuits
- layer
- wafer
- active face
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract 4
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000009434 installation Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract 4
- 238000000576 coating method Methods 0.000 abstract 4
- 239000011241 protective layer Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 11
- 238000011282 treatment Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 4
- 238000007731 hot pressing Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 235000019592 roughness Nutrition 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012815 thermoplastic material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012943 hotmelt Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Le procédé de protection s'applique à une galette de circuits intégrés comportant des plots de connexion métalliques (6) apparaissant sur une face active (2) des circuits intégrés (3), et comporte l'étape de recouvrir la galette (1) du côté de la face active des circuits intégrés d'une couche de matière isolante chimiquement stable (7).
Description
La présente invention concerne un procédé de protection d'une galette de circuits intégrés et une galette de circuits intégrés obtenue.
On sait que les circuits intégrés sont fabriqués sous forme d'une galette de silicium sur laquelle plusieurs milliers de circuits intégrés sont réalisés simultanément, généralement par une succession d'opérations sous vide.
Avant de procéder au sciage de la galette pour individualiser les circuits intégrés, il est généralement nécessaire de réaliser une série de traitements, tels qu'un apport de métal sur les plots de connexion qui apparaissent sur une surface active des circuits intégrés afin d'adapter les plots de connexion au type de connexion réalisée lors de l'utilisation de la puce.
Ces traitements sont réalisés par des produits chimiques très agressifs ayant des potentiels d'oxydoréduction très élevés et risquent donc dans certaines conditions d'affecter la face active des circuits intégrés.
En outre, dans les chemins de sciage qui séparent les circuits intégrés les galettes comportent généralement des plages métallisées qui servent à tester les circuits intégrés lors des différentes étapes de la fabrication.
Lors d'un apport de métal sur les plots de connexion des circuits intégrés par des bains chimiques, un dépôt de métal s'effectue également sur les plages métalliques s'étendant dans les chemins de sciage et y provoque des amas de métal. Ces amas de métal induisent des contraintes anormales lors du sciage, ce qui entraîne un échauffement de la scie. Cet échauffement anormal provoque des défauts tels que la formation d'éclats, la formation de fissures qui ne sont pas toujours apparentes au moment du sciage, ou d'une façon générale cet échauffement provoque la fragilisation des circuits intégrés.
Selon l'invention on prévoit de recouvrir la galette du côté de la face active des circuits intégrés d'une couche de matière isolante chimiquement stable.
Selon une version avantageuse de l'invention la couche de matière isolante est réalisée en effectuant des réserves à l'aplomb des plots de connexion. Ainsi, ceux-ci sont directement accessibles pour les étapes de métallisation.
Par ailleurs on sait que, lors de la fabrication, les circuits intégrés hors d'usage sont identifiés par une goutte d'encre disposée sur le circuit intégré concerné.
Cette goutte d'encre permet d'éliminer les circuits intégrés hors d'usage par repérage optique après l'individualisation des circuits intégrés. Toutefois ces gouttes d'encre sont généralement déposées à température ambiante et sont sensibles aux produits actifs qui sont utilisés pour traiter la galette avant son découpage de sorte qu'après ces traitements les gouttes d'encre sont difficilement détectables par les moyens optiques servant habituellement à les identifier. I1 en résulte des erreurs dans la sélection des circuits intégrés aptes à être utilisés.
Dans un mode de mise en oeuvre préféré du procédé selon l'invention on prévoit d'effectuer un recuit de la galette préalablement à la mise en place de la couche isolante. Les gouttes d'encre identifiant les circuits intégrés hors d'usage sont ainsi polymérisées à coeur et offrent une bonne résistance aux traitements ultérieurs de sorte que ces gouttes d'encre restent identifiables par des moyens optiques.
Selon encore un autre aspect avantageux de l'invention en relation avec des circuits intégrés ayant une face active comportant des aspérités, on prévoit d'appliquer sur la face active des circuits intégrés une couche de rattrapage en matière isolante ayant une épaisseur variable pour compenser les aspérités et réaliser une face plane parallèle à une face des circuits intégrés opposée à la face active. Ainsi, lors d'une utilisation du circuit intégré par enfoncement à chaud dans un corps de carte thermofusible on évite une mise en porte-à-faux du circuit intégré.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va suivre d'un mode de réalisation particulier non limitatif de l'invention, en relation avec la figure unique ci-jointe qui est une vue en perspective partielle d'une galette selon l'invention après mise en oeuvre des différents traitements.
En référence à la figure, la galette de circuits intégrés selon l'invention comporte un substrat en silicium 1 ayant une face active 2 sur laquelle différents dépôts ont été effectués en utilisant des masques pour réaliser des circuits intégrés 3 séparés par des chemins de sciage 4. Lors de la fabrication, des plages métalliques 5 sont réalisées dans le chemin de sciage 4 pour permettre de tester les circuits intégrés à différentes étapes de leur fabrication. En outre les circuits intégrés comportent des plots de connexion métalliques 6, généralement en aluminium. Chaque fois qu'un circuit intégré hors d'usage est identifié, une goutte d'encre 16 est déposée sur celui-ci comme illustré sur le circuit intégré à droite de la figure.
Selon l'invention on prévoit tout d'abord de réaliser un recuit de la galette préalablement à tout traitement afin de polymériser à coeur les gouttes d'encre 16 qui servent à identifier les circuits intégrés hors d'usage.
Selon l'invention on prévoit en outre de déposer du côté de la face active des circuits intégrés une couche de matière isolante chimiquement stable 7, de préférence un polymère ayant une forte capacité d'adhérence sur la face active des circuits intégrés ainsi que sur les plages métalliques 5 des chemins de sciage. La couche de matière isolante 7 peut être réalisée soit selon une couche avec des réserves à l'aplomb des plots de connexion 6 des circuits intégrés, par exemple par sérigraphie, soit en appliquant une couche continue, par exemple par centrifugation, dans laquelle des ouvertures sont ensuite réalisés à l'aplomb des plots de connexion 6, par exemple au moyen d'un faisceau laser ou par photoinsolation associée à un traitement chimique.
Par ailleurs, la fabrication des circuits intégrés sur l'une des faces de la galette de silicium 1 provoque l'apparition d'aspérités 8 sur la face active du circuit intégré. Ces aspérités ont des hauteurs variées et risquent de provoquer une mise en porte-à-faux du circuit intégré lors de son implantation par enfoncement à chaud dans un corps de carte en matière thermoplastique. La couche isolante 7 qui est prévue selon l'invention a tendance à niveler la surface active du circuit intégré mais elle a toutefois une épaisseur sensiblement constante de sorte que la surface de la couche isolante 7 reste très irrégulière.
Selon un mode de réalisation de l'invention lorsque les circuits intégrés sont plus particulièrement destinés à être enfoncés à chaud, on prévoit d'appliquer sur la face active des circuits intégrés une couche de rattrapage 9 en matière isolante ayant une épaisseur variable pour compenser les aspérités 8 apparaissant sur la face active des circuits intégrés, et réaliser une face plane 10 parallèle à une face 11 des circuits intégrés opposée à la face active 2. La couche de rattrapage 9 est de préférence réalisée en polyimide qui a la propriété de former une couche très lisse et très plate après polymérisation.
Comme illustré sur la figure, la couche 9 et de préférence réalisée sous forme d'un cadre comportant une ouverture centrale 12 et des ouvertures 13 à l'aplomb de chacun des plots de connexion 6.
Lors de la métallisation des plots de connexion 6, une couche de métal 15 est déposée sur chacun des plots de connexion 6. L'étape de métallisation est effectuée après la réalisation de la couche isolante 7. Ainsi, les plages métalliques 5 servant aux tests des circuits intégrés sont isolées par la couche 7 qui les recouvre de sorte qu'aucun apport de métal supplémentaire n'est effectué dans les chemins de sciage 4. Le dépôt de la couche de rattrapage 9 peut être effectué avant ou après la métallisation selon que l'on souhaite utiliser les ouvertures 13 de la couche de rattrapage 9 pour contenir le métal apporté, ou au contraire avoir un accès le plus dégagé possible aux plots de connexion 6 pour effectuer le traitement des plots de connexion.
Bien entendu l'invention n'est pas limitée au mode de réalisation décrit et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.
En particulier, bien que la couche de rattrapage 9 ait été illustrée en relation avec un mode de réalisation selon lequel elle présente un bord latéral légèrement en retrait par rapport au bord latéral du circuit intégré pour former une marche 15 qui servira à enchâsser le circuit intégré lors de son enfoncement à chaud dans un corps de carte en matière thermoplastique, on peut réaliser une couche de rattrapage avec un bord s'étendant à l'aplomb du bord de circuit intégré voire même une couche de rattrapage recouvrant les chemins de sciage 4. Dans ce cas on peut réaliser une seule couche qui sert simultanément de couche d'isolation et de couche de rattrapage.
Claims (8)
1. Procédé de protection d'une galette de circuits intégrés comportant des plots de connexion métalliques (6) apparaissant sur une face active (2) des circuits intégrés, caractérisé en ce qu'il comporte l'étape de recouvrir la galette du côté de la face active des circuits intégrés d'une couche de matière isolante chimiquement stable (7).
2. Procédé de protection d'une galette de circuits intégrés selon la revendication 1, caractérisé en ce que la couche de matière isolante (7) est réalisée en effectuant des réserves à l'aplomb des plots de connexion (6).
3. Procédé de protection d'une galette de circuits intégrés selon la revendication 1, comportant des gouttes d'encre (16) identifiant les circuits intégrés hors d'usage, caractérisé en ce qu'il comporte l'étape d'effectuer un recuit de la galette préalablement à la mise en place de la couche isolante (7).
4. Procédé de protection d'une galette de circuits intégrés selon la revendication 1, dont la face active présente des aspérités (8), caractérisé en ce qu'il comporte l'étape d'appliquer une couche de rattrapage (9) en matière isolante ayant une épaisseur variable pour compenser les aspérités (8) et réaliser une face plane (10) parallèle à une face (11) des circuits intégrés opposée à la face active (2).
5. Galette de circuits intégrés comportant des plots de connexion métalliques (6) apparaissant sur une face active (2) des circuits intégrés (3), caractérisée en ce que du côté de la face active du circuit intégré, elle comporte une couche de matière isolante chimiquement stable (7).
6. Galette de circuits intégrés selon la revendication 5, caractérisée en ce que la couche de matière isolante (7) a une épaisseur sensiblement constante.
7. Galette de circuits intégrés selon la revendication 5, caractérisée en ce que la couche de matière isolante (7) comporte des ouvertures à l'aplomb des plots de connexion (6).
8. Galette de circuits intégrés selon la revendication 5, dont la face active présente des aspérités (8), caractérisée en ce qu'elle comporte une couche de rattrapage (9) ayant une épaisseur variable pour compenser les aspérités (8) et réaliser une face plane (10) parallèle à une face (11) des circuits intégrés opposée à la face active.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9607680A FR2750250B1 (fr) | 1996-06-20 | 1996-06-20 | Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9607680A FR2750250B1 (fr) | 1996-06-20 | 1996-06-20 | Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2750250A1 true FR2750250A1 (fr) | 1997-12-26 |
| FR2750250B1 FR2750250B1 (fr) | 1998-08-21 |
Family
ID=9493252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9607680A Expired - Fee Related FR2750250B1 (fr) | 1996-06-20 | 1996-06-20 | Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2750250B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2788375A1 (fr) * | 1999-01-11 | 2000-07-13 | Gemplus Card Int | Procede de protection de puce de circuit integre |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948754A (en) * | 1987-09-02 | 1990-08-14 | Nippondenso Co., Ltd. | Method for making a semiconductor device |
| WO1991000683A2 (fr) * | 1989-07-07 | 1991-01-24 | Irvine Sensors Corporation | Production d'unites de circuits electroniques contenant des couches empilees de circuits integres a reacheminement des conducteurs |
| US4988403A (en) * | 1988-12-21 | 1991-01-29 | Rohm Co., Ltd. | Method of forming patterned silicone rubber layer |
| FR2671417A1 (fr) * | 1991-01-04 | 1992-07-10 | Solaic Sa | Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue . |
| JPH0567620A (ja) * | 1991-09-06 | 1993-03-19 | Tanaka Kikinzoku Kogyo Kk | バンプ形成方法 |
| JPH05283488A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | 半導体装置 |
-
1996
- 1996-06-20 FR FR9607680A patent/FR2750250B1/fr not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948754A (en) * | 1987-09-02 | 1990-08-14 | Nippondenso Co., Ltd. | Method for making a semiconductor device |
| US4988403A (en) * | 1988-12-21 | 1991-01-29 | Rohm Co., Ltd. | Method of forming patterned silicone rubber layer |
| WO1991000683A2 (fr) * | 1989-07-07 | 1991-01-24 | Irvine Sensors Corporation | Production d'unites de circuits electroniques contenant des couches empilees de circuits integres a reacheminement des conducteurs |
| FR2671417A1 (fr) * | 1991-01-04 | 1992-07-10 | Solaic Sa | Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue . |
| JPH0567620A (ja) * | 1991-09-06 | 1993-03-19 | Tanaka Kikinzoku Kogyo Kk | バンプ形成方法 |
| JPH05283488A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | 半導体装置 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 386 (E - 1401) 20 July 1993 (1993-07-20) * |
| PATENT ABSTRACTS OF JAPAN vol. 018, no. 066 (E - 1501) 3 February 1994 (1994-02-03) * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2788375A1 (fr) * | 1999-01-11 | 2000-07-13 | Gemplus Card Int | Procede de protection de puce de circuit integre |
| WO2000042653A1 (fr) * | 1999-01-11 | 2000-07-20 | Gemplus | Procede de protection de puce de circuit integre |
| US6420211B1 (en) | 1999-01-11 | 2002-07-16 | Gemplus | Method for protecting an integrated circuit chip |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2750250B1 (fr) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0207853B1 (fr) | Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques | |
| FR2980859A1 (fr) | Procede et dispositif de lithographie | |
| FR2734664A1 (fr) | Procede pour realiser l'integration verticale de systemes de la microelectronique | |
| EP0647357A1 (fr) | Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions | |
| KR19990083367A (ko) | ＢＥＯＬ배선제조를위하여작은콘택트비아에행해지는높은양산능력의Ａｌ-Ｃｕ박막스퍼터링공정 | |
| FR2788375A1 (fr) | Procede de protection de puce de circuit integre | |
| FR3021455A1 (fr) | Procede d'aplanissement d'evidements remplis de cuivre | |
| FR2940588A1 (fr) | Ensemble multicomposant blinde a montage en surface | |
| FR2624654A1 (fr) | Circuit integre monolithique micro-ondes et procede de fabrication | |
| FR2646018A1 (fr) | Dispositif semiconducteur et son procede de fabrication | |
| FR2964193A1 (fr) | Procede de mesure d'une energie d'adhesion, et substrats associes | |
| FR2715002A1 (fr) | Détecteur de rayonnement électromagnétique et son procédé de fabrication. | |
| EP0299894B1 (fr) | Procédé et structure de prise de contact sur des plots de circuit intégré | |
| FR2750250A1 (fr) | Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue | |
| FR2746183A1 (fr) | Dispositif capteur chimique a semiconducteur et procede de formation d'un dispositif capteur chimique a semiconducteur | |
| CA2457905C (fr) | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement | |
| EP0719451B1 (fr) | Remplissage de trous et analogue dans des substrats | |
| WO2008043934A2 (fr) | Procédé de marquage individuel de circuits intégrés et circuit intégré marqué selon ce procédé | |
| JPS59167038A (ja) | 光半導体素子用サブマウントの構造 | |
| EP0059206B1 (fr) | Circuit imprime et son procede de fabrication | |
| FR2716563A1 (fr) | Substrat préformaté, substrat préformaté comportant des informations à dupliquer, leurs procédés de fabrication et procédé de fabrication d'un disque maître et/ou d'un disque optique. | |
| FR2724269A1 (fr) | Porte-substrat electrostatique | |
| FR2835963A1 (fr) | Micro-composant du type micro-interrupteur et procede de fabrication d'un tel micro-composant | |
| EP0262055B1 (fr) | Procédé de mesure du fluage d'un matériau | |
| FR2650472A1 (fr) | Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |