FR2744262A1

FR2744262A1 - Current reference device providing stable timing for integrated memory circuit

Info

Publication number: FR2744262A1
Application number: FR9601168A
Authority: FR
Inventors: Francois Tailliet
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1996-01-31
Filing date: 1996-01-31
Publication date: 1997-08-01
Anticipated expiration: 2016-01-31
Also published as: FR2744262B1

Abstract

The current reference device has a reference resistor (Rr) and two MOS transistors of the same conductivity type. The first transistor (T1) has gate and drain connected together at one terminal (A) of the reference resistor, and the second transistor (T2) has gate and drain connected together at the other terminal (B) of the reference resistor. The first transistor has a threshold voltage greater than the second transistor and the source of each of the transistors is connected to the same potential as the circuit substrate. A third transistor (T3), also with gate and drain connected, has a higher threshold potential than the first transistor, and is connected to it to provide a current proportional to the difference in threshold potentials.

Description

DISPOSITIF DE REFERENCE DE COURANT EN CIRCUIT INTEGRE
L'invention concerne un dispositif de référence de courant stable en circuit intégré. De tels dispositifs sont notamment utilisés dans les circuits mémoires, en particulier pour générer des signaux de temporisation stables nécessaires à la lecture ou l'écriture des cellules mémoires.INTEGRATED CIRCUIT CURRENT REFERENCE DEVICE
The invention relates to a stable current reference device in integrated circuit. Such devices are used in particular in memory circuits, in particular for generating stable timing signals necessary for reading or writing memory cells.

La stabilité en courant est recherchée sur une plage étendue de température de l'ordre de -500C à +1300C. Par ailleurs, on cherche à concevoir des circuits capables de fonctionner dans une gamme de tension allant de moins de deux volts jusqu'à environ cinq volts. Il faut donc la possibilité de travailler en basse tension (deux volts et moins) tout en assurant la stabilité en tension dans cette gamme. Enfin, les dispersions des caractéristiques dues au procédé de fabrication doivent rester sans effets sur le courant de référence, pour avoir une bonne fiabilité en fabrication. Current stability is sought over a wide temperature range of the order of -500C to + 1300C. Furthermore, it is sought to design circuits capable of operating in a voltage range from less than two volts to about five volts. It is therefore necessary to work at low voltage (two volts and less) while ensuring voltage stability in this range. Finally, the dispersions of the characteristics due to the manufacturing process must remain without effects on the reference current, to have good manufacturing reliability.

Il a toujours été difficile de faire des dispositifs de référence de courant répondant à ces critères de stabilité, en particulier dans les technologies logiques telles les technologies Mos ou
Cmos, parce qu'on ne connaît a priori aucune caractéristique de procédé qui permettrait d'obtenir une telle stabilité en courant.It has always been difficult to make current reference devices meeting these stability criteria, in particular in logic technologies such as Mos technologies or
Cmos, because we do not know a priori any process characteristic which would make it possible to obtain such current stability.

Les dispositifs de génération de référence de courant connus en technologie logique sont pour la plupart basés sur la structure de miroir de Wilson. Current reference generation devices known in logic technology are mostly based on the Wilson mirror structure.

Cependant le courant de référence obtenu est assez dépendant du procédé de fabrication. On connaît un autre type de dispositif décrit dans la demande FR 95 09023. Ce dispositif fournit un courant basé sur la différence entre la tension de seuil VtN d'un transistor enrichi et la tension de seuil VtNna d'un transistor natif de même type de conductivité. Le transistor natif attaque une résistance de référence et le courant de référence est donné par (VtN-VtNna)/R. Ce courant de référence est stabilisé par une boucle de contreréaction formée par le montage en série d'un transistor
Mos de type P et d'un transistor Mos de type N, natif et monté en diode sur la grille du transistor natif qui attaque la résistance de référence. Néanmoins, l'utilisation d'une contre-réaction pour obtenir la stabilité n'est pas une solution très satisfaisante. De plus, dans ce dispositif, la tension de seuil du transistor natif qui attaque la résistance de référence varie avec la tension source-substrat (effet substrat).However, the reference current obtained is fairly dependent on the manufacturing process. Another type of device is known, described in application FR 95 09023. This device supplies a current based on the difference between the threshold voltage VtN of an enriched transistor and the threshold voltage VtNna of a native transistor of the same type of conductivity. The native transistor drives a reference resistor and the reference current is given by (VtN-VtNna) / R. This reference current is stabilized by a feedback loop formed by the series connection of a transistor
Mos type P and a Mos type N transistor, native and diode mounted on the gate of the native transistor which drives the reference resistor. However, the use of a feedback to obtain stability is not a very satisfactory solution. In addition, in this device, the threshold voltage of the native transistor which attacks the reference resistance varies with the source-substrate voltage (substrate effect).

Dans l'invention, une autre structure en circuit intégré a été trouvée pour fournir une référence de courant stable. In the invention, another integrated circuit structure has been found to provide a stable current reference.

L'invention a donc pour objet un dispositif de référence de courant intrinsèquement stable, sans contre-réaction pour compenser telle ou telle variation. The invention therefore relates to an intrinsically stable current reference device, without feedback to compensate for such or such variation.

Telle que revendiquée, l'invention concerne un dispositif de référence de courant en circuit intégré avec une résistance de référence. Selon l'invention, le dispositif comprend un premier et un deuxième transistor de même type de conductivité, le premier ayant sa grille et son drain reliés ensemble à une première borne de la résistance, le deuxième ayant sa grille et son drain reliés ensemble à une deuxième borne de la résistance, et le premier transistor ayant une tension de seuil supérieure à celle du deuxième transistor, les deux transistors étant polarisés en mode saturé, la source de chacun de ces transistors étant polarisée au même potentiel que le substrat ou le caisson dans lequel le transistor est réalisé. As claimed, the invention relates to a current reference device in integrated circuit with a reference resistor. According to the invention, the device comprises a first and a second transistor of the same type of conductivity, the first having its gate and its drain connected together to a first terminal of the resistor, the second having its gate and its drain connected together to a second terminal of the resistor, and the first transistor having a threshold voltage higher than that of the second transistor, the two transistors being biased in saturated mode, the source of each of these transistors being biased at the same potential as the substrate or the well in which the transistor is made.

On obtient un courant de référence intrinsèquement stable en tension d'alimentation, température et procédé de fabrication. Le dispositif peut-être transposé d'une technologie de fabrication à une autre sans simulations. An intrinsically stable reference current is obtained in supply voltage, temperature and manufacturing process. The device can be transposed from one manufacturing technology to another without simulations.

D'autres caractéristiques et avantages de l'invention sont détaillés dans la description jointe faite à titre indicatif et non limitatif de l'invention et en référence aux dessins annexés dans lesquels:
- la figure 1 représente un mode de réalisation d'un dispositif de référence de courant selon l'invention et
- la figure 2 représente un autre mode de réalisation de l'invention.Other characteristics and advantages of the invention are detailed in the attached description given by way of indication and without limitation of the invention and with reference to the appended drawings in which:
FIG. 1 represents an embodiment of a current reference device according to the invention and
- Figure 2 shows another embodiment of the invention.

La figure 1 représente le schéma électronique d'un dispositif de référence de courant en circuit intégré selon l'invention. FIG. 1 represents the electronic diagram of a current reference device in integrated circuit according to the invention.

Il comporte principalement une résistance de référence Rr qui sera traversée par le courant de référence Ir. Une première borne A de cette résistance est connectée au drain d'un premier transistor Mos T1. It mainly comprises a reference resistance Rr which will be crossed by the reference current Ir. A first terminal A of this resistance is connected to the drain of a first transistor Mos T1.

Une deuxième borne B de la résistance de référence est connectée au drain d'un deuxième transistor Mos T2. Ces deux transistors ont chacun leur grille reliée à leur drain. Et le premier transistor T1 a une tension de seuil supérieure à celle du deuxième transistor T2. A second terminal B of the reference resistor is connected to the drain of a second Mos transistor T2. These two transistors each have their gate connected to their drain. And the first transistor T1 has a higher threshold voltage than that of the second transistor T2.

Dans l'exemple, les transistors T1 et T2 sont de type N réalisés dans une technologie classique à substrat P. Le transistor T2 est alors du type natif tandis que le transistor T1 est du type enrichi, pour remplir la condition sur les tensions de seuil (Vtl < Vt2). Leurs sources sont alors reliées à la masse. In the example, the transistors T1 and T2 are of type N produced in a conventional technology with P substrate. The transistor T2 is then of the native type while the transistor T1 is of the enriched type, in order to fulfill the condition on the threshold voltages (Vtl <Vt2). Their sources are then connected to ground.

Le substrat P est donc relié au même potentiel que la source des transistors T1 et T2, ce qui a pour effet de supprimer l'effet substrat. On a donc une tension de seuil particulièrement stable avec la tension d'alimentation.The substrate P is therefore connected to the same potential as the source of the transistors T1 and T2, which has the effect of eliminating the substrate effect. There is therefore a particularly stable threshold voltage with the supply voltage.

Une résistance R1 est connectée au drain du premier transistor T1 pour appeler un courant de charge I1. A resistor R1 is connected to the drain of the first transistor T1 to draw a load current I1.

Cette résistance de polarisation R1 peut très bien être reliée directement à la tension d'alimentation Vcc, comme représenté en pointillé sur la figure 1, ou alors, on peut prévoir un circuit de polarisation CP.This bias resistor R1 may very well be connected directly to the supply voltage Vcc, as shown in dotted lines in FIG. 1, or else a bias circuit CP may be provided.

Les deux transistors T1 et T2 qui sont montés en diode sont alors en mode saturé et on retrouve sur leur drain, la tension de seuil du transistor. On retrouve ainsi aux bornes de la résistance de référence Rr, la tension VtN-VtNnar où VtN est la tension de seuil Vtl du transistor enrichi T1, de l'ordre de 0.8 volt et VtNna est la tension de seuil Vt2 du transistor natif T2, soit environ 0.2 volt. Le courant de référence Ir est donc donné par la relation Ir= (VtN-VtNna)/Rr. The two transistors T1 and T2 which are mounted as a diode are then in saturated mode and there is on their drain, the threshold voltage of the transistor. Thus, at the terminals of the reference resistance Rr, we find the voltage VtN-VtNnar where VtN is the threshold voltage Vtl of the enriched transistor T1, of the order of 0.8 volt and VtNna is the threshold voltage Vt2 of the native transistor T2, about 0.2 volts. The reference current Ir is therefore given by the relation Ir = (VtN-VtNna) / Rr.

Ce courant de référence est indépendant de la température. En effet, selon la théorie et comme vérifié en pratique, les tensions de seuil du transistor natif et du transistor enrichi varient en parallèle, de deux millivolts par degré, en sorte que leur différence est pratiquement indépendante de la température. La seule variation avec la température possible du courant de référence obtenu par le dispositif de l'invention ne peut venir que de la résistance de référence Rr. On pourra choisir de réaliser cette résistance en technologie dite de drain extension. Cette technologie est celle utilisée en technologie Mos à faible dopage de drain dite "LDD", et correspondant à une première implantation et diffusion peu dopée (N-) avant la diffusion très dopée, pour obtenir un profil de jonction moins abrupt, ayant une meilleure tenue en tension. On peut aussi réaliser la résistance de référence en diffusion de type source/drain de transistor, donc plus dopée (N+ ou P+), plus stable en température. This reference current is independent of the temperature. Indeed, according to theory and as verified in practice, the threshold voltages of the native transistor and of the enriched transistor vary in parallel, by two millivolts per degree, so that their difference is practically independent of the temperature. The only variation with the possible temperature of the reference current obtained by the device of the invention can only come from the reference resistance Rr. We can choose to achieve this resistance in so-called drain extension technology. This technology is that used in Mos technology with low drain doping called "LDD", and corresponding to a first implantation and slightly doped diffusion (N-) before the highly doped diffusion, to obtain a less abrupt junction profile, having better tensile strength. One can also realize the reference resistance in diffusion of source / drain type of transistor, therefore more doped (N + or P +), more stable in temperature.

Les variations des caractéristiques dues au procédé de fabrication, affectent toutes les tensions de seuil ainsi que la valeur de la résistance de référence. Pour la différence des tensions de seuil (Vtn-Vtna) du transistor N enrichi T1 et du transistor N natif T2, la variation ne peut provenir en procédé que de la variation de la dose d'implant de seuil du transistor enrichi T1, puisque l'épaisseur de l'oxyde de grille est la même pour les deux transistors et que la variation de seuil due à l'opération de dopage initial du substrat se retrouve aussi bien sur le transistor natif que sur le transistor enrichi. On peut estimer cette variation à ~10%. La variation de la résistance avec le procédé est du même ordre. Dans le pire cas, la variation du courant de référence due au procédé est ainsi de l'ordre de +20%, ce qui est satisfaisant. The variations of the characteristics due to the manufacturing process, affect all the threshold voltages as well as the value of the reference resistance. For the difference in threshold voltages (Vtn-Vtna) of the enriched N transistor T1 and of the native N transistor T2, the variation can only arise in process from the variation of the threshold implant dose of the enriched transistor T1, since l The thickness of the gate oxide is the same for the two transistors and that the threshold variation due to the initial doping operation of the substrate is found both on the native transistor and on the enriched transistor. This variation can be estimated at ~ 10%. The variation in resistance with the process is of the same order. In the worst case, the variation of the reference current due to the process is thus of the order of + 20%, which is satisfactory.

On a vu que la résistance de polarisation du dispositif pouvait être reliée directement à la tension d'alimentation Vcc. Le dispositif a alors l'avantage de fonctionner à très basse tension, puisque le chemin critique entre la tension d'alimentation et la masse est donné par R1, Rr, T2. Cependant, le courant de charge I1 est alors directement dépendant de la tension d'alimentation Vcc. Si on fait varier la tension d'alimentation Vcc dans une gamme allant de 1.6 volt à 6 volts, le courant de charge du premier transistor variera fortement, avec une incidence gênante sur la stabilité de la tension de drain du premier transistor et par conséquent sur le courant de référence. We have seen that the polarization resistance of the device could be directly connected to the supply voltage Vcc. The device then has the advantage of operating at very low voltage, since the critical path between the supply voltage and ground is given by R1, Rr, T2. However, the charging current I1 is then directly dependent on the supply voltage Vcc. If the supply voltage Vcc is varied in a range from 1.6 volts to 6 volts, the load current of the first transistor will vary greatly, with an annoying effect on the stability of the drain voltage of the first transistor and consequently on the reference current.

Pour cette raison, dans une première variante représentée à la figure 1, on prévoit d'utiliser un circuit de polarisation CP, qui comprend un transistor
Mos T3, monté en diode, pour imposer sur la résistance de charge R1 une tension de seuil de transistor supérieure à la tension de seuil du transistor T1, au lieu de la tension d'alimentation Vcc. Par exemple, on choisit un transistor de type P natif pour pouvoir polariser le transistor N enrichi Tl. La tension de seuil d'un transistor P natif (1.5 volts environ) est en effet supérieure à la tension de seuil d'un transistor N enrichi (0.8 volt environ). Mais on pourrait très bien choisir un transistor de type N, plus enrichi que le transistor T1. Dans l'exemple représenté on polarise le transistor T3 de type P en mode saturé au moyen d'une résistance R2 reliée à la tension d'alimentation Vcc.For this reason, in a first variant represented in FIG. 1, provision is made to use a bias circuit CP, which comprises a transistor
Mos T3, diode mounted, to impose on the load resistor R1 a transistor threshold voltage greater than the threshold voltage of the transistor T1, instead of the supply voltage Vcc. For example, we choose a native P type transistor to be able to bias the enriched N transistor Tl. The threshold voltage of a native P transistor (1.5 volts approximately) is in fact higher than the threshold voltage of an enriched N transistor (0.8 volts approximately). But we could very well choose an N type transistor, more enriched than the transistor T1. In the example shown, the P-type transistor T3 is biased in saturated mode by means of a resistor R2 connected to the supply voltage Vcc.

On se retrouve alors avec un courant de charge I1 du transistor T1 proportionnel à la différence entre la tension de seuil VtPna d'un transistor P natif et la tension de seuil VtN d'un transistor N enrichi I1=(VtPna-VtN)/R1. Ainsi, lorsque Vcc varie, la tension de drain du transistor T1 ne varie quasiment plus. Le courant de référence Ir'(VtN-VtNna)/Rr est alors pratiquement indépendant de la tension d'alimentation
Vcc.We then find ourselves with a load current I1 of the transistor T1 proportional to the difference between the threshold voltage VtPna of a native transistor P and the threshold voltage VtN of an enriched transistor N I1 = (VtPna-VtN) / R1 . Thus, when Vcc varies, the drain voltage of the transistor T1 hardly changes any more. The reference current Ir '(VtN-VtNna) / Rr is then practically independent of the supply voltage
Vcc.

En cumulant toutes les variations : tension d'alimentation, température, procédé, on a pu ainsi obtenir avec les valeurs indiquées sur le schéma de la figure 1 et avec des résistances réalisées en drain extension, un courant de référence variant dans un rapport Imax/Imin inférieur à 3. By cumulating all the variations: supply voltage, temperature, process, it was thus possible to obtain, with the values indicated in the diagram in FIG. 1 and with resistances produced in drain extension, a reference current varying in an Imax / Imin less than 3.

En pratique, il faut noter que la résistance R1 est chargée à partir de la résistance R2 et la résistance de référence Rr est chargée à partir de la résistance
R1. Pour que le courant soit suffisant pour polariser l'ensemble du dispositif, il faut donc choisir des résistances de valeurs telles que R2 < Rl < Rr. Et si on veut limiter la consommation de courant du dispositif, il faut des résistances élevées. Sur la figure 1, on a ainsi retenu les valeurs suivantes : 50 kiloohms pour
R2, 200 kiloohms pour R1 et 500 kiloohms pour Rr. Avec de telles valeurs de résistance, il sera préférable d'utiliser la technologie en drain extension pour réaliser les résistances, car elle est moins encombrante (2000 ohms/carré) que la technologie source drain (typiquement 50 à 100 ohms/carré en P+, 20 à 50 ohms/carré en N+). Cependant cette technologie en drain-extension est moins stable en température.In practice, it should be noted that the resistor R1 is charged from the resistor R2 and the reference resistor Rr is charged from the resistor
R1. So that the current is sufficient to polarize the entire device, it is therefore necessary to choose resistors with values such as R2 <Rl <Rr. And if we want to limit the current consumption of the device, we need high resistances. In FIG. 1, the following values have thus been retained: 50 kiloohms for
R2, 200 kiloohms for R1 and 500 kiloohms for Rr. With such resistance values, it will be preferable to use the drain extension technology to achieve the resistances, because it is less bulky (2000 ohms / square) than the source technology drain (typically 50 to 100 ohms / square at P +, 20 to 50 ohms / square at N +). However, this drain-extension technology is less stable in temperature.

Par ailleurs, si on utilise des résistances de valeurs élevées, on augmente la constante de temps du dispositif liée aux capacité parasites de drain. Comme le courant est aussi plus faible, il est aussi plus lent à s'établir. Ceci peut être un inconvénient pour certaines applications. Furthermore, if resistances with high values are used, the time constant of the device linked to the parasitic drain capacity is increased. As the current is also weaker, it is also slower to establish. This can be a disadvantage for some applications.

La figure 2 représente ainsi un autre schéma électronique d'un dispositif de référence de courant en circuit intégré selon une variante de réalisation de l'invention, qui permet d'utiliser des résistances de valeurs plus faibles. Dans cette variante, on utilise un transistor Mos T4 en suiveur pour appliquer à la résistance de charge R1, une tension de polarisation indépendante de la tension d'alimentation. Dans l'exemple le transistor Mos T4 est de type N et connecté entre la tension d'alimentation Vcc et la résistance R1. Ce transistor T4 est commandé sur sa grille par la tension imposée par le montage série d'un transistor T5 monté en diode en direct (grille et drain reliées) et d'un transistor T6 monté en diode en direct. Ces deux transistors T5 et T6 sont connectés en série entre la grille du transistor suiveur T4 et la masse. Le transistor T5 est de même type que le transistor T4 et avec la même tension de seuil (pour se compenser comme on va le voir). Dans l'exemple le transistor T6 est de type P et natif. Il pourrait être de type N. Il faut seulement que sa tension de seuil soit supérieure à celle du transistor T1. Une résistance R3 est prévue entre la tension d'alimentation Vcc et le transistor T5 pour polariser les transistors T5 et T6 en mode saturé. Enfin, dans l'exemple, les transistors T4 et T5 de type N sont choisis natifs, pour avoir la plus faible tension de seuil, qui permet au dispositif de fonctionner à la plus basse tension d'alimentation possible. De cette manière on retrouve sur la borne de la résistance de charge R1 connectée au transistor T4, la tension (VtNna+Vtpna-VtN,,) soit donc Vtpna Le courant de charge du transistor T1 est donc (VtPna-VttNna)/R1 et est donc très stable, comme déjà expliqué précédemment. FIG. 2 thus represents another electronic diagram of a current reference device in integrated circuit according to an alternative embodiment of the invention, which makes it possible to use resistors of lower values. In this variant, a Mos transistor T4 is used as a follower to apply to the load resistor R1, a bias voltage independent of the supply voltage. In the example, the transistor Mos T4 is of type N and connected between the supply voltage Vcc and the resistor R1. This transistor T4 is controlled on its gate by the voltage imposed by the series connection of a transistor T5 mounted in direct diode (gate and drain connected) and of a transistor T6 mounted in direct diode. These two transistors T5 and T6 are connected in series between the gate of the follower transistor T4 and the ground. The transistor T5 is the same type as the transistor T4 and with the same threshold voltage (to compensate as we will see). In the example the transistor T6 is of type P and native. It could be of type N. It is only necessary that its threshold voltage is greater than that of transistor T1. A resistor R3 is provided between the supply voltage Vcc and the transistor T5 to bias the transistors T5 and T6 in saturated mode. Finally, in the example, the transistors T4 and T5 of type N are chosen to be native, in order to have the lowest threshold voltage, which allows the device to operate at the lowest possible supply voltage. In this way we find on the terminal of the load resistor R1 connected to the transistor T4, the voltage (VtNna + Vtpna-VtN ,,) is therefore Vtpna The load current of the transistor T1 is therefore (VtPna-VttNna) / R1 and is therefore very stable, as already explained above.

L'intérêt de cette variante est que dans la résistance R3, on ne consomme que le courant nécessaire pour polariser les transistors T5 et T6, contrairement au schéma de la figure 1 où la résistance R2 doit non seulement polariser le transistor T3, mais aussi fournir assez de courant pour la résistance de polarisation R1 et la résistance de référence Rr. Le schéma de la figure 2 permet en pratique d'autoriser une consommation de courant plus importantes dans les résistances R1 et Rr, et permet donc d'abaisser la valeur de ces résistances. On a donc un courant de référence qui pourra s'établir plus rapidement. The advantage of this variant is that in the resistor R3, only the current necessary to polarize the transistors T5 and T6 is consumed, unlike the diagram in FIG. 1 where the resistor R2 must not only polarize the transistor T3, but also provide enough current for the bias resistor R1 and the reference resistor Rr. The diagram in FIG. 2 allows in practice to authorize a higher current consumption in the resistors R1 and Rr, and therefore makes it possible to lower the value of these resistances. We therefore have a reference current which can be established more quickly.

De plus, si les valeurs de résistances sont plus faibles, on est moins gêné sur le plan de l'encombrement pour choisir de réaliser au moins la résistance de référence en technologie source/drain. On améliore aussi la tenue en température du dispositif du fait que les résistances sont plus dopées. On pourrait réaliser la résistance de charge R1 en diffusion source/drain également, mais cela a une moindre incidence sur la stabilité. In addition, if the resistance values are lower, one is less embarrassed in terms of size to choose to achieve at least the reference resistance in source / drain technology. The temperature resistance of the device is also improved because the resistors are more doped. We could realize the load resistance R1 in source / drain diffusion also, but this has a less impact on the stability.

On obtient donc un dispositif très stable. Par contre le fonctionnement en basse tension est dégradé par le transistor suiveur T4 qui ajoute une chute de tension supplémentaire (0.5 volt) dans le chemin critique du montage. En pratique, on a pu vérifier avec les valeurs indiquées sur la figure 2 et une résistance de référence réalisée en diffusion de type source/drain de transistor P que le courant est stable dans une gamme de tension allant de deux volts à 5.5 volts pour une température variant entre -50 et +1500c. Bien entendu, cette deuxième variante fonctionne aussi avec des valeurs de résistances élevées, mais on retrouve alors les mêmes inconvénients (temps de réponse plus lent, encombrement). A very stable device is therefore obtained. On the other hand, operation at low voltage is degraded by the follower transistor T4 which adds an additional voltage drop (0.5 volts) in the critical path of the assembly. In practice, it has been possible to verify with the values indicated in FIG. 2 and a reference resistance produced in diffusion of source / drain type of transistor P that the current is stable in a voltage range going from two volts to 5.5 volts for a temperature varying between -50 and + 1500c. Of course, this second variant also works with high resistance values, but there are then the same drawbacks (slower response time, size).

Avec un dispositif selon l'une quelconque des variantes décrites précédemment, on obtient un courant de référence Ir, duquel on peut obtenir d'autres courants de référence, par des montages en miroir de courant. Un tel montage est par exemple montré sur la figure 2 : un transistor T7 de type N et natif est monté en miroir de courant par rapport au transistor T2 : sa grille est commandée par la grille du transistor T2. Une autre résistance de référence Rr' est connectée au drain du transistor T7 sur une borne. With a device according to any one of the variants described above, a reference current Ir is obtained, from which other reference currents can be obtained, by current mirror assemblies. Such an arrangement is for example shown in FIG. 2: an N-type and native T7 transistor is mounted as a current mirror with respect to the transistor T2: its gate is controlled by the gate of the transistor T2. Another reference resistor Rr 'is connected to the drain of transistor T7 on one terminal.

L'autre borne est reliée à la tension d'alimentation
Vcc. On utilisera de préférence la même technologie de fabrication pour les résistances de référence. On obtient un courant de référence stable Ir'. Notamment, on a pu vérifier en pratique que l'évolution de la tension au drain du transistor T7 avec la tension d'alimentation Vcc est parfaitement parallèle entre 1.6 et 6 volts. Pour la réalisation pratique du dispositif, il est à noter que l'on choisit de préférence un transistor T7 à canal long, par exemple avec une longueur de canal supérieure à 5 microns en technologie 1 micron, pour s'affranchir des effets de canal court qui nuisent à la stabilité en courant en mode saturé (avec un canal long, le courant de saturation ne dépend plus de la tension drain-source).The other terminal is connected to the supply voltage
Vcc. The same manufacturing technology will preferably be used for the reference resistors. A stable reference current Ir 'is obtained. In particular, it has been possible to verify in practice that the evolution of the voltage at the drain of transistor T7 with the supply voltage Vcc is perfectly parallel between 1.6 and 6 volts. For the practical realization of the device, it should be noted that a long channel T7 transistor is preferably chosen, for example with a channel length greater than 5 microns in 1 micron technology, to overcome short channel effects which affect current stability in saturated mode (with a long channel, the saturation current no longer depends on the drain-source voltage).

L'invention vient d'être décrite en choisissant dans le des transistors de types de conductivité particuliers. On peut bien entendu choisir des transistors de types de conductivité inversés, sauf à respecter les différents critères exposés. L'ensemble du schéma se déduit aisément, en inversant les types de conductivité et les polarités dans les schémas des figures 1 et 2. The invention has just been described by choosing from the transistors of particular conductivity types. It is of course possible to choose transistors of inverted conductivity types, unless the various criteria set out are observed. The whole diagram is easily deduced, by inverting the types of conductivity and the polarities in the diagrams of Figures 1 and 2.

Le dispositif de référence de courant en circuit intégré selon l'invention offre donc une grande stabilité. Et de par sa conception sans contreréaction, il est transposable d'une technologie de fabrication à l'autre sans simulations, ce qui n'est pas le moindre de ses avantages. The integrated circuit current reference device according to the invention therefore offers great stability. And by design without feedback, it can be transferred from one manufacturing technology to another without simulations, which is not the least of its advantages.

Claims

1. Current reference device in integrated circuit comprising a reference resistor (Rr), characterized in that it comprises a first and a second Mos transistor of the same type of conductivity, the first (T1) having its gate and its drain connected together to a first terminal (A) of the reference resistor, the second (T2) having its gate and its drain connected together to a second terminal (B) of the reference resistor, the first transistor having a higher threshold voltage to that of the second transistor and the two transistors being polarized in saturated mode, the source of each of these transistors being polarized at the same potential as the substrate or the box in which the transistor is made.

2. Reference device according to claim 1, characterized in that it comprises a third Mos transistor (T3) with a threshold voltage greater than that of the first transistor and having its gate connected to its drain, so as to apply to the first transistor a bias current (I1) proportional to the difference of the threshold voltages of said first and third transistors by means of a bias resistor (R1) connected between the first and the third transistor.

3. Generation device according to claim 1, characterized in that the bias circuit comprises a fourth follower transistor

Mos (T4), connected in series with a resistor (R1) to bias the first transistor (Tl), said follower transistor being controlled on its gate by the series mounting of a fifth and a sixth Mos transistors, the fifth transistor (T5) having the same type of conductivity and the same threshold voltage as the follower transistor and and being mounted as a diode, and the sixth Mos transistor (T6) having a threshold voltage greater than that of the first transistor (T1) and being diode mounted, these two transistors being polarized in saturated mode.

4. Device according to any one of claims 1 to 3, characterized in that the reference resistance (Rr) is made in diffusion type drain extension.

5. Device according to any one of claims 1 to 3, characterized in that the reference resistance (Rr) is made in diffusion of source / drain type.

6. Device according to claim 5, characterized in that the bias resistor (R1) is also produced in source / drain type diffusion.

7. Device according to any one of the preceding claims, characterized in that it further comprises at least one mirror structure (T7) of current with respect to the second transistor (T2) to obtain another reference current (Ir ' ) in another reference resistor Rr '.

8. Device according to claim 7, characterized in that the other reference resistor is produced in the same technology as the first (Rr).

9. Device according to claim 7, characterized in that the transistors (T2, T7) used in the current mirror structure are long channel.