FR2723258A1 - Dispositif d'encapsulation de composant micro-electronique - Google Patents

Dispositif d'encapsulation de composant micro-electronique Download PDF

Info

Publication number
FR2723258A1
FR2723258A1 FR9409398A FR9409398A FR2723258A1 FR 2723258 A1 FR2723258 A1 FR 2723258A1 FR 9409398 A FR9409398 A FR 9409398A FR 9409398 A FR9409398 A FR 9409398A FR 2723258 A1 FR2723258 A1 FR 2723258A1
Authority
FR
France
Prior art keywords
chip
component
hybrid circuit
support
spacing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9409398A
Other languages
English (en)
Other versions
FR2723258B1 (fr
Inventor
Loic Hellequin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAT
Societe Anonyme de Telecommunications SAT
Original Assignee
SAT
Societe Anonyme de Telecommunications SAT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAT, Societe Anonyme de Telecommunications SAT filed Critical SAT
Priority to FR9409398A priority Critical patent/FR2723258B1/fr
Publication of FR2723258A1 publication Critical patent/FR2723258A1/fr
Application granted granted Critical
Publication of FR2723258B1 publication Critical patent/FR2723258B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Pour protéger un composant actif microélectronique en pastille nue tel qu'une puce en arséniure de gallium (15) fixée sur un support (14) d'un circuit hybride tel qu'un circuit hybride hyperfréquence, un dispositif d'encapsulation comprend des cales d'espacement (21, 22) fixées sur le support (14) de part et d'autre de la puce et une lamelle de protection (23) fixée sur les cales d'espacement et formant tablier au-dessus de la puce. Les cales et lamelle ménagent un espace libre (EL) autour et au-dessus de la puce. Un joint (24) tel que plot de résine entre la lamelle de protection et le support assure l'étanchéité.

Description

Dispositif d'encapsulation de composant micro
électronique
La présente invention concerne la protection de circuits hybrides contre les agressions de l'environnement atmosphérique, et contre les agressions mécaniques et plus particulièrement un dispositif d'encapsulation de composant actif microélectronique en pastille nue. Cette invention s'applique également à une puce en arséniure de gallium sur un circuit hybride hyperfréquence.
L'utilisation de puces nues nécessite leur protection pour éviter des perturbations de leur fonctionnement dues par exemple à la présence d'un fort taux d'humidité qui provoque une diminution de résistance d'isolement et une augmentation de courant de fuite. La protection des puces nues évite également la dégradation des puces dans le temps due à la présence d'un agent extérieur attaquant chimiquement les puces.
Le type d'encapsulation le plus couramment utilisé est un boîtier enfermant tout le circuit hybride. Des soudures métalliques assurent l'herméticité du boîtier entre le boîtier et le couvercle du boîtier. Dans le cas d'un circuit hybride hyperfréquence, les accès à celui-ci à travers le boîtier sont étanchéifiés par des traversées à perle de verre ; leur mise en oeuvre est délicate et coûteuse et en outre elles provoquent des désadaptations du circuit notamment pour des fréquences supérieures à 20 GHz.
Un second type d'encapsulation consiste à recouvrir par un capot seulement un composant à protéger. Le capot est collé sur le substrat du circuit hybride supportant le composant. Pour minimiser les perturbations électriques dans le cas d'un circuit hyperfréquence, le capot est implanté de façon à ce que les points de contact mécanique entre le circuit et le capot ne recouvrent que des pistes d'alimentation et des lignes d'impédance de 50 Ohms, lesquelles lignes doivent être localement rétrécies au passage sous le capot afin de compenser une désadaptation. Le capot recouvre plusieurs composants voisins du composant à protéger. Cette contrainte sur l'implantation complique la conception du circuit hybride et certaines zones de réglages situées sous le capot ne sont plus accessibles.
Un troisième type d'encapsulation est connue sous le nom "Glob Top" consistant à enrober sélectivement le composant à protéger avec une goutte de résine de silicone. La protection est locale. Dans le cas d'un circuit hyperfréquence comprenant une puce en arséniure de gallium, la résine provoque des contraintes mécaniques trop importantes et risque de détériorer la puce. En outre, la résine en contact direct avec la puce et les fils de câblage introduit des perturbations dues aux capacités parasites et ainsi dégrade les performances électriques du circuit hybride, notamment dans la gamme des très hautes fréquences.
La présente invention vise à remédier aux inconvénients de la technique antérieure en fournissant un dispositif d'encapsulation qui encapsule sélectivement un composant microélectronique de manière économique, sans introduire de contrainte mécanique et électrique sur le composant, et en minimisant les capacités parasites.
A cette fin, un dispositif d'encapsulation d'un composant micro-électronique fixé sur un support d'un circuit hybride est caractérisé en ce qu'il comprend des moyens d'espacement fixés sur le support de part et d'autre du composant, un moyen de protection fixé sur les moyens d'espacement et formant tablier audessus du composant, les moyens d'espacement et de protection ménageant un espace libre autour et audessus du composant, et un moyen de joint entre le moyen de protection et le support. Le moyen de joint assure l'étanchéité en entourant le composant à protéger sans être toutefois en contact avec celui-ci particulièrement grâce au moyen de protection, ce qui supprime les contraintes mécaniques et les perturbations électriques sur le composant afférentes à la technique antérieure.
De préférence, les moyens d'espacement comprennent au moins deux cales ayant une épaisseur supérieure à l'épaisseur hors-tout du composant et de moyens de connexion électrique entre le composant et le circuit intégré.
Le moyen de protection peut être une lamelle s'étendant au moins sur l'espace entre les moyens d'espacement. Le moyen de protection est généralement en matière diélectrique, bien que pour des applications particulières il puisse être métallique et former alors un blindage.
le moyen de joint est un plot de résine s'étendant autour des moyens d'espacement et audessus du moyen de protection, afin que la résine entoure l'espace libre et protège le composant sans être au contact de celui-ci.
Selon une variante de réalisation, les moyens d'espacement et le moyen de protection sont formés en une seule pièce.
D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante de plusieurs réalisations préférées de l'invention en référence aux dessins annexés correspondants dans lesquels
- la figure 1 est une portion d'un circuit hybride connu en coupe longitudinale prise le long de la ligne I-I de la figure 2
- la figure 2 est une portion du circuit hybride connu en coupe transversale prise le long de la ligne
II-II de la figure 1, perpendiculaire à la coupe de la figure 1
- la figure 3 est une vue analogue à la figure 1 en coupe longitudinale prise le long de la ligne III
III de la figure 4, avec le dispositif d'encapsulation selon une première réalisation de l'invention
- la figure 4 est une vue analogue à la figure 2 en coupe transversale prise le long de la ligne IV-IV de la figure 3, avec le dispositif d'encapsulation selon l'invention
- les figures 5 et 6 sont des vues en perspective de variantes de moyens d'espacement et de moyen de protection inclus dans le dispositif d'encapsulation selon l'invention ; et
- la figure 7 est une seconde de réalisation d'un dispositif d'encapsulation de circuit hybride selon l'invention.
L'invention est décrite pour une puce nue en arséniure de gallium (GaAs) montée sur un circuit hybride hyperfréquence. L'invention s'applique également à d'autres composants, par exemple en silicium.
En référence aux figures 1 et 2, une portion d'un circuit hybride 1 comprend un substrat d'alumine 11 collé sur une embase métallique 12 formant un plan de masse en face arrière du circuit hybride.
L'épaisseur du substrat d'alumine est par exemple normalisée à 0,254 mm ou 0,635 mm.
Une fenêtre sensiblement rectangulaire 13 est ménagée à travers le substrat et reçoit un portecomposant métallique 14 sensiblement parallélépipédique et de forme adaptée à la fenêtre 13.
Le porte-composant 14 est collé sur l'embase 12.
La fenêtre 13 et le porte-composant 14 forment une remontée de masse sous la forme d'un trou métallisé, ou via-hole, afin de connecter le plus directement possible à la masse une puce en arséniure de gallium 15 montée en face recto du circuit 1. Plus précisément, la puce 15 est collée sur la face supérieure du porte-composant 14. La puce 15 a une longueur et une largeur comprises entre environ 0,5 et 5 mm et une épaisseur entre environ 50 et 300 ssm.
Le porte-composant 14 a une longueur d'environ 3 à 5 mm, et une largeur au moins égale à la largeur de la puce. La fenêtre 13 a des longueur et largeur légèrement supérieures à celles du porte-composant de manière à permettre le montage de ce dernier et à laisser un interstice libre IN d'environ 50 ssm de largeur tout autour du porte-composant 14 lorsque ce dernier est collé sur l'embase 12.
La puce 15 est interconnectée électriquement par un procédé connu en soi avec le reste du circuit hybride 1, et plus particulièrement avec le substrat 11 et le porte-composant 14. Le procédé d'interconnexion électrique est par exemple un microcâblage de type liaison à boule dit "ball bonding", ou liaison par picot dit "wedge bonding".
Schématiquement, le microcâblage consiste à souder par thermocompression, ou bien par pression et vibration sonores un fil d'or 16 entre la puce 15 et le porte-composant 14 comme montré à la figure 1, ou un fil d'or 17 entre la puce 15 et le substrat 11 comme montré à la figure 2. De préférence, dans le cas général où plusieurs fils de connexion 17 entre la puce 15 et le substrat 11 sont nécessaires, ceuxci sont soudés soit sur un seul côté de la puce 15, soit sur deux côtés opposés de la puce, comme montré à la figure 1 ou 2. Ainsi, au moins deux côtés de la puce ne présentent pas de fil de connexion 17.
Selon une première réalisation de l'invention montrée aux figures 3 et 4, deux cales d'espacement 21 et 22 sont collées parallèlement sur deux bords transversaux de la face supérieure du porte-composant 14 de part et d'autre de la puce 15. Ces deux bords correspondent aux deux côtés de la puce ne recevant pas de fil de connexion 17. Les cales 21 et 22 sont longilignes, sensiblement parallélépipédiques et leur longueur est sensiblement égale à la longueur des bords du porte-composant 14 sur lesquels elles sont collées.
Une lamelle de protection 23 est collée sur les cales 21 et 22. La lamelle 23 a une épaisseur d'environ 150 ssm et une longueur et une largeur légèrement supérieures à celles de la fenêtre 13 du substrat. Selon une première variante correspondant plus particulièrement à un circuit hyperfréquence, les cales 21 et 22 et la lamelle 23 sont en matière diélectrique telle que verre ou alumine. Selon une seconde variante, au moins la lamelle 23 est métallique et forme un blindage pour la puce 15.
Selon encore une troisième variante, la lamelle 23 est en matière diélectrique et les cales 21 et 22 sont métalliques.
La lamelle de protection 23 et les cales d'espacement 21 et 22 constituent un pont au-dessus de la puce 15 de manière à ménager un espace libre EL autour et au-dessus de la puce 15 et des fils de connexion 16 et 17. La puce et les fils de connexion sont ainsi protégés par la lamelle formant tablier au-dessus de la puce. L'épaisseur des cales 21 et 22 est supérieure à l'épaisseur de la puce 15, y compris avec les fils de connexion 16 et 17. Les cales existent ainsi en différentes épaisseurs de manière à laisser une distance sensiblement égale à 100 ssm entre les faces en regard de la puce 15 et la lamelle 23; cependant, pour réduire le coût de fabrication des cales, celles-ci peuvent être uniformisées à une seule épaisseur, plusieurs cales de cette épaisseur étant superposées et collées ensemble dans le cas d'une puce plus épaisse.
Un cordon de résine de silicone est ensuite déposé entre la lamelle 23 et le substrat 11 manuellement à l'aide d'un pic ou avec un distributeur de résine. Le cordon déborde de la périphérie de la lamelle sur environ 300 bm pour former un joint entre la lamelle 23 et le substrat 11. Un plot de résine de silicone est ensuite déposé sur la lamelle 23, soit à la seringue ou au pinceau, ou encore avec un distributeur de résine manuel ou automatique. Le plot de résine recouvre entièrement la lamelle 23 et déborde sur le cordon précédemment déposé de sorte que le cordon et le plot déposés en deux opérations successives ne forment plus qu'un seul plot de résine 24. La résine est choisie en fonction de sa viscosité de sorte qu'elle ne pénètre sensiblement pas sous la lamelle 23 ou si elle pénètre légèrement sous la lamelle, qu'elle n'atteigne pas la puce 15. L'étalement de la résine autour de la puce 15 sans être en contact avec celleci est d'autant mieux contrôlée visuellement que la lamelle 23 est transparente et ainsi en verre.
Toutefois, si la puce 15 est sensible à la lumière, l'épaisseur de la résine au-dessus de la lamelle de protection 23 est choisie pour former une couche opaque et ainsi protéger la puce 15 de la lumière.
Des variantes de réalisation de la lamelle 23 et des cales 21 et 22 sont maintenant décrites en référence aux figures 5 et 6.
Selon la figure 5, les cales longilignes 21 et 22 sont remplacées par quatre cales 210 en forme de petits cubes ou de petits cylindres. Les quatre cales 210 sont collées aux quatre coins de la face avant du porte-composant 14 autour de la puce 15. La lamelle 23 est ensuite collée sur les cales 210. Cette variante permet d'interconnecter la puce 15 avec le substrat 11 par des fils disposés sur un ou plusieurs cotés quelconques de la puce.
Selon la figure 6, les cales et la plaquette sont usinées en une seule pièce d'espacement et de protection 230. La pièce 230 ainsi monolithique a un profil en forme de U et comprend deux branches longilignes parallèles 231 et 232 et un plateau 233.
Comme les câles 21 et 22 par rapport à la lamelle 23, les branches 231 et 232 saillent le long de deux bords opposés de la face inférieure du plateau 233.
Selon une autre variante, la pièce monolithique présente des pieds sous les quatre coins du plateau, d'une manière analogue aux cales 210.
En référence à la figure 7, un circuit hybride la comprend un substrat d'alumine lla sur lequel est directement collée une puce 15a. La puce 15a est interconnectée d'une manière connue en soi au substrat lla par des fils de connexion 16a.
Deux cales d'espacement 21a et 22a sont collées parallèlement de part et d'autre de la puce 15a. Une lamelle de protection 23a est ensuite collée sur les cales 21a et 22a pour ménager un espace libre ELa autour et au-dessus de la puce 15a et des fils de connexion 16a. Un plot de résine 24a est ensuite déposé pour englober la lamelle 23a et former un joint entre la lamelle 23a et le substrat lla.

Claims (7)

REVENDICATIONS
1 - Dispositif d'encapsulation d'un composant micro-électronique (15; 15a) fixé sur un support (14; lla) d'un circuit hybride, caractérisé en ce qu'il comprend
- des moyens d'espacement (21, 22 ;21a, 22a) fixés sur le support (14; lla) de part et d'autre du composant,
- un moyen de protection (23; 23a) fixé sur les moyens d'espacement et formant tablier au-dessus du composant, les moyens d'espacement et de protection ménageant un espace libre (EL; ELa) autour et audessus du composant, et
- un moyen de joint (24; 24a) entre le moyen de protection et le support.
2 - Dispositif d'encapsulation conforme à la revendication 1, caractérisé en ce que les moyens d'espacement comprennent au moins deux cales (21, 22; 21a, 22a) ayant une épaisseur supérieure à l'épaisseur hors-tout du composant et de moyens de connexion électrique (16, 17; 16a) entre le composant et le circuit hybride.
3 - Dispositif d'encapsulation conforme à la revendication 1 ou 2, caractérisé en ce que le moyen de protection est une lamelle (23, 23a) s'étendant au moins sur l'espace entre les moyens d'espacement (21, 22; 21a, 22a).
4 - Dispositif d'encapsulation conforme à l'une quelconque des revendications 1 à 3, caractérisé en ce que le moyen de joint (24; 24a) est un plot de résine (24; 24a) s'étendant autour des moyens d'espacement (21, 22; 2la, 22a) et au-dessus du moyen de protection (23; 23a).
5 - Dispositif d'encapsulation conforme à l'une quelconque des revendications 1 à 4, dans lequel le moyen de protection (23; 23a) est en matière diélectrique.
6 - Dispositif d'encapsulation conforme à l'une quelconque des revendications 1 à 4, dans lequel le moyen de protection (23; 23a) est métallique.
7 - Dispositif d'encapsulation conforme à l'une quelconque des revendications 1 à 6, dans lequel les moyens d'espacement (231, 232) et le moyen de protection (233) sont formés en une seule pièce (230).
FR9409398A 1994-07-27 1994-07-27 Dispositif d'encapsulation de composant micro-electronique Expired - Fee Related FR2723258B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9409398A FR2723258B1 (fr) 1994-07-27 1994-07-27 Dispositif d'encapsulation de composant micro-electronique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9409398A FR2723258B1 (fr) 1994-07-27 1994-07-27 Dispositif d'encapsulation de composant micro-electronique

Publications (2)

Publication Number Publication Date
FR2723258A1 true FR2723258A1 (fr) 1996-02-02
FR2723258B1 FR2723258B1 (fr) 1997-01-17

Family

ID=9465871

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9409398A Expired - Fee Related FR2723258B1 (fr) 1994-07-27 1994-07-27 Dispositif d'encapsulation de composant micro-electronique

Country Status (1)

Country Link
FR (1) FR2723258B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2764116A1 (fr) * 1997-06-03 1998-12-04 Telecommunications Sa Dispositif de connexion et protection de circuit micro-electronique hyperfrequence

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240664A (ja) * 1985-04-17 1986-10-25 Fujitsu Ltd 半導体装置
JPS6239036A (ja) * 1985-08-13 1987-02-20 Shimadzu Corp ハイブリツドｉｃ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240664A (ja) * 1985-04-17 1986-10-25 Fujitsu Ltd 半導体装置
JPS6239036A (ja) * 1985-08-13 1987-02-20 Shimadzu Corp ハイブリツドｉｃ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 011, no. 088 (E - 490) 18 March 1987 (1987-03-18) *
PATENT ABSTRACTS OF JAPAN vol. 011, no. 220 (E - 524) 16 July 1987 (1987-07-16) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2764116A1 (fr) * 1997-06-03 1998-12-04 Telecommunications Sa Dispositif de connexion et protection de circuit micro-electronique hyperfrequence

Also Published As

Publication number Publication date
FR2723258B1 (fr) 1997-01-17

Similar Documents

Publication Publication Date Title
EP0497948B1 (fr) Procede et dispositif d'encapsulation hermetique de composants electroniques
EP1715520B1 (fr) Dispositif de protection d'un circuit électronique
US6114635A (en) Chip-scale electronic component package
EP0228953B1 (fr) Boîtier d'encapsulation d'un circuit électronique
EP1093159A1 (fr) Procédé d'encapsulation de composants électroniques
FR2940588A1 (fr) Ensemble multicomposant blinde a montage en surface
FR2704690A1 (fr) Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
WO2004057670A1 (fr) Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche
EP1657749A2 (fr) Boitier microelectroniques multiplans avec blindage interne
EP0334747A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfréquence
FR2723258A1 (fr) Dispositif d'encapsulation de composant micro-electronique
FR2565030A1 (fr) Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure
FR2503458A1 (fr) Tete optique
FR2620275A1 (fr) Boitier pour le montage en surface d'un composant fonctionnant en hyperfrequences
EP0374007B1 (fr) Dispositif d'encapsulation hermétique pour composants électroniques
CA2054912A1 (fr) Methode de protection de composants electroniques d'un circuit contre les radiations et dispositif utilisant cette methode
FR2651923A1 (fr) Circuit integre de puissance.
EP1036489B1 (fr) Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
FR2771889A1 (fr) Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
FR2817656A1 (fr) Isolation electrique de microcircuits regroupes avant collage unitaire
FR2584865A1 (fr) Composant electronique comportant un condensateur
EP0901165A1 (fr) Boítier à microcircuit intégré et procédé de montage de microcircuit intégré
FR2953063A1 (fr) Procede d'encapsulation de composants electroniques sur tranche
FR2758417A1 (fr) Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention

Legal Events

Date Code Title Description
CA Change of address
CD Change of name or company name
TP Transmission of property
TP Transmission of property
ST Notification of lapse

Effective date: 20110331