FR2721156A1 - Circuit de linéarisation à prédistorsion. - Google Patents

Abstract

L'invention concerne un circuit de linéarisation à prédistorsion comprenant un circuit séparateur (DIV) ayant une entrée (E) et une première et une deuxième sorties alimentant en parallèle un premier (B1) et un deuxième (B2) étages dont l'un au moins présente une caractéristique définie de distorsion et un circuit de combinaison (COM) recevant sur une première et une deuxième entrées les signaux délivrés par le premier (B1) et le deuxième (B2) étages et présentant une sortie de recombinaison (S). Selon l'invention le premier (B1) et le deuxième (B2) étages présentent un premier (T1) et un deuxième (T2) transistors ayant des dimensions différentes leur conférant des caractéristiques de non-linéarité différentes, de telle sorte que le premier étage (B1) présente, à tension égale à l'entrée du circuit de linéarisation, un niveau de non-linéarité plus élevé que le deuxième étage (B2).

Description

La présente invention a pour objet un circuit de linéarisation à

prédistorsion comprenant un circuit séparateur ayant une entrée constituant l'entrée du circuit de linéarisation et une première et deuxième sorties alimentant en parallèle respectivement un premier et un deuxième étages dont l'un au moins présente une caractéristique définie de distorsion, et un circuit de combinaison recevant sur une première et une deuxième entrées les signaux délivrés respectivement par le premier et le deuxième étages et présentant une sortie de recombinaison qui constitue la sortie du circuit de linéarisation. Un tel circuit, qui est connu en tant que circuit à configuration dite en "pont", permet d'obtenir une grande flexibilité et d'éviter de faire fonctionner

le circuit dans les conditions de distorsion élévée.

Une configuration en simple pont met ainsi en oeuvre la division d'un signal en deux composantes ayant entre elles une différence de phase égale à 90 ou 180' à l'aide d'un diviseur de puissance. Un des signaux est alors traité par une branche linéaire constituant le

premier étage et l'autre signal par une branche non-

linéaire constituant le deuxième étage. Dans la branche linéaire, la phase et l'amplitude du signal ne sont pas modifiées. Par contre, dans la branche non-linéaire,

l'amplitude et la phase du signal sont modifiées.

Ensuite, les deux signaux sont combinés avec une amplitude et une phase appropriées par exemple obtenues à l'aide d'un atténuateur et d'un déphaseur, dans un circuit de combinaison qui est en général du même type que celui utilisé pour obtenir la division du signal d'entrée. Le résultat de ce traitement est que le signal présent à l'entrée du circuit de linéarisation peut présenter une expansion de gain et un retard, ou bien une avance, de phase qui peuvent être rendus complémentaires de ceux du transmetteur dont la linéarisation doit être obtenue. Un tel circuit de linéarisation peut être en particulier mis en oeuvre pour des transmissions par satellite impliquant une pluralité de porteuses. L'invention a pour objet de permettre aux amplificateurs de puissance mis en oeuvre pour cette transmission de fonctionner au plus près de leur caractéristique de saturation, ce qui permet d'améliorer leur rendement et par conséquent leur fonctionnalité. Une telle considération est également valable pour des transmetteurs destinés à l'amplification de signaux présentant une enveloppe non constante par exemple à modulation QPSK filtrée c'est-à-dire à modulation en

quadrature à déplacement de phase.

Les circuits de linéarisation à prédistorsion se sont imposés de préférence aux circuits de linéarisation d'autres types en raison de leur efficacité, de leur simplicité et leur faible consommation, en raison également du fait qu'ils

n'introduisent pas d'atténuation du signal à la sortie.

La mise en oeuvre d'un circuit de linéarisation à prédistorsion est également utile dans des configurations d'antennes distribuées (réseaux, systèmes multi-ports, etc..) pour augmenter la linéarité et en même temps diminuer les exigences de suivi de phase

et de gain entre les différents éléments amplificateurs.

Un circuit de linéarisation à prédistorsion est en général disposé entre l'amplificateur du canal correspondant, et le transmetteur à tube à ondes progressives, ou bien dans le cas d'un amplificateur de puissance intégrée, est intégré directement pour former un bloc d'amplification. Sa fonction est de fournir des caractéristiques d'amplitude et de phase qui sont le complément de celles du transmetteur pour en compenser la distorsion. Le résultat final que permet d'obtenir cette linéarisation est que le transmetteur peut être utilisé très près de sa région de saturation tout en conservant

une linéarité nominale satisfaisante.

Les circuits de linéarisation d'un type connu et qui se présentent sous forme d'un pont comportent en général une branche linéraire constituée par une simple connexion, par un déphaseur et/ou par un atténuateur

variable ou bien par un amplificateur. La branche non-

linéraire met en oeuvre un élément introduisant une distorsion telle qu'une diode PIN ou SCHOTTKY ou bien des transistors à effet de champ de type MESFET à simple ou

double porte.

Un des paramètres importants de circuits de

linéarisation est le rapport d'amplitude du pont c'est-à-

dire le rapport entre les deux signaux de sortie des deux branches, ce rapport devant être idéalement le plus

proche possible de 0 dB.

La présente invention a pour objet un circuit de linéarisation à prédistorsion qui soit simple quant à son architecture et qui permette de maintenir facilement un rapport d'amplitude du pont sans introduire

d'atténuation de signal.

L'idée de base est de jouer sur la caractéristique des transistors disposés dans l'une et l'autre branches de manière à leur conférer une propriété de non-linéarité différente. En particulier, l'invention repose sur la possibilité, dans le cas des circuits intégrés monolithiques hyperfréquence (MMIC), de réaliser

des transistors de type MESFET de tailles différentes.

Le circuit de linéarisation selon l'invention est ainsi caractérisé en ce que le premier et le deuxième étages présentent respectivement un premier et un deuxième transistors ayant des dimensions différentes leur conférant des caractéristiques de non-linéarité différentes, de telle sorte que le premier étage présente, à tension égale à l'entrée du circuit de linéarisation un niveau de non-linéarité plus élévé que

le deuxième étage.

Selon un mode de réalisation préféré, le premier et deuxième transistors sont des transistors à effet de champ, en particulier de type MESFET, ayant respectivement une première et une deuxième portes dont les largeurs sont dans un rapport donné différent de l'unité, ce rapport pouvant par exemple être compris entre 2 et 10 et de préférence égal à 4. Lesdits transistors MESFET présentent avantageusement chacun une borne de polarisation de grille et une borne de polarisation de drain séparées, qui permettent d'ajuster

plus finement leurs caractéristiques de distorsion.

Il est avantageux que le circuit séparateur et le circuit de combinaison présentent une impédance nominale de 100 . A cet effet, le circuit séparateur et le circuit de combinaison peuvent présenter une branche série comportant successivement un premier, un deuxième et un troisième condensateurs en série et constituant une branche de sortie pour le circuit séparateur ou une branche d'entrée pour le circuit de combinaison, une première self ayant une première borne connectée à une première borne du deuxième condensateur, une deuxième self ayant une première borne connectée à une deuxième borne du deuxième condensateur, un quatrième condensateur connecté entre les deuxièmes bornes de la première et de la deuxième selfs, une résistance connectée entre la deuxième borne de la deuxième self et une première borne de tension d'alimentation, en général la masse, la deuxième borne de la première self constituant une borne d'entrée pour le circuit séparateur et une borne de

sortie pour le circuit de combinaison.

Le premier étage peut présenter un élément déphaseur, par exemple une ligne à retard. Le circuit séparateur, le circuit de combinaison, le premier et le deuxième étages sont de préférence disposés sur un premier substrat en technologie MMIC, alors que la ligne à retard disposée sur un deuxième substrat en technologie

MIC (circuit intégré hyperfréquence).

L'invention sera mieux comprise à la lecture

de la description qui va suivre, donnée à titre d'exemple

non limitatif en référence aux dessins annexés dans lesquels: - la figure 1 représente un schéma d'un circuit de linéarisation à prédistorsion du type pont à deux branches selon l'Art Antérieur; - la figure 2 est une illustration du fonctionnement du circuit de linéarisation de la figure 1; - la figure 3 représente un schéma d'un circuit séparateur ou d'un circuit de combinaison à impédance nominale 50 Q selon l'Art Antérieur; - la figure 4 représente un mode de réalisation préférée d'un circuit de linéarisation à prédistorsion selon la présente invention; - la figure 5 représente une variante de réalisation à deux substrats du circuit de la figure 4; - les figures 6a à 6e représentent les caractéristiques de non-linéarité du circuit de la figure 4 en fonction de différents réglages de la ligne à retard correspondant à des déphasages de respectivement 0 (référence), 10', 20', 30 et 40; - la figure 7 représente les caractéristiques de courbes de réponse en mode "petits signaux" entre 11 et 14 GHz correspondant au cas de la figure 6_; - les figures 8a et 8_ représentent des courbes montrant les réglages possibles pour deux valeurs de tension de grille et de drain du circuit de la figure 4, ces valeurs étant comprises entre 1,5 et 3,5 V pour

VD1 et VD2, et entre -0,5 et -1,5 V pour VG1 et VG2.

Le circuit de linéarisation à prédistorsion de l'Art Antérieur représenté à la figure 1 est du type à simple pont. Dans celui-ci, le signal d'entrée Vi est séparé par un circuit séparateur DIV en deux signaux présentant entre eux une différence de phase égale à 90 ou à 180'. L'un de ces signaux est traité par un étage formant une première branche B1 constituant une branche non-linéaire alors que l'autre signal est traité par une deuxième étape formant une deuxième branche B2 qui est une branche linéaire, c'est-à-dire une branche dans laquelle l'amplitude et la phase du signal ne sont pas modifiées. Dans la branche non-linéaire B1, l'amplitude et la phase du signal sont modifiées, après quoi les deux signaux en sortie des deux branches, dénommés Vl et V2, sont introduits avec l'amplitude et la phase requises dans un circuit de combinaison COM qui est en général le même que le circuit séparateur DIV mais fonctionnant en inversant les entrées et les sorties. On notera que la première branche B1 comporte un circuit déphaseur DEPH (et éventuellement un atténuateur ATT), ce qui permet d'obtenir l'amplitude et la phase souhaitées du signal VI. Le signal V0 de sortie du circuit de linéarisation à prédistorsion qui sera introduit à l'entrée du transmetteur, présente alors des caractéristiques de gain et de phase qui sont complémentaires de celles du

transmetteur, de manière à en compenser la distorsion.

Cette compensation de distorsion est illustrée à la figure 2 dans laquelle, le vecteur V2 a son amplitude multipliée par 2 à la sortie de la branche linéaire B2 alors que le vecteur Vl, à la sortie de la branche non-linéaire B1, a son amplitude multipliée par un facteur inférieur à 2, par exemple 1,5, en raison de la compression de niveau correspondant à sa caractéristique de non-linéarité, et, qui est soumis à une avance de phase par exemple de 30'. Si la phase et l'amplitude des signaux V1 et V2 sont correctement ajustés, le vecteur représentant le signal V0 en sortie du circuit en pont présente une augmentation d'amplitude (expansion de niveau) ainsi qu'une avance de phase. Il est important de noter que pour obtenir une linéarisation efficace, l'amplitude du vecteur linéaire et du vecteur

non-linéaire en sortie des branches linéaires et non-

linéaires c'est-à-dire des signaux V1 et V2 doit être similaire. Ainsi qu'il a été mentionné ci-dessus, le rapport d'amplitude entre ces deux signaux normalement désigné comme étant le rapport d'amplitude du pont, varie

en général entre 0 dB et -4 dB.

En se rapportant à la figure 4, le circuit de linéarisation selon l'invention qui est du type général représenté à la figure 1, comporte un circuit séparateur DIV et un circuit de combinaison COM, qui peuvent être du type connu représenté à la figure 3, ou bien, comme on le

verra dans la suite de la description, du type représenté

correspondant à une impédance nominale de 100 Q. Les deux branches B1 et B2 comportent des transistors à effet de champ de type MESFET, respectivement T1 et T2, montés en source suiveuse. Les portes G des transistors T1 et T2 sont reliées à la sortie respective du circuit séparateur DIV par des selfs série respectivement L3 et L9, et leurs drains D sont reliés par des selfs série respectivement L6 et L12 aux entrées respectives de circuit de combinaison COM. Chacun des transistors T1 et T2 présente un réseau de polarisation de grille à savoir avec une self L4 série et un condensateur C4 en dérivation sur la masse pour une borne de tension de grille réglable VG1 pour la branche B1 et une self série L10 et un condensateur en dérivation C12 pour une borne de tension de polarisation de grille VG2 pour la branche B2. De même, pour polariser le drain des transistors T1 et T2, un montage similaire est mis en oeuvre à savoir, une self L5 et un condensateur C6, pour une borne de tension de drain VD1 réglable pour le transistor T1 de la branche B1 et une self Lll et un condensateur C14 pour une borne de tension de drain VD2 réglable pour le transistor T2 de la branche B2. En outre, une résistance et un condensateur en série sont montés en contre-réaction drain-grille à savoir R2 et C5

pour le transistor T1 et R4 et C13 pour le transistor T2.

Les transistors T1 et T2 sont des transistors MESFET présentant des largeurs de portes différentes, cette largeur de porte étant plus faible pour le

transistor T1 de la branche non-linéaire B1.

L'invention met en oeuvre une des possibilités que permet la technologie MMIC qui est de dimensionner les composants individuels (transistors, inductances,

condensateurs, résistances, etc..).

Dans le cas des transistors MESFET, ce dimensionnement est obtenu en jouant sur la largeur de grille Gw. Pour un transistor MESFET, la puissance délivrée en sortie Po est en relation directe avec la largeur de grille Gw (exprimé en mm) par la relation linéaire: Po = KGw La constante K (en W/mm) constitue la densité de puissance et sa valeur est une caractéristique du procédé MMIC employé alors que la valeur de K ne varie que faiblement en fonction de la fréquence de fonctionnement. La valeur de K est sensiblement égale à 0,5 W/mm pour des procédés MMIC de puissance au voisinage de 10GHz, est de l'odre de 0, 2 W/mm ou même moins pour

des procédés à faible bruit ou d'usage général.

Dans les branches B1 et B2 du pont du circuit de prédistorsion selon l'invention, la mise en oeuvre de transistors T1 et T2 de taille différente, à savoir, un

transistor de petite taille T1 dans la branche non-

linéaire B1 et un transistor T2 de taille plus élevée dans la branche linéraire B2 permet d'obtenir, sur une certaine gamme de valeurs de la puissance d'entrée, que

le petit transistor T1 opère dans une région non-

linéaire, alors que le transistor de plus grande dimension T2 opère dans sa région de linéarité. Par définition, on considérera qu'un transistor est dans sa région de linéarité lorsque l'écart de linéarité correspond à une compression inférieure à une valeur

relative donnée, par exemple 1 dB.

Si par exemple, le transistor T1 présente une largeur de grille G1 quatre fois inférieure à celle G2 du transistor T2, il présente sur sa caractéristique de puissance en sortie, une puissance de sortie à une compression de 1 dB qui sera approximativement de 6 dB

inférieure à celle du transistor T2.

Plus on augmente le rapport entre les largeurs de porte, plus on augmente la gamme de puissance d'entrée pour laquelle le circuit de linéarisation est à même de fournir une compensation, mais il en résulte également que le circuit consomme plus de puissance continue. Cette gamme de puissance d'entrée dans laquelle la compensation est possible est limitée par les caractéristiques de compression du transistor T2 et par la puissance d'entrée maximale admissible sur le transistor T1 compatible avec

un fonctionnement fiable.

En pratique, le rapport G2/G1 est compris

entre 2 et 10, la valeur préférée étant égale à 4.

On remarquera que la présence d'un transistor MESFET dans chacune des deux branches du pont présente également un autre avantage important. En effet, ces transistors fournissent du gain à chacune des branches, ce qui fait que le rapport d'amplitude du pont est maintenu à une valeur proche de 0 dB, ce qui permet d'obtenir une efficacité de linéarisation maximale. On remarquera que ce n'est pas le cas par exemple des ponts de l'Art Antérieur dans lesquels des éléments passifs tels que des diodes PIN sont mises en oeuvre pour introduire de la distorsion. Dans ce cas la branche introduisant la distorsion produit également une atténuation, cette atténuation devant être également introduite dans la branche linéaire de manière à obtenir la meilleure efficacité de la linéarisation, ce qui a pour effet d'augmenter sans nécessité les pertes dans le

circuit de linéarisation.

Un élément important du circuit de linéarisation est le choix du réseau constituant le circuit séparateur et le circuit de combinaison. Celui-ci peut être classiquement un réseau d'impédance nominale Q, tel que représenté à la figure 3, qui comporte deux branches présentant chacune trois condensateurs en série, à savoir successivement C21, CO, C22 pour la première branche et C23, C20 et C24 pour la deuxième branche. Une self L20 est connectée entre les bornes communes des condensateurs C21 et CO, d'une part, et C23 et C20, d'autre part. Une self L21 est connectée entre les bornes communes aux condensateurs CO et C22, d'une part, et C20 et C24, d'autre part. En outre, une résistance R0 est connectée entre la borne commune au condensateur C0 et C22 et la masse. La borne commune aux condensateurs C21 et C0 constitue l'entrée E dans le cas d'un circuit séparateur DIV ou la sortie S dans le cas d'un circuit de combinaison COM. La borne commune aux condensateurs C23 et C20 constitue une première sortie S1 dans le cas d'un circuit séparateur DIV et une première entrée E1 dans le cas d'un circuit de combinaison COM. De même, ces bornes communes aux condensateurs CE1 et C24 constitue une deuxième sortie S2 dans le cas d'un circuit séparateur DIV et une deuxième entrée E2 dans le cas d'un circuit de

combinaison COM.

A titre d'exemple, on a:

C21 = C22 = C23 = C24 = 0,1 pF.

CO = C20 = 2C21

L20 = L21 = 0,45nH Suivant une mise en oeuvre préférée de la présente invention, qui est représentée à la figure 4, le circuit séparateur DIV et le circuit de combinaison COM présentent une impédance nominale de 100 Q. Ceci permet de diviser par 2 le nombre de condensateurs nécessaires. En outre, les condensateurs situés au voisinage du double port de sortie du circuit DIV ou d'entrée du circuit COM peuvent être enterrés sous les réseaux de couplage des amplificateurs linéaires et non-linéaires, ce qui permet de diminuer la surface d'arséniure de gallium occupée par

le circuit intégré MMIC.

Comme représenté à la figure 4, le circuit séparateur DIV comporte une borne d'entrée E qui est le point commun à une self Ll et un condensateur C1. L'autre borne du condensateur C1 est connectée d'une part à une première borne d'une résistance Ri d'une valeur de 50 Q dont l'autre borne est à la masse, et d'autre part à une première borne de la self L2. Le condensateur C2 est

connecté entre les deuxièmes bornes des selfs Ll et L2.

Des condensateurs C3 et C10 sont connectés respectivement entre la deuxième borne de Ll et la self L3, d'une part, et la deuxième borne de la self L2 et la borne L9, d'autre part. Le circuit de combinaison COM est réalisé de la même façon, les condensateurs C1, C2, C3 et C10 étant remplacés respectivement par les condensateurs C9, C8, C7 et C16, les selfs Ll et L2 respectivement par les

selfs L7 et L8 et la résistance Ri par la résistance R3.

On notera également que le circuit présente deux bornes X1 et X2 permettant la connexion d'une ligne à retard extérieure LR, ces bornes étant intercalées

entre les condensateurs C7 et C8.

A titre d'exemple, on peut avoir:

C3 = C2 = C6 = C7 = C8 = C16 = 0,125 pF.

C1 = C9 = 0,25 pF.

Ll = L2 = L7 = L8 = 0,63 nH.

R1 = R3 = 50 Q.

Selon l'invention, la mise en phase dans la branche non-linéaire B1 est obtenue à l'aide d'une ligne à retard LR dont l'impédance nominale de 100 Q correspond à celle des circuits DIV et COM. Dans le but d'obtenir des possibilités d'accord correspondant à différentes caractéristiques de linéarisation à obtenir, la ligne à retard LR est de préférence disposée non pas sur la puce MMIC contenant le circuit de linéarisation proprement dit mais à l'extérieur de celle-ci sur un substrat d'alumine 2 qui est utilisé pour assembler la puce 1 pour former un module. Ceci est représenté à la figure 5. La longueur de la ligne est modifiée en changeant le nombre de bornes de liaison élémentaires 5 qui sont connectées en séries par

des liaisons conductrices 3.

On remarquera que, pour obtenir une action de linéarisation moins prononcée, cette ligne en retard LR peut être mise en oeuvre pour permettre une atténuation de l'amplitude du vecteur non-linéaire Vl et donc une augmentation du rapport d'amplitude du pont. Cette atténuation peut être obtenue par exemple en utilisant des résistances 6 à couche mince entre les bornes de liaison élémentaires 5, comme représenté en encadré à la

figure 5.

La mise en oeuvre d'une ligne à retard LR permet d'éviter d'augmenter la complexité du pont

qu'impliquerait l'utilisation d'un déphaseur classique.

La présente invention peut être en particulier mise en oeuvre pour réaliser un circuit de linéarisation à prédistorsion en technologie MMIC selon le procédé LN-05 de THOMSON. Ce procédé est un procédé MESFET ayant une longueur de grille caractéristique de 0,5 R. Le transistor T2 présente 4 doigts qui ont chacun une longueur de 150 g pour une largeur totale de porte de 600 ^.Le petit transistor T1 présente deux doigts

de longueur 75 soit une largeur totale de grille de 150.

On obtient ainsi dans la branche linéaire une distorsion égale à celle de la branche non-linéaire dans une gamme de puissance qui est située à 6 dB au-dessus de la branche non-linéaire. Le gain dans chacune des branches est de l'ordre de 6 dB ce qui maintient un rapport de pont au voisinage de 0 dB, d'o une efficacité maximale de linéarisation et une réduction des les pertes d'insertion globale du circuit de linéarisation. La

consommation globale est de l'ordre de 225 mW.

Les figures 6a à 6e montrent le gain et le déphasage du circuit de linéarisation pour des puissances d'entrée s'échelonnant entre 0 dBm et 15 dBm, et pour des valeurs croissantes de retard induites par la ligne à

retard LR.

La figure 7 représente la courbe de réponse en petits signaux par balayage entre 11 et 14 GHz correspondant à la figure 6d, c'est- à-dire au cas pour lequel l'expansion de gain maximale est obtenue. Ceci correspond au cas o les vecteurs dans la branche linéaire V1 et la branche non-linéaire V2 ont approximativement la même amplitude, mais présentent une différence de phase de 180 . Ceci produit une chute d'environ 15 dB dans la courbe de réponse ainsi que le

montre la figure 7.

La figure 6e présente une configuration pour laquelle l'expansion de gain obtenue est de l'ordre de

11 dB avec une avance de phase approximative de 50'.

La configuration représentée à la figure 4 permet de polariser séparément les grilles et les drains des transistors T1 et T2. Ceci permet des ajustements supplémentaires des circuits de linéarisation. Bien entendu, s'il n'est pas souhaité de réaliser de tels ajustements, les transistors T1 et T2 peuvent être polarisés par des tensions de polarisation prédéterminées

et fixes.

Les figures 8a et 8b montrent les changements de caractéristiques qui peuvent être obtenus en ajustant 14 séparément les tension de drain (VD1, VD2) et de porte VG1, VG2) des transistors T1 et T2. En particulier il est possible d'obtenir un retard de phase ou une avance de phase tout en maintenant une expansion de gain.5

Claims (10)

REVENDICATIONS

1. Circuit de linéarisation à prédistorsion comprenant un circuit séparateur ayant une entrée constituant l'entrée du circuit de linéarisation et une première et une deuxième sorties alimentant en parallèle respectivement un premier et un deuxième étages dont l'un au moins présente une caractéristique définie de distorsion et un circuit de combinaison recevant sur une première et une deuxième entrées les signaux délivrés respectivement par le premier et le deuxième étages et présentant une sortie de recombinaison qui constitue la sortie du circuit de linéarisation caractérisé en ce que le premier et le deuxième étages présentent respectivement un premier (T1) et un deuxième (T2) transistors ayant des dimensions différentes leur conférant des caractéristiques de non-linéarité différentes, de telle sorte que le premier étage présente, à tension égale à l'entrée du circuit de linéarisation, un niveau de nonlinéarité plus élevé que

le deuxième étage.

2. Circuit selon la Revendication 1

caractérisé en ce que le premier (T1) et le deuxième (T2) transistors sont des transistors à effet de champ ayant respectivement une première et une deuxième portes dont les largeurs (G1, G2) sont dans un rapport donné

différent de l'unité.

3. Circuit selon la Revendication 2 caractérisé en ce que lesdits transistors à effet de

champ sont des transistors MESFET.

4. Circuit selon la Revendication 3 caractérisé en ce que les transistors MESFET (T1, T2) présentent chacun une borne de polarisation de grille et

une borne de polarisation de drain.

5. Circuit selon l'une des Revendications 2 à

4 caractérisé en ce que le rapport entre les largeurs des portes du deuxième (T2) et du premier (T1) transistors

est compris entre 2 et 10 et de préférence égal à 4.

6. Circuit selon l'une des revendications

précédentes caractérisé en ce que le circuit séparateur (DIV) et le circuit de combinaison (COM) présentent une impédance nominale de 100 Q.

7. Circuit selon la Revendication 6 caractérisé en ce que le circuit séparateur (DIV) et le circuit de combinaison (COM) présentent une branche série comportant successivement un premier (C3, C7), un deuxième (C2, C8) et un troisième (C10, C16) condensateur en série et constituant une branche de sortie pour le circuit séparateur (DIV) ou une branche d'entrée pour le circuit de combinaison (COM), une première self (L1, L7) ayant une première borne connectée à une première borne du deuxième condensateur (C2, C8), une deuxième self (L2, L8) ayant une première borne connectée à une deuxième borne du deuxième condensateur (C2, C8), un quatrième condensateur (Cl, C9) connecté entre les deuxièmes bornes de la première (L1, L7) et de la deuxième self (L2, L8) et une résitance (Rl, R3) connectée entre la deuxième borne de la deuxième self (L2, L8) et une borne de tension d'alimentation, la deuxième borne de la première self (Ll, L7) constituant une borne d'entrée (E) pour le circuit séparateur (DIV) et une borne de sortie (S) pour

le circuit de combinaison (COM).

8. Circuit selon l'une des Revendications

précédentes caractérisé en ce que le premier étage

présente un élément déphaseur.

9. Circuit selon la Revendication 8 caractérisé en ce que l'élément déphaseur est une ligne à retard.

10. Circuit selon l'une des Revendications 8

ou 9 caractérisé en ce que le circuit séparateur (DIV), le circuit de combinaison (COM), le premier (B1) et le deuxième (B2) étages sont disposés sur un premier substrat (1) en technologie MMIC, alors que la ligne à retard (LR) est disposée sur un deuxième substrat (2) en

technologie MIC.