FR2704994A1

FR2704994A1 - Device for delivering a clock signal

Info

Publication number: FR2704994A1
Application number: FR9305364A
Authority: FR
Inventors: Perraud Jean-Claude
Original assignee: Photonis SAS
Current assignee: Photonis SAS
Priority date: 1993-05-05
Filing date: 1993-05-05
Publication date: 1994-11-10

Abstract

Such a device includes a matching circuit (1) for supplying a control signal to the input (9) of an output circuit (2) comprising at least one control transistor (T13a, T13b) which activates a first or a second output transistor (T15, T17) according to the level of the control signal with respect to its switching level. The matching circuit (1) which includes a divider module (3), a control module (11) and a translator module (4) makes it possible to fix the average value of the control signal so that it is equal to the same multiple of base-emitter junction threshold voltage as the switching level of the control transistor (T13a, T13b). Thus the duty cycle of the signal available at the output (10) remains very precise when the temperature varies. Application to integrated circuits for microprocessors.

Description

DISPOSITIF DE DELIVRANCE D'UN SIGNAL D'HORLOGE
Description
La présente invention concerne un dispositif délivrant un signal d'horloge et comportant en série - un circuit adaptateur qui comporte un module diviseur et un module translateur, et qui fournit une tension de commande de rapport cyclique 1/2 à l'entrée d'un circuit de sortie, - ce circuit de sortie comportant un transistor de commande sur la base duquel est appliquée la tension de commande et qui active alternativement, en fonction du niveau du signal de commande par rapport à un niveau dit niveau de commutation du transistor de commande, au moins un premier et un second transistors de sortie, le premier chargeant et le second déchargeant une charge de sortie à dominante capacitive.DEVICE FOR PROVIDING A CLOCK SIGNAL
Description
The present invention relates to a device delivering a clock signal and comprising in series - an adapter circuit which comprises a divider module and a translator module, and which supplies a control voltage of duty cycle 1/2 at the input of a output circuit, - this output circuit comprising a control transistor on the basis of which the control voltage is applied and which activates alternately, as a function of the level of the control signal relative to a level called the switching level of the control transistor , at least a first and a second output transistors, the first charging and the second discharging a predominantly capacitive output load.

Pour de nombreuses applications, des horloges de rapport cyclique de l'ordre de 40% à 60% sont suffisantes. Toutefois, certains circuits intégrés pour microprocesseurs nécessitent des rapports cycliques beaucoup plus précis, par exemple 50% ≈3%. For many applications, clocks with a duty cycle of the order of 40% to 60% are sufficient. However, some integrated circuits for microprocessors require much more precise duty cycles, for example 50% ≈3%.

Un dispositif tel que décrit dans le paragraphe introductif est utilisé dans le circuit d'interface pour microprocesseurs commercialisé sous la référence TDA8000 par la demanderesse. Dans ce dispositif, l'amplitude du signal issu du module diviseur est pratiquement constante en fonction de la température. Puis ce signal est décalé d'une tension égale à la tension seuil d'une jonction base-émetteur par le module translateur, de façon à fournir une tension de commande au circuit de sortie. La valeur moyenne de cette tension de commande est ajustée au niveau de commutation du transistor de commande du circuit de sortie pour la température moyenne de fonctionnement. A device as described in the introductory paragraph is used in the interface circuit for microprocessors marketed under the reference TDA8000 by the applicant. In this device, the amplitude of the signal from the divider module is practically constant as a function of the temperature. Then this signal is offset by a voltage equal to the threshold voltage of a base-emitter junction by the translator module, so as to supply a control voltage to the output circuit. The average value of this control voltage is adjusted to the switching level of the control transistor of the output circuit for the average operating temperature.

Mais ce niveau de commutation, qui est égal à deux fois la tension seuil d'une jonction base-émetteur, varie avec la température de telle sorte que la valeur moyenne de la tension de commande ne lui est plus ajustée lorsque la température varie. Le rapport cyclique est alors détérioré.However, this switching level, which is equal to twice the threshold voltage of a base-emitter junction, varies with temperature so that the mean value of the control voltage is no longer adjusted to it when the temperature varies. The duty cycle is then deteriorated.

L'invention a pour but de proposer un dispositif qui fournit un rapport cyclique plus précis. The object of the invention is to propose a device which provides a more precise duty cycle.

Pour cela, un dispositif selon l'invention et tel que défini dans le paragraphe introductif est caractérisé en ce que le circuit adaptateur comporte un module de contrôle qui injecte, dans une résistance de sortie du module diviseur, un courant destiné à créer à ses bornes une chute de potentiel égale à un multiple de tension de seuil de jonction base-émetteur tel que la valeur moyenne du signal de commande soit égale au même multiple de tension de seuil de jonction base-émetteur que le niveau de commutation du transistor de commande. For this, a device according to the invention and as defined in the introductory paragraph is characterized in that the adapter circuit comprises a control module which injects, into an output resistor of the divider module, a current intended to create at its terminals a potential drop equal to a multiple of base-emitter junction threshold voltage such that the average value of the control signal is equal to the same multiple of base-emitter junction threshold voltage as the switching level of the control transistor.

Ainsi le signal de commande, qui est fourni par le circuit adaptateur au transistor de commande du circuit de sortie, suit les variations du niveau de commutation du transistor de commande lorsque la température varie. Thus the control signal, which is supplied by the adapter circuit to the control transistor of the output circuit, follows the variations in the switching level of the control transistor when the temperature varies.

Dans un mode de réalisation particulièrement avantageux, le module de contrôle comporte des moyens pour copier, aux bornes d'une résistance dite résistance témoin, une tension prise sur au moins une jonction base-émetteur, le courant dit courant d'asservissement qui traverse alors la résistance témoin étant délivré sur le collecteur d'un transistor dit transistor témoin dont la base est reliée à la base d'au moins un transistor dit transistor recopieur du module diviseur, et dont l'émetteur est relié d'une part à une masse et d'autre part à l'émetteur du transistor recopieur, de telle sorte que le courant collecteur du transistor recopieur, qui est égal à un multiple du courant d'asservissement, soit injecté dans la résistance de sortie du module diviseur. In a particularly advantageous embodiment, the control module comprises means for copying, across a resistor called a witness resistor, a voltage taken from at least one base-emitter junction, the current called servo current which then flows through the witness resistance being delivered on the collector of a transistor called the witness transistor, the base of which is connected to the base of at least one transistor called the copying transistor of the divider module, and the emitter of which is connected on the one hand to a ground and on the other hand to the emitter of the copying transistor, so that the collector current of the copying transistor, which is equal to a multiple of the servo current, is injected into the output resistance of the divider module.

Ainsi, en jouant sur le rapport des géométries du transistor témoin et du transistor recopieur, ainsi que sur le rapport des valeurs de la résistance témoin et de la résistance de sortie du module diviseur, il est possible de recopier aux bornes de la résistance de sortie du module diviseur le multiple voulu de la tension seuil de la jonction base-émetteur. Thus, by playing on the ratio of the geometries of the control transistor and the copying transistor, as well as on the ratio of the values of the control resistance and the output resistance of the divider module, it is possible to copy over the terminals of the output resistance of the divider module the desired multiple of the threshold voltage of the base-emitter junction.

Dans une première variante de ce mode réalisation, le module translateur comporte au moins une première et une seconde branches comprenant respectivement un premier et un second transistors dont les collecteurs sont reliés à une borne de tension d'alimentation et dont les émetteurs sont respectivement connectés aux premières bornes d'une première et d'une seconde résistances de même valeurs, le premier transistor étant monté en diode et le second transistor recevant sur sa base le signal issu du module diviseur, la seconde borne de la première résistance constituant une sortie du circuit translateur et étant reliée à la sortie d'un miroir de courant dont l'entrée est reliée à la seconde borne de la seconde résistance. In a first variant of this embodiment, the translator module comprises at least first and second branches respectively comprising first and second transistors, the collectors of which are connected to a supply voltage terminal and the emitters of which are respectively connected to first terminals of a first and second resistors of the same value, the first transistor being mounted as a diode and the second transistor receiving on its base the signal from the divider module, the second terminal of the first resistance constituting an output of the circuit translator and being connected to the output of a current mirror whose input is connected to the second terminal of the second resistor.

Dans cette première variante, le signal de commande du transistor de commande du circuit de sortie est obtenu de la façon suivante : le niveau haut de la tension créée aux bornes de la résistance de sortie du module diviseur étant égal à deux fois la tension seuil de la jonction base-émetteur utilisée comme référence par le module de contrôle, cette tension est décalée par le module translateur d'une tension seuil de jonction base-émetteur. In this first variant, the control signal of the control transistor of the output circuit is obtained in the following way: the high level of the voltage created at the terminals of the output resistance of the divider module being equal to twice the threshold voltage of the base-emitter junction used as a reference by the control module, this voltage is offset by the translator module by a base-emitter junction threshold voltage.

Dans une seconde variante de ce mode de réalisation, le module translateur comporte au moins une première et une seconde branches comprenant respectivement un premier et un second transistors dont les collecteurs sont reliés à une borne de tension d'alimentation, dont les bases constituent respectivement une première et une seconde entrées du circuit translateur, sur lesquelles sont respectivement appliqués d'une part le signal issu du module diviseur et d'autre part son inverse, et dont les émetteurs sont respectivement reliés aux premières bornes d'une première et d'une seconde résistances de même valeurs, la seconde borne de la première résistance constituant une sortie du circuit translateur et étant reliée à la sortie d'un miroir de courant, et la seconde borne de la seconde résistance étant reliée à la base d'un troisième transistor monté en diode dont l'émetteur est relié à l'entrée du miroir de courant. In a second variant of this embodiment, the translator module comprises at least first and second branches respectively comprising first and second transistors, the collectors of which are connected to a supply voltage terminal, the bases of which respectively constitute a first and second inputs of the translator circuit, to which are respectively applied on the one hand the signal from the divider module and on the other hand its inverse, and whose emitters are respectively connected to the first terminals of a first and a second resistors of the same value, the second terminal of the first resistance constituting an output of the translator circuit and being connected to the output of a current mirror, and the second terminal of the second resistance being connected to the base of a third transistor diode mounted, the transmitter of which is connected to the input of the current mirror.

Dans cette seconde variante, le signal de commande du transistor de commande du circuit de sortie est obtenu de la façon suivante : le niveau haut de la tension créée aux bornes de la résistance de sortie du module diviseur étant égal à la tension seuil de la jonction base-émetteur utilisée comme référence par le module de contrôle, cette tension est appliquée sur la première entrée du module translateur, et la tension inverse est appliquée sur sa seconde entrée. C'est la différence de ces deux entrées qui est maintenant décalées de deux fois la tension seuil d'une jonction base-émetteur par le module translateur. Cette variante différentielle du module translateur a ainsi l'avantage par rapport à la première variante, de permettre d'utiliser un signal de sortie du module diviseur dont l'amplitude varie davantage avec la température, sans affecter le résultat. In this second variant, the control signal of the control transistor of the output circuit is obtained as follows: the high level of the voltage created at the terminals of the output resistance of the divider module being equal to the threshold voltage of the junction base-transmitter used as a reference by the control module, this voltage is applied to the first input of the translator module, and the reverse voltage is applied to its second input. It is the difference of these two inputs which is now shifted by twice the threshold voltage of a base-emitter junction by the translator module. This differential variant of the translator module thus has the advantage compared to the first variant, of making it possible to use an output signal of the divider module whose amplitude varies more with temperature, without affecting the result.

Un autre but de l'invention est d'améliorer la raideur des fronts du signal d'horloge délivré en sortie du dispositif. Another object of the invention is to improve the stiffness of the edges of the clock signal delivered at the output of the device.

Pour cela, un module translateur d'un dispositif selon l'invention dispose d'une seconde sortie prise sur une troisième branche, parallèle et identique à la première, et un circuit de sortie du dispositif selon l'invention comporte un premier et un second transistors de commande sur les bases desquels sont respectivement appliquées les deux sorties du module translateur, et qui activent respectivement le premier et le second transistors de sortie. For this, a translator module of a device according to the invention has a second output taken on a third branch, parallel and identical to the first, and an output circuit of the device according to the invention comprises a first and a second. control transistors on the bases of which the two outputs of the translator module are respectively applied, and which respectively activate the first and second output transistors.

Ainsi, les commandes des deux transistors de sortie sont dissociées ce qui permet d'obtenir un gain élevé du premier transistor de commande sans limiter le courant de commande des transistors de sortie. Les fronts obtenus sont donc plus raides. Thus, the controls of the two output transistors are dissociated, which makes it possible to obtain a high gain of the first control transistor without limiting the control current of the output transistors. The fronts obtained are therefore stiffer.

De plus, dans un mode de réalisation préférentiel d'un circuit de sortie d'un dispositif selon l'invention, l'émetteur du premier transistor de sortie du circuit de sortie est relié par l'intermédiaire d'une capacité d'accélération au point milieu d'un pont de résistances dont une première extrémité est reliée à une borne de tension d'alimentation et dont une seconde extrémité est reliée à la base du premier transistor de sortie. In addition, in a preferred embodiment of an output circuit of a device according to the invention, the emitter of the first output transistor of the output circuit is connected via an acceleration capacity to the midpoint of a resistance bridge, a first end of which is connected to a supply voltage terminal and a second end of which is connected to the base of the first output transistor.

Cette capacité d'accélération produit une réaction positive permettant d'améliorer la commutation. Les fronts ainsi obtenus sont très raides, même pour une charge faible. This acceleration capacity produces a positive reaction making it possible to improve the switching. The fronts thus obtained are very stiff, even for a low load.

Enfin, dans un autre mode de réalisation d'un circuit de sortie d'un dispositif selon l'invention, le premier transistor de commande et le second transistor de sortie du circuit de sortie sont respectivement protégés par un premier et un second modules d'antisaturation. Finally, in another embodiment of an output circuit of a device according to the invention, the first control transistor and the second output transistor of the output circuit are respectively protected by a first and a second modules of anti-saturation.

L'utilisation de ces modules d'anti-saturation permet d'augmenter la fréquence de travail du circuit de sortie. The use of these anti-saturation modules makes it possible to increase the working frequency of the output circuit.

D'autres particularités, détails et avantages de l'invention seront mis en évidence par la description qui va suivre en regard des dessins annexés qui sont relatifs à des exemples donnés à titre non limitatif, dans lesquels
- la figure 1 est un schéma représentant un exemple d'un dispositif connu de délivrance d'un signal d'horloge,
- la figure 2 est un schéma d'un circuit de sortie du dispositif connu tel que décrit sur la figure 1,
- la figure 3 est un schéma représentant un exemple d'un dispositif de délivrance d'un signal d'horloge selon l'invention,
- la figure 4 est un schéma d'un exemple de module de contrôle d'un dispositif selon l'invention,
- les figures 5 et 6 sont respectivement des schémas d'un sous-ensemble de polarisation et d'un sous-ensemble diviseur d'un exemple de module diviseur d'un dispositif selon l'invention.Other features, details and advantages of the invention will be highlighted by the description which follows with reference to the appended drawings which relate to examples given without limitation, in which
FIG. 1 is a diagram showing an example of a known device for delivering a clock signal,
FIG. 2 is a diagram of an output circuit of the known device as described in FIG. 1,
FIG. 3 is a diagram showing an example of a device for delivering a clock signal according to the invention,
FIG. 4 is a diagram of an example of a control module of a device according to the invention,
- Figures 5 and 6 are respectively diagrams of a polarization sub-assembly and a divider sub-assembly of an example of a divider module of a device according to the invention.

- la figure 7 est un diagramme représentant le signal disponible en sortie d'un module diviseur tel que décrit sur la figure 6,
- la figure 8 est un schéma d'une première variante d'un module translateur d'un dispositif selon l'invention,
- la figure 9 est un schéma d'une seconde variante d'un module translateur d'un dispositif selon l'invention,
- la figure 10 est un schéma d'un exemple de circuit de sortie d'un dispositif selon l'invention.FIG. 7 is a diagram representing the signal available at the output of a divider module as described in FIG. 6,
FIG. 8 is a diagram of a first variant of a translator module of a device according to the invention,
FIG. 9 is a diagram of a second variant of a translator module of a device according to the invention,
- Figure 10 is a diagram of an example of an output circuit of a device according to the invention.

Dans la description qui va suivre, les éléments ayant les mêmes fonctions portent, dans la mesure du possible, les mêmes références. Toutefois les circuits correspondant ne sont pas nécessairement identiques. In the description which follows, the elements having the same functions bear, as far as possible, the same references. However, the corresponding circuits are not necessarily identical.

D'après la figure 1, un dispositif connu de délivrance d'un signal d'horloge comporte un circuit adaptateur 1 et un circuit de sortie 2, le circuit adaptateur 1 comprenant lui-même un module diviseur 3 et un module translateur 4. Une entrée 5 du module diviseur 3 reçoit un signal issu d'un oscillateur connu et non représenté, le niveau de ce signal ayant été adapté au niveau nécessaire en entrée du module diviseur 3. Ce module diviseur 3 fournit, sur une sortie 6, un signal de rapport cyclique 1/2 qui est délivré sur une entrée 7 du module translateur 4. Après translation, le signal, dit signal de commande du circuit de sortie 2, est délivré sur une sortie 8 du module translateur 4 et fournit à une entrée 9 du circuit de sortie 2. Une sortie 10 du circuit de sortie 2 constitue la sortie du dispositif. According to FIG. 1, a known device for delivering a clock signal comprises an adapter circuit 1 and an output circuit 2, the adapter circuit 1 itself comprising a divider module 3 and a translator module 4. A input 5 of the divider module 3 receives a signal from a known oscillator and not shown, the level of this signal having been adapted to the level necessary at the input of the divider module 3. This divider module 3 provides, on an output 6, a signal of cyclic ratio 1/2 which is delivered on an input 7 of the translator module 4. After translation, the signal, called control signal of the output circuit 2, is delivered on an output 8 of the translator module 4 and provides to an input 9 of the output circuit 2. An output 10 of the output circuit 2 constitutes the output of the device.

D'après la figure 2, un circuit de sortie 2 d'un dispositif selon l'art antérieur comporte un transistor de commande
T13 dont le collecteur est d'une part relié à une borne de tension d'alimentation Vcc par l'intermédiaire d'une première résistance
R14, et d'autre part relié à la base d'un premier transistor de sortie T15 correspondant à un montage "Darlington", dont le collecteur est relié à la borne d'alimentation Vcc et dont l'émetteur constitue la sortie 10 du dispositif. L'émetteur du transistor de commande T13 est relié d'une part à une masse par l'intermédiaire d'une seconde résistance R16, et d'autre part à la base d'un second transistor de sortie T17 dont l'émetteur est relié à la masse et dont le collecteur est relié à la sortie 10 du dispositif. La base du transistor de commande T13 constitue l'entrée 9 du circuit de sortie 2 du dispositif.According to FIG. 2, an output circuit 2 of a device according to the prior art comprises a control transistor
T13 whose collector is firstly connected to a supply voltage terminal Vcc via a first resistor
R14, and on the other hand connected to the base of a first output transistor T15 corresponding to a "Darlington" arrangement, whose collector is connected to the supply terminal Vcc and whose emitter constitutes the output 10 of the device . The emitter of the control transistor T13 is connected on the one hand to a ground via a second resistor R16, and on the other hand to the base of a second output transistor T17 whose emitter is connected to ground and whose collector is connected to the output 10 of the device. The base of the control transistor T13 constitutes the input 9 of the output circuit 2 of the device.

Ainsi, le niveau de commutation du transistor de commande T13 est égal à la somme des tensions base-émetteur du second transistor de sortie T17 et du transistor de commande T13. Thus, the switching level of the control transistor T13 is equal to the sum of the base-emitter voltages of the second output transistor T17 and of the control transistor T13.

Lorsque le signal de commande appliqué sur l'entrée 9 du circuit de sortie 2 dépasse ce niveau de commutation, le transistor de commande
T13 active le second transistor de sortie T17, déchargeant une charge de sortie non représentée, connectée à la borne de sortie 10 du dispositif, qui est essentiellement capacitive. Au contraire, lorsqu'il lui est inférieur, le transistor de commande T13 est bloqué et le premier transistor de sortie T15 est activé ce qui charge la charge en sortie 10.When the control signal applied to the input 9 of the output circuit 2 exceeds this switching level, the control transistor
T13 activates the second output transistor T17, discharging an output load not shown, connected to the output terminal 10 of the device, which is essentially capacitive. On the contrary, when it is lower, the control transistor T13 is blocked and the first output transistor T15 is activated, which charges the load at output 10.

Pour que le rapport cyclique du signal de sortie soit proche de 50% quelle que soit la température, il faut donc que la valeur moyenne du signal de commande du circuit de sortie 2 suive les variations du niveau de commutation du transistor de commande
T13 lorsque la température varie. C'est-à-dire que la valeur moyenne de ce signal de commande doit être égale à environ deux fois la tension de seuil d'une jonction base-émetteur moyenne (ou plus précisément à la somme des tensions seuil des jonctions base émetteur des transistors T13 et T17).So that the duty cycle of the output signal is close to 50% whatever the temperature, it is therefore necessary that the average value of the control signal of the output circuit 2 follow the variations of the switching level of the control transistor
T13 when the temperature varies. This means that the average value of this control signal must be equal to approximately twice the threshold voltage of an average base-emitter junction (or more precisely the sum of the threshold voltages of the base emitter junction of the transistors T13 and T17).

D'après la figure 3, un dispositif de délivrance d'un signal d'horloge selon l'invention comporte un circuit adaptateur 1 et un circuit de sortie 2. Le circuit adaptateur 1 comporte lui-même un module diviseur 3, un module de contrôle 11 et un module translateur 4. Le module diviseur 3 comporte un sous-ensemble de polarisation A et un sous-ensemble diviseur B. Une entrée 5 du sousensemble diviseur B constitue une entrée du dispositif selon l'invention. Elle reçoit un signal issu d'un oscillateur connu et non représenté, le niveau de ce signal ayant été adapté au niveau nécessaire en entrée du sous-ensemble diviseur B. Ce sous-ensemble diviseur B est connecté au sous-ensemble de polarisation A en trois noeuds Al, A2 et A3, le noeud A3 étant lui-même relié à une sortie 12 du module de contrôle 11. Une sortie 6 du sous-ensemble diviseur
B est reliée à une entrée 7 du module translateur 4 dont une sortie 8 est reliée à une entrée 9 du circuit de sortie 2. Une sortie 10 du circuit de sortie 2 constitue la sortie du dispositif de délivrance d'un signal d'horloge selon l'invention.According to FIG. 3, a device for delivering a clock signal according to the invention comprises an adapter circuit 1 and an output circuit 2. The adapter circuit 1 itself comprises a divider module 3, a module for control 11 and a translator module 4. The divider module 3 comprises a polarization sub-assembly A and a divider sub-assembly B. An input 5 of the divider sub-assembly B constitutes an input of the device according to the invention. It receives a signal from a known oscillator and not shown, the level of this signal having been adapted to the level necessary at the input of the divider sub-assembly B. This divider sub-assembly B is connected to the polarization sub-assembly A in three nodes A1, A2 and A3, the node A3 being itself connected to an output 12 of the control module 11. An output 6 of the divider sub-assembly
B is connected to an input 7 of the translator module 4, an output 8 of which is connected to an input 9 of the output circuit 2. An output 10 of the output circuit 2 constitutes the output of the device for delivering a clock signal according to the invention.

Le signal de commande du circuit de sortie 2 est donc fourni par le circuit adaptateur 1 de la façon suivante : à partir d'un signal de sortie d'un oscillateur, le module diviseur 3 délivre un signal de rapport cyclique 1/2 dont l'amplitude est fixée par le module de contrôle 11. Puis le module translateur 4 adapte le niveau et éventuellement l'amplitude de ce signal pour obtenir le signal de commande désiré. The control signal of the output circuit 2 is therefore supplied by the adapter circuit 1 as follows: from an output signal from an oscillator, the divider module 3 delivers a signal with a duty cycle 1/2 of which l amplitude is fixed by the control module 11. Then the translator module 4 adapts the level and possibly the amplitude of this signal to obtain the desired control signal.

D'après la figure 4, un exemple d'un module de contrôle 11 d'un dispositif selon l'invention comporte un miroir de courant
M18 dont l'entrée E19 est reliée au collecteur d'un transistor T20.According to FIG. 4, an example of a control module 11 of a device according to the invention comprises a current mirror
M18 whose input E19 is connected to the collector of a transistor T20.

L'émetteur de ce transistor T20 est relié à une première borne d'une résistance R21, dite résistance témoin, et sa base est reliée d'une part à la base et d'autre part au collecteur d'un transistor T22. Le collecteur de ce transistor T22 est relié d'une part à la sortie S23 du miroir de courant M18 et d'autre part, part l'intermédiaire d'une résistance R24, dite résistance d'amorçage, à la borne de tension d'alimentation Vcc. L'émetteur du transistor T22 est relié à la base d'un premier transistor T25 d'une succession de trois transistors
T25, T26 et T27 montés en série et connectés en diodes, l'émetteur du transistor T27 étant relié à la masse. Une seconde borne de la résistance témoin R21 est reliée au collecteur d'un transistor T28, dit transistor témoin, dont l'émetteur est relié à la masse et dont la base constitue la sortie 12 du module de contrôle 11. Enfin, un transistor T29 est connecté, par son collecteur, à la borne de tension d'alimentation Vcc. Sa base est reliée au collecteur du transistor témoin T28, et son émetteur est relié d'une part à la base du transistor témoin T28 et d'autre part à la masse par l'intermédiaire d'une résistance R30.The emitter of this transistor T20 is connected to a first terminal of a resistor R21, called the control resistor, and its base is connected on the one hand to the base and on the other hand to the collector of a transistor T22. The collector of this transistor T22 is connected on the one hand to the output S23 of the current mirror M18 and on the other hand, on the other hand via a resistor R24, called ignition resistor, to the voltage terminal of Vcc power supply. The emitter of transistor T22 is connected to the base of a first transistor T25 of a succession of three transistors
T25, T26 and T27 connected in series and connected in diodes, the emitter of transistor T27 being connected to ground. A second terminal of the witness resistor R21 is connected to the collector of a transistor T28, called the witness transistor, whose emitter is connected to ground and whose base constitutes the output 12 of the control module 11. Finally, a transistor T29 is connected by its collector to the supply voltage terminal Vcc. Its base is connected to the collector of the witness transistor T28, and its emitter is connected on the one hand to the base of the witness transistor T28 and on the other hand to ground via a resistor R30.

Ainsi, la tension seuil de la jonction base-émetteur du transistor T27 est recopiée aux bornes de la résistance témoin R21 3≈+ R21.i =
R21.i = où m représente la tension base-émetteur d'une jonction, et i est le courant, dit courant d'asservissement, qui traverse la résistance témoin R21.Thus, the threshold voltage of the base-emitter junction of transistor T27 is copied across the terminals of the reference resistor R21 3≈ + R21.i =
R21.i = where m represents the base-emitter voltage of a junction, and i is the current, called servo current, which crosses the control resistor R21.

Ce courant i est délivré sur le collecteur du transistor témoin T28 dont la base est commandée par le transistor T29. La sortie 12 du module de contrôle 11 est destinée à être connectée aux bases de transistors recopieurs du module diviseur 3 de telle sorte que ces transistors recopieurs recopient une certaine proportion du courant d'asservissement i. Cette proportion est déterminée par le rapport des géométries des transistors témoin et recopieurs. This current i is delivered to the collector of the witness transistor T28, the base of which is controlled by the transistor T29. The output 12 of the control module 11 is intended to be connected to the bases of copy transistors of the divider module 3 so that these copy transistors copy a certain proportion of the servo current i. This proportion is determined by the ratio of the geometries of the control and copy transistors.

D'après la figure 5, un exemple d'un module diviseur 3 d'un dispositif selon l'invention comporte un sous-ensemble A de polarisation. Ce sous-ensemble A de polarisation comporte lui-même trois transistors recopieurs T31, T32 et T33 dont les bases sont reliées au noeud A3 lui-même relié à la sortie 12 du module de contrôle 11 et dont les émetteurs sont reliés à la masse. Le collecteur du transistor T31 est relié à l'émetteur d'un premier transistor T34 d'une succession de deux transistor T34 et T35 montés en série et connectés en diode, la base du transistor T35 étant reliée à la borne de tension d'alimentation Vcc. Les collecteurs des transistors T32 et T33 sont respectivement reliés aux émetteurs de deux transistors T36 et T37 dont les bases sont respectivement reliées aux émetteurs des transistors T35 et T34, et dont les collecteurs sont reliés à la borne de tension d'alimentation Vcc. According to FIG. 5, an example of a divider module 3 of a device according to the invention comprises a polarization sub-assembly A. This polarization subset A itself comprises three transistors T31, T32 and T33 whose bases are connected to the node A3 itself connected to the output 12 of the control module 11 and whose emitters are connected to ground. The collector of transistor T31 is connected to the emitter of a first transistor T34 of a succession of two transistors T34 and T35 connected in series and connected as a diode, the base of transistor T35 being connected to the supply voltage terminal Vcc. The collectors of transistors T32 and T33 are respectively connected to the emitters of two transistors T36 and T37, the bases of which are respectively connected to the emitters of transistors T35 and T34, and whose collectors are connected to the supply voltage terminal Vcc.

Les émetteurs de ces transistors T36 et T37 constituent ainsi respectivement deux noeuds de référence Al et A2.The emitters of these transistors T36 and T37 thus constitute respectively two reference nodes A1 and A2.

Le sous-ensemble de polarisation A permet de fixer des potentiels de référence VA1 = Vcc - 2 et VA2 = Vcc - 3 aux noeuds Al et A2. The polarization subset A makes it possible to fix reference potentials VA1 = Vcc - 2 and VA2 = Vcc - 3 at the nodes Al and A2.

D'après la figure 6, un exemple d'un module diviseur 3 d'un dispositif selon l'invention comporte également un sousensemble diviseur B. Ce sous-ensemble B comporte six cellules logiques ECL (pour Emitter Current Logic) référencées P4i à P46. According to FIG. 6, an example of a divider module 3 of a device according to the invention also comprises a divider subset B. This subset B comprises six logic cells ECL (for Emitter Current Logic) referenced P4i to P46 .

Chacune des cellules P41 à P46 est composée de deux transistors T41a et T41b, T42a et T42b, T43a et T43b, T44a et T44b, T45a et T45b,
T46a et T46b, reliés entre eux par leurs émetteurs. De plus, le sous-ensemble B comprend cinq transistors recopieurs T47, T48, T49,
T50 et T51, dont les bases sont reliées au noeud A3 lui-même connecté à la sortie 12 du module de contrôle 11, et dont les émetteurs sont connectés à la masse. Le collecteur du transistor T47 est connecté aux émetteurs des transistors T41a et T41b. La base du transistor T41a constitue l'entrée 5 du module diviseur 3. Son collecteur est relié aux émetteurs des transistors T42a et T42b. La base du transistor T4ib est reliée au noeud de référence A2. Son collecteur est connecté aux émetteurs des transistors T43a et T43b.Each of the cells P41 to P46 is composed of two transistors T41a and T41b, T42a and T42b, T43a and T43b, T44a and T44b, T45a and T45b,
T46a and T46b, linked together by their transmitters. In addition, the subset B includes five transistors T47, T48, T49,
T50 and T51, the bases of which are connected to the node A3 itself connected to the output 12 of the control module 11, and the transmitters of which are connected to ground. The collector of transistor T47 is connected to the emitters of transistors T41a and T41b. The base of the transistor T41a constitutes the input 5 of the divider module 3. Its collector is connected to the emitters of the transistors T42a and T42b. The base of the transistor T4ib is connected to the reference node A2. Its collector is connected to the emitters of transistors T43a and T43b.

La base du transistor T42a est reliée au collecteur du transistor
T49, constituant un noeud B1 de potentiel variable, et son collecteur est connecté à la borne de tension d'alimentation Vcc. La base du transistor T42b est reliée au noeud de référence Al. Son collecteur est relié d'une part au collecteur du transistor T43b, lui-même connecté à la borne de tension d'alimentation Vcc par l'intermédiaire d'une résistance R53, et d'autre part à la base d'un transistor T54 dont le collecteur est relié à la borne de tension d'alimentation Vcc et dont l'émetteur est relié au collecteur du transistor T48, constituant ainsi un noeud B2 de potentiel variable.The base of transistor T42a is connected to the collector of the transistor
T49, constituting a node B1 of variable potential, and its collector is connected to the supply voltage terminal Vcc. The base of the transistor T42b is connected to the reference node A1. Its collector is connected on the one hand to the collector of the transistor T43b, itself connected to the supply voltage terminal Vcc via a resistor R53, and on the other hand at the base of a transistor T54 whose collector is connected to the supply voltage terminal Vcc and whose emitter is connected to the collector of transistor T48, thus constituting a node B2 of variable potential.

La base du transistor T43a est reliée au noeud de potentiel variable
B2, et son collecteur est relié à la borne de tension d'alimentation
Vcc par l'intermédiaire d'une résistance R55. La base du transistor
T43b est reliée au noeud de référence Al. The base of transistor T43a is connected to the variable potential node
B2, and its collector is connected to the supply voltage terminal
Vcc via a resistor R55. The base of the transistor
T43b is connected to the reference node A1.

De même, le collecteur du transistor T50 est connecté aux émetteurs des transistors T44a et T44b. La base du transistor
T44b est reliée à l'entrée 5 du module diviseur 3, et son collecteur est relié aux émetteurs des transistors T46a et T46b. La base du transistor T44a est reliée au noeud de référence A2, et son collecteur est connecté aux émetteurs des transistors T45a et T45b.Likewise, the collector of transistor T50 is connected to the emitters of transistors T44a and T44b. The base of the transistor
T44b is connected to input 5 of the divider module 3, and its collector is connected to the emitters of transistors T46a and T46b. The base of the transistor T44a is connected to the reference node A2, and its collector is connected to the emitters of the transistors T45a and T45b.

La base du transistor T45a est reliée au noeud de potentiel variable
B2. Son collecteur est relié d'une part au collecteur du transistor
T46a, lui-même relié à la borne de tension d'alimentation Vcc par l'intermédiaire d'une résistance R56, et d'autre part à la base d'un transistor T57 dont le collecteur est relié à la borne de tension d'alimentation Vcc, et dont l'émetteur est relié au noeud de potentiel variable B1. La base du transistor T45b est reliée au noeud de référence Al. Son collecteur est relié d'une part au collecteur du transistor T46b, lui-même connecté à la borne de tension d'alimentation Vcc par l'intermédiaire d'une résistance R58, et d'autre part à la base d'un transistor T59 dont le collecteur est relié à la borne de tension d'alimentation Vcc et dont l'émetteur est relié à la base du transistor T46a, et au collecteur du transistor T51. Le collecteur du transistor T46b constitue la sortie 6 du module diviseur 3.The base of transistor T45a is connected to the variable potential node
B2. Its collector is connected on the one hand to the collector of the transistor
T46a, itself connected to the supply voltage terminal Vcc via a resistor R56, and on the other hand to the base of a transistor T57 whose collector is connected to the voltage terminal supply Vcc, and whose transmitter is connected to the variable potential node B1. The base of the transistor T45b is connected to the reference node A1. Its collector is connected on the one hand to the collector of the transistor T46b, itself connected to the supply voltage terminal Vcc via a resistor R58, and on the other hand at the base of a transistor T59 whose collector is connected to the supply voltage terminal Vcc and whose emitter is connected to the base of transistor T46a, and to the collector of transistor T51. The collector of transistor T46b constitutes the output 6 of the divider module 3.

Le module diviseur 3 ainsi décrit est un diviseur par 2 classique bien connu de l'homme du métier. I1 est constitué d'une bascule D, en logique ECL, comportant un premier et un second éléments de mémoire maître-esclave, dits "latch" (P41, P42 et P43 d'une part, P44, P45 et P46 d'autre part), et délivrant sur la sortie 6 un signal dont l'amplitude est égale à 2. En effet, la géométrie des transistors recopieurs (T47, T48, T49, T50 et T51) étant double de celle du transistor témoin T28 du module de contrôle 11, l'intensité du courant qui est destiné à parcourir les résistances R53, R55, R56 et R58 est égale au double de celle du courant d'asservissement. Ces résistances ayant la même valeur que la résistance témoin R21 du module de contrôle 11, la chute de tension AU à leurs bornes est égale à

The divider module 3 thus described is a conventional divider by 2 well known to those skilled in the art. I1 consists of a D flip-flop, in ECL logic, comprising first and second master-slave memory elements, called "latch" (P41, P42 and P43 on the one hand, P44, P45 and P46 on the other hand ), and delivering on output 6 a signal whose amplitude is equal to 2. In fact, the geometry of the copying transistors (T47, T48, T49, T50 and T51) being twice that of the control transistor T28 of the control module 11, the intensity of the current which is intended to pass through the resistors R53, R55, R56 and R58 is equal to twice that of the servo current. These resistors having the same value as the control resistor R21 of the control module 11, the voltage drop AU at their terminals is equal to

Finalement, comme l'indique la figure 7, ce module diviseur 3 permet de changer l'état du signal S, délivré sur la sortie 6, pour chaque front descendant du signal E appliqué à l'entrée 5. Le signal ainsi obtenu a un rapport cyclique proche de 1/2, et une amplitude égale à

Finally, as shown in FIG. 7, this divider module 3 makes it possible to change the state of the signal S, delivered on the output 6, for each falling edge of the signal E applied to the input 5. The signal thus obtained has a duty cycle close to 1/2, and an amplitude equal to

Une amplitude quelconque multiple de la tension seuil de la jonction base-émetteur du transistor T27 pourrait être obtenue en faisant varier les rapports des géométries des transistors témoin T28 et recopieurs T47, T48,
T49, T50 et T51 et/ou le rapport des valeurs des résistances R53,
R55, R56 et R58, et de la résistance témoin R21.Any amplitude multiple of the threshold voltage of the base-emitter junction of the transistor T27 could be obtained by varying the ratios of the geometries of the reference transistors T28 and copiers T47, T48,
T49, T50 and T51 and / or the ratio of the resistance values R53,
R55, R56 and R58, and the control resistor R21.

Ce module diviseur 3 fonctionne donc à une fréquence double de celle du circuit de sortie 2 du dispositif. L'utilisation de la logique ECL pour sa mise en oeuvre permet de ne pas limiter la fréquence maximum de travail du circuit de sortie 2 qui fonctionne en logique TTL. This divider module 3 therefore operates at a frequency twice that of the output circuit 2 of the device. The use of ECL logic for its implementation makes it possible not to limit the maximum working frequency of the output circuit 2 which operates in TTL logic.

La figure 8 est un schéma représentant une première variante d'un module translateur 4 permettant d'adapter le niveau du signal délivré sur la sortie 6 du module diviseur 3 pour obtenir le signal de commande du circuit de sortie 2. Ce module translateur 4 comporte deux branches B61 et B62 comprenant respectivement un transistor T63 et un transistor T64 dont les collecteurs sont reliés à la borne de tension d'alimentation Vcc et dont les émetteurs sont respectivement reliés aux premières bornes d'une résistance R65 et d'une résistance R66 de même valeurs. Le transistor T64 est connecté en diode, et la base du transistor T63 constitue l'entrée 7 du module translateur 4. Les secondes bornes des résistances R65 et R66 sont respectivement reliées à l'entrée et la sortie d'un miroir de courant M68. La sortie de ce miroir de courant M68 constitue la sortie 8 du module translateur 4. FIG. 8 is a diagram representing a first variant of a translator module 4 making it possible to adapt the level of the signal delivered on the output 6 of the divider module 3 to obtain the control signal of the output circuit 2. This translator module 4 comprises two branches B61 and B62 respectively comprising a transistor T63 and a transistor T64 whose collectors are connected to the supply voltage terminal Vcc and whose emitters are respectively connected to the first terminals of a resistor R65 and a resistor R66 of same values. The transistor T64 is connected as a diode, and the base of the transistor T63 constitutes the input 7 of the translator module 4. The second terminals of the resistors R65 and R66 are respectively connected to the input and the output of a current mirror M68. The output of this current mirror M68 constitutes the output 8 of the translator module 4.

Le miroir de courant M68 impose que le même courant i circule dans les branches B61 et B62 du module translateur 4. La relation suivante est donc vérifiée AU + ≈+ R.i + = U' + R.i | + P
donc AU' = AU + où R est la valeur des résistances R65 et R66, AU est le signal disponible sur la sortie 6 du module diviseur 3, et AU' est le signal disponible sur la sortie 8 du module translateur 4.The current mirror M68 requires that the same current i flows in the branches B61 and B62 of the translator module 4. The following relation is therefore verified AU + ≈ + Ri + = U '+ Ri | + P
therefore AU '= AU + where R is the value of resistors R65 and R66, AU is the signal available on output 6 of the divider module 3, and AU' is the signal available on output 8 of the translator module 4.

Ainsi le signal obtenu en sortie est décalé de la tension seuil d'une jonction base-émetteur par rapport au signal délivré par le module diviseur 3. Dans le cas où le module diviseur 3 utilisé est tel que celui décrit sur les figures 5 et 6, le signal
AU' est égal à

Thus the signal obtained at the output is offset from the threshold voltage of a base-emitter junction with respect to the signal delivered by the divider module 3. In the case where the divider module 3 used is such as that described in FIGS. 5 and 6 , the signal
AU 'is equal to

Ce module translateur 4 pourrait, dans une autre variante, non représentée, comporter une troisième branche parallèle et identique à la branche B62, de telle sorte qu'il dispose de deux sorties distinctes. This translator module 4 could, in another variant, not shown, include a third parallel branch identical to branch B62, so that it has two separate outputs.

La figure 9 est un schéma représentant une seconde variante d'un module translateur 4 permettant d'adapter le niveau du signal délivré sur la sortie 6 du module diviseur 3 pour obtenir le signal de commande du circuit de sortie 2. Ce module translateur 4 comporte trois branches B71, B72 et B73 comprenant respectivement un transistor T74, T75 et T76 dont les collecteurs sont reliés à la borne de tension d'alimentation Vcc. Les bases des transistors T74 et T75 sont reliées entre elles et constituent une première entrée 7a du module translateur 4 sur laquelle est appliquée le signal AU issu du module diviseur 3. La base du transistor T76 constitue une seconde entrée 7b du module translateur 4 sur laquelle est appliquée l'inverse logique ZNU du signal AU issu du module diviseur 3. Les émetteurs des transistors T74, T75 et T76 sont respectivement reliés aux premières bornes de trois résistances R79, R80 et R81, de mêmes valeurs. La résistance R80 est en fait constituée d'un pont de deux résistances R801 et R802. Une de ses extrémités est reliée à l'émetteur du transistor T75; la seconde est reliée à une première sortie d'un miroir de courant M82, constituant une première sortie 8b du module translateur 4. Le point milieu de ce pont de résitances
R80 est relié à une borne 103. La seconde borne de la résistance R79 est reliée à une seconde sortie du miroir de courant M82, constituant ainsi une seconde sortie 8a du module translateur 4. La seconde borne de la résistance R81 est reliée à la base d'un transistor T85 monté en diode dont l'émetteur est relié à l'entrée du miroir de courant M82.FIG. 9 is a diagram showing a second variant of a translator module 4 making it possible to adapt the level of the signal delivered on the output 6 of the divider module 3 to obtain the control signal of the output circuit 2. This translator module 4 comprises three branches B71, B72 and B73 respectively comprising a transistor T74, T75 and T76 whose collectors are connected to the supply voltage terminal Vcc. The bases of the transistors T74 and T75 are interconnected and constitute a first input 7a of the translator module 4 to which the signal AU from the divider module is applied. The base of the transistor T76 constitutes a second input 7b of the translator module 4 on which the inverse logic ZNU of the signal AU from the divider module 3 is applied. The emitters of the transistors T74, T75 and T76 are respectively connected to the first terminals of three resistors R79, R80 and R81, with the same values. Resistor R80 is actually made up of a bridge of two resistors R801 and R802. One of its ends is connected to the emitter of transistor T75; the second is connected to a first output of a current mirror M82, constituting a first output 8b of the translator module 4. The midpoint of this resistance bridge
R80 is connected to a terminal 103. The second terminal of the resistor R79 is connected to a second output of the current mirror M82, thus constituting a second output 8a of the translator module 4. The second terminal of the resistor R81 is connected to the base a transistor T85 mounted as a diode, the emitter of which is connected to the input of the current mirror M82.

Le miroir de courant M82 impose que le même courant i circule dans les branches B71, B72 et B73 du module translateur 4. The current mirror M82 requires that the same current i flows in the branches B71, B72 and B73 of the translator module 4.

La relation suivante est donc vérifiée
AU + + R.i + AU' = ZKU + ç + R.i + 2
donc AU' = ZiU - AU + 2 où R est la valeur des résistances R79, R80 et R81, AU est le signal disponible sur la sortie 6 du module diviseur 3, ZIU est l'inverse logique du signal disponible sur la sortie 6 du module diviseur 3, et AU' est le signal disponible sur les sorties 8a et 8b du module translateur 4.The following relation is therefore verified
AU + + Ri + AU '= ZKU + ç + Ri + 2
therefore AU '= ZiU - AU + 2 where R is the value of resistors R79, R80 and R81, AU is the signal available on output 6 of the divider module 3, ZIU is the logical inverse of the signal available on output 6 of divider module 3, and AU 'is the signal available on outputs 8a and 8b of the translator module 4.

Dans le cas où les géométries des transistors témoin et recopieurs, et les valeurs de la résistance témoin et de la résistance de sortie du module de contrôle 11 et du module diviseur 3 sont telles que l'amplitude du signal délivré sur la sortie 6 du module diviseur 3 soit égale à , le signal AU' est égal à

In the case where the geometries of the control transistors and copiers, and the values of the control resistance and of the output resistance of the control module 11 and of the divider module 3 are such that the amplitude of the signal delivered on the output 6 of the module divider 3 is equal to, the signal AU 'is equal to

Ainsi le signal obtenu en sortie est décalé de la tension seuil d'une jonction base-émetteur par rapport au signal délivré sur la sortie 6 du module diviseur 3, et il est amplifié de façon à obtenir le signal de commande du circuit de sortie 2.Thus the signal obtained at the output is offset by the threshold voltage of a base-emitter junction with respect to the signal delivered on the output 6 of the divider module 3, and it is amplified so as to obtain the control signal of the output circuit 2 .

Le module translateur 4 décrit sur cette figure comporte trois branches, la branche B72 étant identique et parallèle à la branche B71 de telle sorte que le module dispose de deux sorties distinctes 8a et 8b. Cette variante est nécessaire dans le cas où le circuit de sortie 2 dispose de deux transistors de commande dissociés comme il est décrit sur la figure 10. Dans le cas contraire, une seule de ces deux branches est nécessaire. The translator module 4 described in this figure has three branches, the branch B72 being identical and parallel to the branch B71 so that the module has two separate outputs 8a and 8b. This variant is necessary in the case where the output circuit 2 has two dissociated control transistors as described in FIG. 10. Otherwise, only one of these two branches is necessary.

D'après la figure 10, un circuit de sortie 2 d'un dispositif selon l'invention comporte un premier transistor de commande T13a, correspondant à un montage "Darlington" composé de deux transistors T91 et T92, et d'une résistance R93. La base du transistor T91 constitue une première entrée 9a du circuit de sortie 2, destinée à être reliée à la sortie 8a du module translateur 4 décrit sur la figure 9. Son collecteur est relié à la borne de tension d'alimentation Vcc, et son émetteur est connecté d'une part à la masse par l'intermédiaire de la résistance R93, et d'autre part à la base du transistor T92 dont l'émetteur est relié à la masse. Le collecteur du transistor T92 est relié d'une part à la borne de tension d'alimentation Vcc par l'intermédiaire d'un pont R95 formé de deux résistances R951 et R952, et d'autre part à la base du premier transistor de sortie T15. Le circuit de sortie 2 comporte également un second transistor de commande T13b dont la base constitue une seconde entrée 9b du circuit de sortie 2, et dont l'émetteur est relié d'une part à la masse par l'intermédiaire d'une résistance R98, et figure 10, le transistor T92 n'a pas de résistance émetteur et dispose donc d'un gain important. Ce gain est indépendant de la valeur de la résistance R98 qui est donc choisie de façon à assurer un courant de commande suffisant pour le second transistor de sortie
T17.According to FIG. 10, an output circuit 2 of a device according to the invention comprises a first control transistor T13a, corresponding to a "Darlington" circuit composed of two transistors T91 and T92, and of a resistor R93. The base of the transistor T91 constitutes a first input 9a of the output circuit 2, intended to be connected to the output 8a of the translator module 4 described in FIG. 9. Its collector is connected to the supply voltage terminal Vcc, and its emitter is connected on the one hand to ground via the resistor R93, and on the other hand to the base of transistor T92 whose emitter is connected to ground. The collector of transistor T92 is connected on the one hand to the supply voltage terminal Vcc via a bridge R95 formed by two resistors R951 and R952, and on the other hand to the base of the first output transistor T15. The output circuit 2 also includes a second control transistor T13b, the base of which constitutes a second input 9b of the output circuit 2, and the emitter of which is connected on the one hand to ground by means of a resistor R98 , and Figure 10, the transistor T92 has no emitter resistance and therefore has a significant gain. This gain is independent of the value of the resistance R98 which is therefore chosen so as to ensure a sufficient control current for the second output transistor
T17.

De plus, la capacité d'accélération C99 réalise une réaction positive permettant d'améliorer la commutation : lorsque l'amplitude du signal disponible sur la sortie 10 du dispositif augmente, la capacité d'accélération C99 entraîne le point milieu du pont de résistances R95, qui entraîne lui-même le potentiel de base du transistor T15. Ainsi, quelque soit la charge, les fronts obtenus sont raides. De plus, le potentiel maximum disponible sur la sortie 10 atteind alors le potentiel délivré par la borne de tension d'alimentation Vcc à quelques dixièmes de volt près. In addition, the acceleration capacity C99 achieves a positive reaction making it possible to improve the switching: when the amplitude of the signal available on the output 10 of the device increases, the acceleration capacity C99 causes the midpoint of the resistance bridge R95 , which itself drives the base potential of transistor T15. Thus, whatever the load, the fronts obtained are stiff. In addition, the maximum potential available on output 10 then reaches the potential delivered by the supply voltage terminal Vcc to within a few tenths of a volt.

Enfin, la diode D100 d'une part et les diodes D101 et
D102 d'autre part permettent d'éviter la saturation des transistors
T92 et T17. La diode D100 limite la tension entre le collecteur et l'émetteur du transistor T92 à une valeur minimale égale à la tension seuil d'une jonction base-émetteur. Cette tension qui est de l'ordre de 0,7V est bien supérieure à la tension de saturation du transistor T92. De même, les diodes D101 et D102 limitent la tension entre le collecteur et l'émetteur du transistor T17 à une valeur minimale qui est proche de tension prise aux bornes de la résistance
R802 du module translateur 4 décrit sur la figure 9. Cette tension minimale est choisie légèrement supérieure à la tension de saturation du transistor T17, de l'ordre de lOOmV par exemple.Finally, diode D100 on the one hand and diodes D101 and
D102 on the other hand avoid saturation of the transistors
T92 and T17. Diode D100 limits the voltage between the collector and the emitter of transistor T92 to a minimum value equal to the threshold voltage of a base-emitter junction. This voltage which is of the order of 0.7V is much higher than the saturation voltage of the transistor T92. Similarly, the diodes D101 and D102 limit the voltage between the collector and the emitter of transistor T17 to a minimum value which is close to the voltage taken across the resistor.
R802 of the translator module 4 described in FIG. 9. This minimum voltage is chosen to be slightly higher than the saturation voltage of the transistor T17, of the order of lOOmV for example.

I1 va de soi que des modifications peuvent être apportées aux modes de réalisations qui viennent d'être décrits, notamment par substitution de moyens techniques équivalents, sans que l'on sorte pour cela du cadre de la présente invention. It goes without saying that modifications can be made to the embodiments which have just been described, in particular by substitution of equivalent technical means, without going beyond the ambit of the present invention.

Claims

1. Device delivering a clock signal and comprising in series - an adapter circuit (1) which comprises a divider module (3) and a translator module (4), and which supplies a duty cycle voltage 1/2 to the input (9) of an output circuit (2), - this output circuit (2) comprising a control transistor (T13) on the basis of which the control voltage is applied and which activates alternately, depending on the level of the control signal relative to a level known as the switching level of the control transistor, at least first and second output transistors (T15, T17), the first charging and the second discharging a predominantly capacitive output charge, characterized in that the adapter circuit (1) comprises a control module (11) which injects, into an output resistor (R58) of the divider module (3), a current intended to create at its terminals a drop in potential equal to a multiple of base-junction threshold voltage transmitter such that the average value of the control signal is equal to the same multiple of base-emitter junction threshold voltage as the switching level of the control transistor (T13).

2. Device according to claim 1, characterized in that the control module (11) comprises means for copying, across a resistor (R21) called a witness resistor, a voltage taken from at least one base-emitter junction ( T27), the current said servo current which then crosses the reference resistor (R21) being delivered to the collector of a transistor (T28) said reference transistor whose base is connected to the base of at least one transistor (T50 ) called the copying transistor of the divider module (3), and the emitter of which is connected on the one hand to a ground and on the other hand to the emitter of the copying transistor (T5O), so that the collector current of the transistor copier (T50), which is equal to a multiple of the servo current, or injected into the output resistor (R58) of the divider module (3).

3. Device according to one of claims 1 or 2, characterized in that the translator module (4) comprises at least first and second branches (B62, B61) respectively comprising a first and a second transistors (T64, T63) whose collectors are connected to a supply voltage terminal (Vcc) and whose emitters are respectively connected to the first terminals of a first and a second resistance (R66,

R65) with the same values, the first transistor (T64) being mounted as a diode and the second transistor (T63) receiving on its base the signal from the divider module (3), the second terminal of the first resistor (R66) constituting an output (8) of the translator circuit (4) and being connected to the output of a current mirror (M68) whose input is connected to the second terminal of the second resistor (R65).

4. Device according to one of claims 1 or 2, characterized in that the translator module (4) comprises at least a first and a second branch (B71, B73) respectively comprising a first and a second transistors (T74, T76) the collectors of which are connected to a supply voltage terminal (Vcc), the bases of which constitute first and second inputs (7a, 7b) of the translator circuit (4), respectively, to which the signal from the divider module (3) and on the other hand its inverse, and whose emitters are respectively connected to the first terminals of a first and a second resistors (R79, R81) of the same values, the second terminal of the first resistor (R79) constituting an output (8a) of the translator circuit (4) and being connected to the output of a current mirror (M82), and the second terminal of the second resistor (R81) being connected to the base d '' a third transistor (T85) mounted in diode whose transmitter is connected to the input of the current mirror (M82).

5. Device according to one of claims 3 or 4, characterized in that the translator module (4) has a second outlet (8b) taken on a third branch (B72), parallel and identical to the first (B71) , and in that the output circuit (2) comprises first and second control transistors (T13a,

T13b) on the bases of which the two outputs (8a, 8b) of the translator module (4) are respectively applied, and which respectively activate the first and second output transistors (T15,

T17).

6. Device according to one of claims 1 to 5, characterized in that, the emitter of the first output transistor (T15) of the output circuit (2) is connected via an acceleration capacity ( C99) at the midpoint of a resistance bridge (R95), a first end of which is connected to a supply voltage terminal (Vcc) and a second end of which is connected to the base of the first output transistor (T15).

7. Device according to claim 5, characterized in that the first control transistor (T92) and the second output transistor (T17) of the output circuit (2) are respectively protected by a first (D100) and a second (D101 , D102) anti-saturation modules.