FR2698209A1 - Procédé de fabrication d'un dispositif semi-conducteur à structure plane en matériaux III-V. - Google Patents

Procédé de fabrication d'un dispositif semi-conducteur à structure plane en matériaux III-V. Download PDF

Info

Publication number
FR2698209A1
FR2698209A1 FR9213740A FR9213740A FR2698209A1 FR 2698209 A1 FR2698209 A1 FR 2698209A1 FR 9213740 A FR9213740 A FR 9213740A FR 9213740 A FR9213740 A FR 9213740A FR 2698209 A1 FR2698209 A1 FR 2698209A1
Authority
FR
France
Prior art keywords
layer
iii
active
confinement
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9213740A
Other languages
English (en)
Other versions
FR2698209B1 (fr
Inventor
Mircea Andrei
Ougazzaden Abdallah
Mellet Robert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Priority to FR9213740A priority Critical patent/FR2698209B1/fr
Priority to DE19934339184 priority patent/DE4339184A1/de
Publication of FR2698209A1 publication Critical patent/FR2698209A1/fr
Application granted granted Critical
Publication of FR2698209B1 publication Critical patent/FR2698209B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

Ce procédé comporte les étapes suivante: a) dépôt sur un support monocristallin (10) en matériau III-V d'au moins une couche active semi-conductrice (2) en matériau III-V par épitaxie en phase vapeur, b) gravure de la couche active pour former la zone active (6) du dispositif semi-conducteur, c) dépôt sur toute la structure obtenue en b) d'une couche semi-conductrice (8) de confinement en matériau III-V par épitaxie en phase vapeur, le support (10) et la couche de confinement (8) présentant une bande d'énergie interdite supérieure à celle de la couche active (2), les espèces chimiques utilisées dans l'étape c) pour l'apport en élément III et en élément V de la couche de confinement étant constituées uniquement de vapeurs de composés organiques conférant à la couche de confinement une surface supérieure (24) quasi-plane.

Description

PROCEDE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR
A STRUCTURE PLANE EN MATERIAUX III-V
DESCRIPTION
La présente invention a pour objet un procédé de fabrication d'un dispositif semi-conducteur à structure plane en matériaux III-V Ce dispositif peut
présenter des propriétés électroniques ou opto-
électroniques. L'invention s'applique donc plus spécialement dans le domaine des lasers, des modulateurs de lumière, des guides d'onde optiques, des photodétecteurs, des transistors et autres dispositifs semi-conducteurs discrets ou intégrés utilisables dans le domaine des télécommunications par fibres optiques, de la
télévision, de l'informatique et de la télémétrie.
Les dispositifs semi-conducteurs auxquels s'applique plus particulièrement l'invention utilisent comme matériaux semi- conducteurs des composés à base d'éléments III et V de classification périodique des
éléments, agencés en hétérostructures.
Une hétérostructure est constituée d'un ou plusieurs semi- conducteurs à faible bande d'énergie interdite, appelée région active, entourés de chaque côté par des couches semi-conductrices de composition différentes, à bande d'énergie interdite plus grande que celle de la région active, jouant le double rôle de
confinement électrique et optique.
Il est courant de désigner la région active par le nom de région "enterrée" du fait qu'elle est complètement entourée par du semiconducteur de bande
interdite plus élevée.
Les exemples typiques d'hétérostructures en matériaux III-V comportent: une région active en Ga As entourée d'un ou plusieurs alliages de Ga Al As avec O<a< 1 par 1-a a exemple pour une émission laser à 0,8 pm; une région active en alliage In Ga As P avec O<b< 1 et O <c< 1 entouré d'In P, b 1-b c 1-c
par exemple pour une émission laser à 1,3 Vm ou 1,5 pm.
Ces hétérostructures sont déposées sur des substrats en Ga As, respectivement In P, par une des méthodes de croissance suivantes: épitaxie en phase liquide, épitaxie en phase gazeuse, épitaxie par jets
mo Léculaires.
Il existe plusieurs procédés capables de réaliser la région active et de l'enterrer Certains de ces procédés sont basés sur une seule opération d'épitaxie mais pour la plupart cependant, ces procédés font usage de plusieurs opérations d'épitaxie, au moins deux. Pour illustrer l'art antérieur et expliquer ses inconvénients, on a représenté schématiquement sur la figure 1, en coupe transversale, un dispositif laser semi-conducteur, réalisé par épitaxie en phase gazeuse selon le procédé appelé "Buried Ridge Structure" (BRS), J.C Bouley et ai, 9th IEEE International
Semiconductor Laser Conference, paper D-4, 1984.
Ce dispositif comporte une région active 2 en un alliage d'In Ga As P, éventuellement recouverte d'une couche 4 protectrice ou constituant un réseau de Bragg réalisé aussi en In Ga As P avec une composition telle que la largeur de bande interdite de la couche 4 soit
supérieure à celle de la couche active 2.
La couche 4 et la couche 2 sont gravées pour constituer un ruban actif 6 présentant une épaisseur allant de 0,1 à lpm et une largeur I allant de 1 à
10 jum.
Ce ruban actif 6 est entouré de tous côtés par un matériau semiconducteur 8 de bande interdite plus élevée que celle de la couche active 2 et généralement en In P Ainsi, le ruban 6 est recouvert d'un matériau 8 en In P dopé p et repose sur un matériau en In P de type N qui peut consister en une couche tampon 10 a épitaxiée sur un substrat 10 b de même composition. Dans cette structure, on trouve en outre sur la face inférieure du substrat 10 b une électrode conductrice 12 De même le matériau 8 de type p est recouvert d'une couche 14 de contact électrique en In P de type p+, supportant une électrode métallique 16 Les
électrodes 12 et 16 sont généralement en or.
Les matériaux 8 et 10 assurent le confinement vertical de la lumière Le confinement latéral de cette lumière est assuré par les zones latérales 18 et 20 obtenues par implantation de protons dans le matériau 8. Cette hétérostructure utilise deux étapes d'épitaxie de semi-conducteurs Ces étapes sont illustrées schématiquement, en coupe transversale, sur
les figures 2 a, 2 b et 2 c.
La première étape d'épitaxie consiste à faire croître, comme représenté sur la figure 2 a, la couche tampon 10 a d'In P de type N sur le substrat 10 b puis la couche active 2 en In Ga As P et éventuellement la couche 4 aussi en In Ga As PLes couches 2 et 4 sont non
intentionnellement dopées.
Par les procédés classiques de photolithographie, on forme alors un masque de résine 22 photosensible fixant les dimensions transversales du ruban actif 6 à réaliser On effectue alors, comme représenté sur la figure 2 b, une gravure des couches 4 et 2 jusque dans la couche tampon 10 a Cette gravure peut être réalisée par voie sèche en utilisant des plasmas radiofréquences ou par voie humide en utilisant
des solutions d'attaque.
On effectue alors, comme représenté sur la figure 2 c, une deuxième étape d'épitaxie qui consiste à déposer le semi-conducteur supérieur 8 sur le ruban actif 6 précédemment défini La couche 8 est ensuite recouverte de la couche de contact électrique 14
déposée aussi par épitaxie.
La fabrication se termine par le dépôt des
électrodes de part et d'autre de la structure.
Si cette structure BRS présente de grands avantages aussi bien en ce qui concerne la facilité de réalisation que par les bonnes performances optiques et électriques des dispositifs ainsi réalisés, il est cependant nécessaire de maîtriser parfaitement l'épitaxie des différents matériaux semi-conducteurs et notamment la deuxième étape d'épitaxie afin d'aboutir à
de bonnes performances.
Les deux principaux critères de réussite sont : d'une part la bonne planéité de la face supérieure de la structure, référencée 24 sur la figure 1 et, d'autre part, la bonne qualité cristalline et électrique de l'interface épitaxiale 26 entre les deux régions 8 et 10 d'In P. L'épitaxie en phase liquide conduit à une bonne planéité de la structure et à une bonne qualité d'interface, mais elle présente d'autres inconvénients tels que le contrôle imparfait de l'épaisseur des couches déposées et la difficulté de l'utiliser sur de
grandes surfaces (> 1 cm).
L'épitaxie en phase gazeuse conduit à de bons résultats (voir à ce sujet le document J Charil et
ai., Electronics Letters, vol 25 ( 1989), p 1477).
Elle utilise comme réactant des hydrures pour les éléments V tels que la phosphine ou l'arsine et des organométal Liques pour les éLéments III tels que Le triméthylgallium ou le triéthylga L Lium pour la production de l'élément gallium et du triméthylindium ou du triéthylindium pour la production d'indium Cette épitaxie en phase gazeuse ne permet pas d'obtenir une bonne planéité de structure; la différence de marche entre La couche tampon 10 a et La surface du ruban 6 se retrouve intégralement à la surface de La couche de
confinement 8.
Ce défaut de planéité peut entraîner des fissures dans la couche de contact électrique 14 et l'électrode 16 conduisant à des interruptions de
courant et donc au mauvais fonctionnement du laser.
Aussi, pour obtenir des résultats acceptables, il est nécessaire d'augmenter dans de fortes proportions Les quantités de réactants contenant le ou les éléments de la colonne V (introduits en tant que phosphine PH ou arsine As H), ce qui conduit à une
3 3
augmentation sensible du coût de fabrication, non pas seulement par le coût des réactants mais encore par l'augmentation de la capacité des installations annexes qui assurent la sécurité de la fabrication, étant donné la toxicité élevée de ces produits, ainsi que par l'augmentation des coûts de maintenance des équipements Même dans ces conditions la planéité
obtenue n'est pas parfaitement satisfaisante.
Une autre façon d'améliorer la planéité de la structure dans La méthode d'épitaxie en phase gazeuse est de conduire La deuxième étape d'épitaxie à une température de croissance très élevée (> 700 C) mais cette méthode n'est pas vraiment utilisable industriellement en raison de la dégradation des performances qu'elle entraîne, due en particulier à L'interdiffusion des différents éléments constitutifs
de la structure à haute température.
La présente invention a justement pour objet
un procédé de fabrication d'un dispositif semi-
conducteur à structure plane en matériaux III-V utilisant l'épitaxie en phase gazeuse, ne présentant
pas les inconvénients mentionnés ci-dessus.
Pour ce faire, L'invention propose l'utilisation de nouveaux réactants pour les éléments V en remplacement des hydrures couramment employés en association avec des réactants particuliers pour les éléments III En outre, les paramètres de croissance
sont modifiés et adaptés à ces nouveaux réactants.
Ainsi, la température de croissance des matériaux semi-
conducteurs est considérablement abaissée par rapport aux va Leurs optimum actuellement utilisées dans l'art
antéri eur.
De façon plus précise, l'invention a pour
objet un procédé de fabrication d'un dispositif semi-
conducteur à structure plane en matériaux III-V, comportant les étapes suivantes: a) dépôt sur un support monocristallin en matériau III-V d'au moins une couche active semi-conductrice en matériau III-V par
épitaxie en phase vapeur, b) gravure de la couche semi-
conductrice active pour former la zone active du dispositif semiconducteur, c) dépôt sur toute la structure obtenue en b) d'une couche semi-conductrice de confinement en matériau III-V par épitaxie en phase vapeur, le support et la couche de confinement présentant une bande d'énergie interdite supérieure à celle de la couche active, ce procédé étant caractérisé en ce que les espèces chimiques utilisées dans l'étape c) pour l'apport en élément III et en élément V de la couche de confinement sont constituées uniquement de vapeurs de composés organiques conférant à la couche de
confinement une surface supérieure quasi-plane.
Les inventeurs ont en effet constaté que l'emploi de composés organiques aussi bien pour le ou Les éléments III et le ou les éléments V du matériau permettaient d'atteindre une bonne planéité de la structure Le mécanisme qui détermine ce résultat consiste en une modification de la mobilité de surface des espèces contenant les éléments III qui sont
adsorbés sur la surface en cours de croissance.
De même, le dopage N ou p de la couche de confinement épitaxiée est assuré en utilisant des
composés organiques ou des hydrures comme précurseurs.
La faible quantité de dopant n'influe pas sur la planéité de la structure, d'o la possibilité
d'utiliser des hydrures.
Par support, il faut comprendre soit un substrat monocristallin seul, soit un empilement de couches monocristallines sur un substrat monocristallin. La température de croissance joue aussi un rôle important sur l'obtention de cette planéité En particulier, on utilise des températures de croissance de 5500 C à 660 C, ce qui correspond à des températures typiquement de 50 C à 75 C inférieures à celles
classiquement utilisées.
L'épitaxie en phase gazeuse peut avoir lieu
2 5
dans une gamme de pressions allant de 10 à 10 Pa De
préférence, on utilise la pression atmosphérique.
Pour l'épitaxie d'une couche d'In P, on utilise un mélange de triméthylindium (TMI) et de bisphosphinoéthane (ou éthylène diphosphine-BPE-) ou de
tert-butylphosphine (TBP).
Pour l'épitaxie d'une couche de In Ga As, on
utilise un mélange de triméthylindium, de triméthyl-
gallium (TMG) et de tert-butylarsine (TBA).
Pour la croissance d'une couche en In Ga As P,
on utilise un mélange de TMI, TMG, BPE (ou TBP) et TBA.
Ces couches semi-conductrices sont destinées à être épitaxiées sur un support en In P. D'autres caractéristiques et avantages de
L'invention ressortiront mieux de la description qui va
suivre, donnée à titre illustratif et non Limitatif.
La description se réfère aux figures
annexées, dans lesquelles: la figure 1, déjà décrite, représente schématiquement, en coupe transversale, un dispositif laser semiconducteur conforme à l'art antérieur, les figures 2 a, 2 b et 2 c, décrites précédemment, illustrent schématiquement les
différentes étapes de fabrication du dispositif semi-
conducteur de la figure 1, la figure 3 illustre schématiquement, en coupe transversale, un dispositif semi-conducteur obtenu par le procédé conforme à l'invention, et la figure 4 donne La puissance P d'émission laser, exprimée en m W, en fonction du courant I, exprimé en m A, appliqué au dispositif semi-conducteur
de la figure 3.
Le dispositif semi-conducteur représenté sur
la figure 3 utilise aussi une structure semi-
conductrice en In P, puisque celle-ci est la plus utilisée mais il va de soi que l'invention n'est pas limitée à ce cas et peut aussi être mise en oeuvre sur une structure en Ga As En outre, cette structure laser est du type BRS comme sur La figure 1, mais il va de soi que l'invention s'applique à toute autre struture semi- conductrice. Le dispositif représenté sur la figure 3 est identique à celui de l'art antérieur représenté sur la figure 1 à l'exception de la planéité quasi-parfaite de sa surface supérieure 24 Aussi, les références portées
sur cette figure représentant les mêmes matériaux semi-
conducteurs que ceux décrits en référence à la figure 1
seront identiques.
Le substrat 10 b est en In P dopé N par du silicium à une concentration de 10 ions/cm Il est
placé dans un bâti MOCVD.
Sur ce substrat, on épitaxie La couche tampon
a dopée N à la même concentration que le substrat.
Cette épitaxie est réalisée en phase gazeuse sur une épaisseur de 0,5 à 2 um, en utilisant du TMI et du BPE respectivement pour les éléments III et V Le dopage n est obtenu à partir de disilane Si 2 H 6 On peut aussi
utiliser un composé organométallique du silicium.
L'épitaxie en phase gazeuse se poursuit par le dépôt de la couche active 2 en In Ga As P non b 1-b c 1-c intentionnellement dopé, sur une épaisseur de 0,1 à 0,2 pm en utilisant un mélange de TMI, TMG, TBA et de BPE. Pour une émission à 1,5 pm, b est de l'ordre de 0,6 et c de l'ordre de 0,1 et pour une émission à 1,3 pm, b est de l'ordre de 0,75 et c est de l'ordre 0,5. L'épitaxie en phase vapeur se poursuit par le dépôt de la couche 4 aussi en In Ga As P avec une d 1-d e 1-e composition en indium et en phosphore telle que la bande d'énergie interdite soit supérieure à celle de la couche active 2 En particulier, la couche 4 peut être en In P ou en In Ga As P avec d et e valant respectivement 0,90 et 0,3 Cette couche 4, non intentionnellement dopée, est déposée en utilisant qu'un mélange de TMI, TMG, TBA et/ou BPE selon sa somposition La couche 4 a
une épaisseur de 0,1 lm.
Conformément à l'invention, les couches 10 a, 2 et 4 sont déposées à des températures allant de 550 C à 660 C et typiquement de 5800 C en utilisant un rapport molaire des éléments V sur les éléments III compris
entre 10 et 25 et typiquement de 15.
On effectue ensuite conformément à l'art antérieur, une gravure des couches 4 et 2 sur toute leur épaisseur et de façon à graver en surface la couche tampon 10 a, par attaque chimique ou gravure sèche, de façon à former le ruban actif 6 Sa largeur l
est d'environ 2 à 3 pm.
On effectue alors l'épitaxie en phase vapeur de la couche de confinement supérieure 8 en In P dopé p avec du zinc à une concentration d'environ
17 3
7 x 10 ions/cm Cette couche a une épaisseur de 1,5 pm environ. Conformément à l'invention, l'épitaxie de cette couche 8 est réalisée avec un mélange de TMI et BPE dans des rapports en mole d'éléments V/éléments III de 10 à 25, à une température de 550 C à 660 C et typiquement de 600 C Le dopage p est obtenu en
utilisant du diéthylzinc (DEZ).
Ce choix particulier de la température de croissance et des réactants permet l'obtention d'une couche 8 à structure quasi-plane alors que dans l'art antérieur la surface de la couche 8 suivait le profil
du ruban actif.
Les inventeurs ont donc trouvé de façon surprenante que l'emploi de composés organiques d'éléments V pour la croissance épitaxiale de couches
III-V assuraient un aplanissement de la structure.
La seconde épitaxie se poursuit par le dépôt de la couche de contact électrique 14 en In P de type p+, dopé avec du zinc à une concentration de
19 3
ions/cm, sur une épaisseur de 150 nm environ Cette épitaxie est réalisée avec un mélange de TMI et BPE
dans les mêmes conditions que pour la couche 8.
Pour une structure laser, on forme ensuite de 1 1 part et d'autre de la structure des électrodes métalliques respectivement 12 et 16 en or, de 200 nm d'épaisseur environ Enfin, on clive la structure pour aboutir au composant; sa longueur est de 100 pm à 2000 pm. La figure 4 donne différents résultats électrooptiques obtenus avec le dispositif décrit en référence à la figure 4 La longueur du ruban actif
était de 300 pm et sa largeur de 2 um.
Sur cette figure 4, on a représenté les variations de la puissance laser P en fonction du courant I appliqué à la structure laser pour différentes températures de fonctionnement du dispositif Les courbes a, b, c et d ont été établies respectivement pour des températures de 200 C, 400 C, C et 800 C. D'après ces courbes, on constate que le dispositif semi- conducteur fabriqué selon l'invention fonctionne encore de façon tout à fait correcte à des températures de 800 C, contrairement aux dispositifs de l'art antérieur, ce qui permet d'augmenter son domaine d'application. Les tensions de seuil nécessaires à l'émission laser sont respectivement de 8,4 m A, 12,7 m A,
20,5 m A et 39,2 m A à 20, 40, 60 et 80 C.
L'emploi uniquement de composés organiques pour la reprise d'épitaxie de matériaux III-V permet de
façon surprenante l'obtention d'une structure semi-
conductrice à structure plane, améliorant ainsi les performances optiques et/ou électriques d'un dispositif
semi-conducteur utilisant cette structure.
La description précédemment donnée ne l'a été
qu'à titre illustratif et des modifications dans le procédé de fabrication d'un dispositif semi-conducteur peuvent être envisagées En particulier, l'épitaxie des couches semi-conductrices devant être gravées peut être réalisée selon l'art antérieur en utilisant des hydrures d'éléments V. En outre, la nature et l'épaisseur des couches épitaxiées peuvent être modifiées selon
l'application spécifique recherchée.

Claims (4)

REVENDICATIONS
1 Procédé de fabrication d'un dispositif semi-conducteur à structure plane en matériau III-V comportant les étapes suivantes: a) dépôt sur un support monocristallin ( 10) en matériau III-V d'au moins une couche active semi-conductrice ( 2, 4) en matériau III-V par épitaxie en phase vapeur, b) gravure de la couche semi-conductrice active pour former la zone active ( 6) du dispositif semi-conducteur, c) dép 8 t
sur toute la structure obtenue en b) d'une couche semi-
conductrice ( 8) de confinement en matériau III-V par épitaxie en phase vapeur, le support ( 10) et la couche de confinement ( 8) présentant une bande d'énergie interdite supérieure à celle de la couche active ( 2), ce procédé étant caractérisé en ce que les espèces chimiques utilisées dans l'étape c) pour l'apport en élément III et en élément V de la couche de confinement sont constituées uniquement de vapeurs de composés organiques conférant à la couche de confinement une
surface supérieure ( 24) quasi-plane.
2 Procédé selon la revendication 1, caractérisé en ce qu'on utilise un méLange de triméthylindium et d'éthylène diphosphine ou un mélange de triméthylindium et de tert- butylphosphine pour l'épitaxie d'une couche ( 8) de confinement en In P.
3 Procédé selon La revendication 1 ou 2, caractérisé en ce que le support ( 10) est en In P.
4 Procédé selon l'une quelconque des
revendications 1 à 3, caractérisé en ce que la couche
de confinement ( 8) est déposée à une température allant
de 550 C à 660 C.
Procédé selon l'une quelconque des
revendications 1 à 4, caractérisé en ce que le rapport
molaire éléments V/éléments III est choisi entre 10 et 25. 6 Procédé selon l'une quelconque des
revendications 1 à 5, caractérisé en ce qu'on dope la
couche de confinement de type N ou p en utilisant aussi des vapeurs de composés organiques. 7 Procédé selon la revendication 6, caractérisé en ce qu'un dopage p de la couche de
confinement est obtenu à partir du diéthylzinc.
FR9213740A 1992-11-16 1992-11-16 Procédé de fabrication d'un dispositif semi-conducteur à structure plane en matériaux III-V. Expired - Fee Related FR2698209B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9213740A FR2698209B1 (fr) 1992-11-16 1992-11-16 Procédé de fabrication d'un dispositif semi-conducteur à structure plane en matériaux III-V.
DE19934339184 DE4339184A1 (de) 1992-11-16 1993-11-16 Verfahren zur Herstellung einer Halbleitervorrichtung mit ebener Struktur aus III-V-Material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9213740A FR2698209B1 (fr) 1992-11-16 1992-11-16 Procédé de fabrication d'un dispositif semi-conducteur à structure plane en matériaux III-V.

Publications (2)

Publication Number Publication Date
FR2698209A1 true FR2698209A1 (fr) 1994-05-20
FR2698209B1 FR2698209B1 (fr) 1995-03-10

Family

ID=9435566

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9213740A Expired - Fee Related FR2698209B1 (fr) 1992-11-16 1992-11-16 Procédé de fabrication d'un dispositif semi-conducteur à structure plane en matériaux III-V.

Country Status (2)

Country Link
DE (1) DE4339184A1 (fr)
FR (1) FR2698209B1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0403293A2 (fr) * 1989-06-16 1990-12-19 Kabushiki Kaisha Toshiba Méthode de fabrication d'un élément semiconducteur en composé du groupe III-V
EP0501862A1 (fr) * 1991-02-26 1992-09-02 France Telecom Procédé de réalisation d'un laser à semiconducteur à ruban enterré, utilisant une gravure sèche pour former ce ruban et laser obtenu par ce procédé

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0403293A2 (fr) * 1989-06-16 1990-12-19 Kabushiki Kaisha Toshiba Méthode de fabrication d'un élément semiconducteur en composé du groupe III-V
EP0501862A1 (fr) * 1991-02-26 1992-09-02 France Telecom Procédé de réalisation d'un laser à semiconducteur à ruban enterré, utilisant une gravure sèche pour former ce ruban et laser obtenu par ce procédé

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS. vol. 53, no. 4, 25 Juillet 1988, NEW YORK US pages 304 - 306 R. R. SAXENA ET AL *
ELECTRONICS LETTERS vol. 25, no. 22, 26 Octobre 1989, ENAGE GB pages 1477 - 1479 J. CHARIL ET AL *
JOURNAL OF CRYSTAL GROWTH. vol. 114, no. 4, Décembre 1991, AMSTERDAM NL pages 561 - 564 Y. KAWAKYU ET AL *

Also Published As

Publication number Publication date
FR2698209B1 (fr) 1995-03-10
DE4339184A1 (de) 1994-05-19

Similar Documents

Publication Publication Date Title
EP2997598B1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP1672757B1 (fr) Lasers à diodes bleus et verts avec des gaines de nitrure de Gallium ou de nitrure de indium et gallium
US7773649B2 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
EP0545808B1 (fr) Dispositif optoélectronique à très faible résistance série
EP1764887B1 (fr) Dispositif opto-electronique comportant un laser et un modulateur integres et procede de realisation associe
JP5038746B2 (ja) 光半導体素子の製造方法
JP2011082563A (ja) 半導体およびその製造方法
CA2194004A1 (fr) Procede de fabrication d&#39;un laser semi-conducteur a emission par la surface
KR20010075149A (ko) 질화물 반도체소자의 제조방법
US7741654B2 (en) Group III nitride semiconductor optical device
EP1251610A2 (fr) Dispositif optique à semiconducteur et procédé de fabrication
FR2736211A1 (fr) Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d&#39;arret de courant
KR100601115B1 (ko) 베릴륨-텔루륨 버퍼 층을 구비한 ⅱ-ⅵ족 반도체 장치
FR2574601A1 (fr) Procede de fabrication d&#39;un laser a semi-conducteur a ruban enterre
FR2786939A1 (fr) Laser a semi-conducteur et son procede de fabrication
US8213477B2 (en) Semiconductor laser and method of manufacturing the same
FR2698209A1 (fr) Procédé de fabrication d&#39;un dispositif semi-conducteur à structure plane en matériaux III-V.
US6503768B2 (en) Method for monolithic integration of multiple devices on an optoelectronic substrate
JP2966982B2 (ja) 半導体レーザ
FR2724488A1 (fr) Methode de dopage par du beryllium, element optique semi-conducteur, et methode de fabrication de l&#39;element optique semi-conducteur
EP0129477A1 (fr) Transistor bipolaire à double hétérojonction compatible avec des composants optoélectroniques pour l&#39;intégration monolithique
EP2438663B1 (fr) Diode laser et procédé de fabrication d&#39;une diode laser
EP0610130A1 (fr) Procédé de fabrication d&#39;un composant semi-conducteur notamment d&#39;un laser à arête enterrée, et composant fabriqué par ce procédé
EP3113305A1 (fr) Hétérostructure semi isolante enterrée
FR2581801A1 (fr) Procede de realisation de lasers a semiconducteurs a jonctions bloquantes assurant un confinement electrique

Legal Events

Date Code Title Description
ST Notification of lapse