FR2673343A1 - Systeme de telecommunication permettant d'harmoniser les frequences des signaux d'horloge dans des reseaux, notamment radiotelephoniques numeriques, independants. - Google Patents
Systeme de telecommunication permettant d'harmoniser les frequences des signaux d'horloge dans des reseaux, notamment radiotelephoniques numeriques, independants. Download PDFInfo
- Publication number
- FR2673343A1 FR2673343A1 FR9202058A FR9202058A FR2673343A1 FR 2673343 A1 FR2673343 A1 FR 2673343A1 FR 9202058 A FR9202058 A FR 9202058A FR 9202058 A FR9202058 A FR 9202058A FR 2673343 A1 FR2673343 A1 FR 2673343A1
- Authority
- FR
- France
- Prior art keywords
- data
- receiver
- frequencies
- difference
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1635—Format conversion, e.g. CEPT/US
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/061—Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
L'invention concerne un système permettant d'harmoniser les fréquences d'horloge dans des réseaux indépendants. Le système reçoit des données de la part d'un modem (126) pour les faire passer dans un tampon et détermine la différence entre la fréquence de cadencement des données entrant dans le tampon, à la fréquence d'horloge du modem, et la fréquence de cadencement des données sortant du tampon, a la fréquence d'horloge qui est utilisée dans l'appareil. Selon la différence des fréquences, le système augmente ou diminue la fréquence de cadencement des données en conséquence.
Description
La présente invention de façon générale concerne les systèmes de télécommunication permettant d'harmoniser, ou d'apparier, les fréquences de données lorsque sont utilisées des sources indépendantes de signaux d'horloge sur des réseaux et, plus spécialement, elle permet d'harmoniser les fréquences de données associées à des sources indépendantes de signaux d'horloge en ajoutant ou en retirant des bits entiers en réponse à des conditions de l'existence d'une valeur en défaut ou en excès pour la fréquence d'horloge.
Les procédés courants d'harmonisation des débits d'information entre réseaux ayant des sources de signaux d'horloge indépendantes sont destinés à opérer dans un environnement sensiblement dépourvu d'erreurs. Un de ces procédés est celui décrit dans les
Recommandations V.110 du "CCITT Blue Book" (1988), qui peut réaliser des compensations d'horloge en termes de fractions de durées de bit. Puisque la trame V.110 est constituée de 80 bits au total dont 48 sont des bits de données, alors, si la fréquence d'horloge d'usager est de 4,8 Kb/s, les 48 bits de données de la trame V.110 sont utilisés. Toutefois, si le débit d'information, ou fréquence de données, de l'usager est de 2,4 Kb/s ou 1,2 Kb/s, alors, seulement la moitié ou le quart des 48 bits de données de la trame
V.110 sont respectivement utilisés.Dans ce cas, la moitié ou les 3/4 des bits de données de la trame V.110 sont non utilisés et sont finalement codés de manière redondante. En plus des bits de données, une information de fréquence d'horloge est également transmise dans la trame V.110 en même temps qu'une information d'ajustement des sources d'horloge indépendantes des réseaux. Dans les systèmes dépourvus d'erreurs, cette information passe d'une source de signaux d'horloge à l'autre, de sorte que les sources de données indépendantes peuvent déterminer la quantité de compensation nécessaire pour transmettre les données de manière précise.
Recommandations V.110 du "CCITT Blue Book" (1988), qui peut réaliser des compensations d'horloge en termes de fractions de durées de bit. Puisque la trame V.110 est constituée de 80 bits au total dont 48 sont des bits de données, alors, si la fréquence d'horloge d'usager est de 4,8 Kb/s, les 48 bits de données de la trame V.110 sont utilisés. Toutefois, si le débit d'information, ou fréquence de données, de l'usager est de 2,4 Kb/s ou 1,2 Kb/s, alors, seulement la moitié ou le quart des 48 bits de données de la trame
V.110 sont respectivement utilisés.Dans ce cas, la moitié ou les 3/4 des bits de données de la trame V.110 sont non utilisés et sont finalement codés de manière redondante. En plus des bits de données, une information de fréquence d'horloge est également transmise dans la trame V.110 en même temps qu'une information d'ajustement des sources d'horloge indépendantes des réseaux. Dans les systèmes dépourvus d'erreurs, cette information passe d'une source de signaux d'horloge à l'autre, de sorte que les sources de données indépendantes peuvent déterminer la quantité de compensation nécessaire pour transmettre les données de manière précise.
Le procédé ci-dessus décrit est bien adapté aux environnements du type réseau numérique à intégration de services (ISDN) dans lesquels les taux d'erreur sur les bits (soit BER) sont de l'ordre de 10 9. Toutefois, lorsqu'il est utilisé dans le con- texte des radiotéléphones numériques, par exemple le système radio téléphonique numérique GSM (Groupe Special Mobile), le procédé subit des BER typiques de l'ordre de 10 3 à 10 5. Lorsqu'on l'emploie dans le contexte GSM, la mise en oeuvre d'une harmonisation des fréquences d'horloge telle que décrite par les
Recommandations V.110 du CCITT amène plusieurs problèmes.Tout d'abord, le procédé recommandé par le CCITT utilise des fractions de durées de bit dépendant de la fréquence de données pour réaliser la compensation d'horloge, mais, toutefois, cette information n'est pas maintenue selon la spécification de l'interface aérienne du GSM, laquelle, principalement, comprime et optimise la trame V.110 pour la transmission par voie aérienne. Les fréquences de données fractionnaires les plus petites se perdent lors de l'optimisation. En deuxième lieu, les erreurs introduites à L'interface aérienne du GSM peuvent amener les services GSM de données à arbitrairement ajouter ou supprimer des bits du train de données d'usager de la trame V.110.Si cela se produit, alors, non seulement des erreurs de données sont subies, mais, de plus, le nombre total de bits de données est perturbé suite à la corruption du mécanisme de compensation d'horloge décrit dans la Recommandation
V.110 du CCITT. Ce problème peut, par lui-même, rendre inutiles certains types de protocoles de correction d'erreurs dans les applications au GSM.
Recommandations V.110 du CCITT amène plusieurs problèmes.Tout d'abord, le procédé recommandé par le CCITT utilise des fractions de durées de bit dépendant de la fréquence de données pour réaliser la compensation d'horloge, mais, toutefois, cette information n'est pas maintenue selon la spécification de l'interface aérienne du GSM, laquelle, principalement, comprime et optimise la trame V.110 pour la transmission par voie aérienne. Les fréquences de données fractionnaires les plus petites se perdent lors de l'optimisation. En deuxième lieu, les erreurs introduites à L'interface aérienne du GSM peuvent amener les services GSM de données à arbitrairement ajouter ou supprimer des bits du train de données d'usager de la trame V.110.Si cela se produit, alors, non seulement des erreurs de données sont subies, mais, de plus, le nombre total de bits de données est perturbé suite à la corruption du mécanisme de compensation d'horloge décrit dans la Recommandation
V.110 du CCITT. Ce problème peut, par lui-même, rendre inutiles certains types de protocoles de correction d'erreurs dans les applications au GSM.
Un autre inconvénient du procédé V.110 d'harmonisation des fréquences d'horloge associées aux données d'usager est qu'il y a besoin d'un mécanisme d'échantillonnage pour contrôler le déphasage entre les deux signaux d'horloge des horloges indépendantes. Pour atteindre la résolution nécessaire, il faut que les horloges soient soumises a un "sur-echantillonnage" pour qu'on puisse mesurer le déphasage voulu. Cette exigence impose des frais supplémentaires à la plate-forme de support de données du GSM et demande l'adjonction de 8 états de phase complexes pour permettre la mise en oeuvre du mécanisme de compensation.
Il existe donc le besoin d'un procédé d'harmonisation des fréquences de données d'usager fonctionnant avec des sources de signaux d'horloge indépendantes sur des réseaux dans un contexte à
BER élevé, ce procédé ne devant pas non plus imposer à la plate forme de support de données des ajouts supplémentaires en argent, en dépense de temps réel et en complexité.
BER élevé, ce procédé ne devant pas non plus imposer à la plate forme de support de données des ajouts supplémentaires en argent, en dépense de temps réel et en complexité.
En bref, l'apport de l'invention se définit comme suit.
Un système de télécommunication est en interface avec un réseau dans lequel des données sont cadencées à des fréquences différentes. Le système de télécommunication possède un émetteur et un récepteur qui transmettent une information de compensation pour le débit d'information, ou fréquence de données, où le récepteur est destiné à compenser la différence des fréquences de données en termes de fractions de bit. Le système de télécommunication est caractérisé en ce que le récepteur reçoit l'information de compensation des fréquences de données et, en réponse à cela, compense la différence des fréquences de données en utilisant un nombre entier de bits.
La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur les dessins annexés, parmi lesquels
la figure 1 présente de façon générale un système radiotéléphonique qui peut incorporer l'invention ;
la figure 2 montre la structure d'une trame V.110, telle que définie par la recommandation V.110 du CCITT ;
la figure 3 montre deux trames V.110 successives, formant une multitrame selon l'invention ;
la figure 4 représente de façon générale un appareil qui réalise l'harmonisation de fréquences d'horloge indépendantes dans un émetteur selon l'invention ;
la figure 5 représente de façon générale un appareil qui réalise l'harmonisation de fréquences d'horloge indépendantes dans un récepteur selon l'invention ;;
la figure 6 représente de façon générale sous la forme d'un organigramme, les opérations appliquées au module d'interfonctionnement (IWF) pour harmoniser des fréquences d'horloge indépendantes et émettre des données, selon l'invention ;
la figure 7 représente de façon générale, sous la forme d'un organigramme, les opérations appliquées à la WIF pour harmo niser des fréquences d'horloge indépendantes et recevoir des données, selon l'invention ; et
La figure 8 représente de façon générale, sous la forme d'un organigramme, les opérations appliquées à un système de té lé- communication pour permettre la transmission de données d'un premier réseau possédant des sources de signaux d'horloge indépendantes à un autre réseau possédant des sources de signaux d'horloge indépendantes, selon l'invention.
la figure 1 présente de façon générale un système radiotéléphonique qui peut incorporer l'invention ;
la figure 2 montre la structure d'une trame V.110, telle que définie par la recommandation V.110 du CCITT ;
la figure 3 montre deux trames V.110 successives, formant une multitrame selon l'invention ;
la figure 4 représente de façon générale un appareil qui réalise l'harmonisation de fréquences d'horloge indépendantes dans un émetteur selon l'invention ;
la figure 5 représente de façon générale un appareil qui réalise l'harmonisation de fréquences d'horloge indépendantes dans un récepteur selon l'invention ;;
la figure 6 représente de façon générale sous la forme d'un organigramme, les opérations appliquées au module d'interfonctionnement (IWF) pour harmoniser des fréquences d'horloge indépendantes et émettre des données, selon l'invention ;
la figure 7 représente de façon générale, sous la forme d'un organigramme, les opérations appliquées à la WIF pour harmo niser des fréquences d'horloge indépendantes et recevoir des données, selon l'invention ; et
La figure 8 représente de façon générale, sous la forme d'un organigramme, les opérations appliquées à un système de té lé- communication pour permettre la transmission de données d'un premier réseau possédant des sources de signaux d'horloge indépendantes à un autre réseau possédant des sources de signaux d'horloge indépendantes, selon l'invention.
Sur la figure 1, est représenté un système de télécommunication, ou radiotéléphonique, qui peut incorporer l'invention. Un réseau téléphonique commuté public (PSTN)/réseau numérique à intégration de services (ISDN) 100 est couplé à un réseau mobile (MN) 106. Le PSTN/ISDN 100 est constitué de façon générale d'un système téléphonique à lignes terrestres et d'ordinateurs, ou d'autres équipements de transmission de données, qui peuvent avoir besoin de modems pour transmettre des données. Dans le système radiotéléphonique de la figure 1, un appel pour transmission de données par modem s'effectue de la manière suivante. Un demandeur, qui se trouve dans le PSTN 100, lance un appel à destination du centre de commutation mobile (MSC) 105, se trouvant dans le MN 106.L'appel est envoyé sous forme audio au MSC 105, d'où il est acheminé à une interface de données ou à un module d'interfonctionnement (IWF) 125. Le module IWF 125 convertit la forme audio des données venant du PSTN 100 à la forme numérique (du type ISDN) dans le MN 106. Les données numériques sont traitées de manière à former une trame de transmission de données, ou trame V.110, qui est une trame d'adaptation de fréquence normalisée, employée dans le MN 106. La trame
V.110 est alors appliquée à un système de station de base, ou centre émetteur-récepteur fixe, (BSS) 115, où un nouveau traitement lui est appliqué pour lui donner un format d'interface aérienne normalisé, tel que spécifié dans la Recommandation 4.21, version 3.2.0, mars 1990, du GSM. Les données contenues dans la trame d'interface aérienne GSM sont transmises via une antenne 120. Un mobile 110 reçoit la trame d'interface aérienne contenant les données et traite (de manière non représentée) les données pour les ramener au format V.110.
V.110 est alors appliquée à un système de station de base, ou centre émetteur-récepteur fixe, (BSS) 115, où un nouveau traitement lui est appliqué pour lui donner un format d'interface aérienne normalisé, tel que spécifié dans la Recommandation 4.21, version 3.2.0, mars 1990, du GSM. Les données contenues dans la trame d'interface aérienne GSM sont transmises via une antenne 120. Un mobile 110 reçoit la trame d'interface aérienne contenant les données et traite (de manière non représentée) les données pour les ramener au format V.110.
Dans le système représenté sur ta figure 1, il n'est pas nécessaire que le PSTN/ISDN 100 soit synchronisé avec le MN 106. Si il y a synchronisation, les signaux d'horloge correspondants qui attaquent le modem 126 contenu dans le module IWF 125 sont synchronisés avec le bloc d'adaptation de fréquence 127 du module IWF 125. Par conséquent, l'harmonisation des fréquences d'horloge entre le modem 126 et le bloc d'adaptation de fréquence 127 n'est pas nécessaire. Toutefois, si les deux réseaux ne sont pas synchronisés, le signal d'horloge attaquant le modem 126 ne sera pas harmonisé avec le signal d'horloge utilisé dans le bloc d'adaptation de fréquence 127.Pour les appLications ne concernant pas les radiotéléphones, la recommandation du CCITT relative à la formation des trames V.110 prévoie un mécanisme permettant de compenser les difficultés posées par les signaux d'horloge non harmonisés. La procédure, qui dépend de la fréquence de données considérée, ajoute ou supprime des bits entiers, des demi-bits et des quarts de bit de la trame V.110, selon ce qui est nécessaire pour augmenter ou diminuer la fréquence des données.
La figure 2 montre la structure d'une trame V.110 telle que définie dans la recommandation V.110 du CCITT. La trame V.110 est constituée de 10 octets, chaque octet ayant 8 bits. L'octet O comprend 8 bits "0" et est utilisé à des fins de synchronisation.
Le premier bit de chacun des octets suivants est un bit "1" et sert de nouveau à des fins de synchronisation. Les bits restants de la trame V.110 comprennent trois types de bits. Les bits D portent le train de données d'usager, les bits S et X portent tes signaux d'état du modem, et les bits E portent l'information de compensation d'horloge et de fréquence de données de L'usager. Dans le mode de réalisation préféré, les bits E, plus spécialement E4, E5, E6 et E7, sont modifiés selon la procédure de compensation d'horloge de l'invention. La figure 3 montre de façon générale une première trame V.110 300 et une deuxième V.110 305 qui sont transmises de manière à former une multitrame 310, laquelle correspond à la mise en oeuvre selon le mode de réalisation préféré.L'utilisation de 4 bits E venant de chacune des deux trames V.110 forme un mot de code à 8 bits, qui est codé suivant un code de correction d'erreurs sans voie de retour (FEC). Ainsi, deux des huit bits E sont utilisés pour représenter les états de compensation d'horloge, tandis que les 6 bits E restants servent à appliquer à la multitrame la correction d'erreurs sans voie de retour.
Puisque l'interface aérienne utilise une plus petite largeur de bande que la trame V.110, il faut supprimer, et, ou bien, comprimer certains des bits de la trame V.110. Si le mécanisme de compensation établi dans la recommandation V.110 du CCITT devait être utilisé, les demi-bits ou quarts de bit ajoutés ou retirés seraient perdus lors de la suppression et de la compression des bits dans le système de station de base (BSS) 115 du MN 106. En plus du problème de mise en correspondance entre l'interface aérienne et les trames V.110, un BER élevé pourrait entraîner une adjonction ou une suppression erronées de bits de données. Cette manipulation erronée modifie le nombre des bits de données transmis, ce qui entraine par conséquent de sévères erreurs de données.
La figure 4 représente de façon générale l'équipement qui réalise l'harmonisation, ou appariement, des fréquences d'horloge selon l'invention. Un signal modulé par impulsions codées (PCM), lequel est typiquement employé pour les transmissions audio dans les jonctions ou liaisons numériques, est appliqué à
L'entrée d'un bloc analogique/PCM 124. La ligne PCM contient des échantillons du signal audio et du signal d'horloge, soit CLK1, du
PSTN 100. L'information d'horloge, appelée CLK1, est extraite par le modem 126. Les données d'usager entrent dans le modem en provenance du bloc analogique/PCM 124 où elle sont reconverties à leur forme de données brutes. Le signal CLK1 sert à cadencer les données brutes, comme symbolisé par la ligne DAT sortant du modem 126.A ce moment, la ligne DAT contient des données qui sont en train d'être transmises avec une première fréquence d'horloge, ou CLKî. Les données sortant du modem 126 sont appliquées à l'entrée d'un tampon de données 400 qui se trouve dans le bloc d'adaptation de fréquence 127. Les données entrent dans le tampon 400 avec un cadencement fourni par une deuxième fréquence d'horloge, soit
CLK2, qui provient du MSC 105. Le tampon de données 400 accepte les données venant de la ligne DAT. C'est à ce moment qu'a lieu la détermination de la différence de fréquence entre CLK1 et CLK2. On effectue cette détermination en positionnant des pointeurs dans le tampon de données 400.Par exempLe, un premier pointeur mesure le débit avec lequel les bits de données entrent dans le tampon de données 400, ce qui devrait se faire à la fréquence de CLK1, et un deuxième pointeur mesure le débit de donnees sortant du tampon de données 400, ce qui devrait se faire à la fréquence de CLK2, qui cadence la sortie des données hors du tampon 400. Si CLK1 se révèle inférieur à CLK2 d'une valeur de seuil inférieure, il existe une valeur en défaut pour la fréquence d'horloge. Dans ces conditions, les données présentes sur la Lignes DAT qui entrent dans le tampon y entrent plus lentement qu'elles n'en sortent. Pour harmoniser les deux fréquences d'horloge, on supprimera un bit entier pour les données sortant du tampon de données 400 lorsque le "défaut" de La fréquence d'horloge arrivera en dessous d'une valeur de seuil inférieure.De la même façon, si CLK1 est supérieur à CLK2 d'une valeur de seuil supérieure, il existe une valeur en excès pour la fréquence d'horloge, de sorte que les données entrent dans le tampon de données 400 plus vite qu'elles n'en sortent. Dans ces conditions, il faut augmenter le débit des données sortant du tampon 400, si bien qu'on ajoute un bit entier aux données sortant du tampon 400. Cette insertion est effectuée lorsque l'excès de fréquence, c'est-à-dire la différence entre les deux fréquences d'horloge, dépasse une valeur de seuil supérieure. Si la différence entre CLK1 et CLK2 n'est ni supérieure à la valeur de seuil supérieure ni inférieure à la valeur de seuil inférieure, on ne modifie pas les données qui sortent du tampon 400.
L'entrée d'un bloc analogique/PCM 124. La ligne PCM contient des échantillons du signal audio et du signal d'horloge, soit CLK1, du
PSTN 100. L'information d'horloge, appelée CLK1, est extraite par le modem 126. Les données d'usager entrent dans le modem en provenance du bloc analogique/PCM 124 où elle sont reconverties à leur forme de données brutes. Le signal CLK1 sert à cadencer les données brutes, comme symbolisé par la ligne DAT sortant du modem 126.A ce moment, la ligne DAT contient des données qui sont en train d'être transmises avec une première fréquence d'horloge, ou CLKî. Les données sortant du modem 126 sont appliquées à l'entrée d'un tampon de données 400 qui se trouve dans le bloc d'adaptation de fréquence 127. Les données entrent dans le tampon 400 avec un cadencement fourni par une deuxième fréquence d'horloge, soit
CLK2, qui provient du MSC 105. Le tampon de données 400 accepte les données venant de la ligne DAT. C'est à ce moment qu'a lieu la détermination de la différence de fréquence entre CLK1 et CLK2. On effectue cette détermination en positionnant des pointeurs dans le tampon de données 400.Par exempLe, un premier pointeur mesure le débit avec lequel les bits de données entrent dans le tampon de données 400, ce qui devrait se faire à la fréquence de CLK1, et un deuxième pointeur mesure le débit de donnees sortant du tampon de données 400, ce qui devrait se faire à la fréquence de CLK2, qui cadence la sortie des données hors du tampon 400. Si CLK1 se révèle inférieur à CLK2 d'une valeur de seuil inférieure, il existe une valeur en défaut pour la fréquence d'horloge. Dans ces conditions, les données présentes sur la Lignes DAT qui entrent dans le tampon y entrent plus lentement qu'elles n'en sortent. Pour harmoniser les deux fréquences d'horloge, on supprimera un bit entier pour les données sortant du tampon de données 400 lorsque le "défaut" de La fréquence d'horloge arrivera en dessous d'une valeur de seuil inférieure.De la même façon, si CLK1 est supérieur à CLK2 d'une valeur de seuil supérieure, il existe une valeur en excès pour la fréquence d'horloge, de sorte que les données entrent dans le tampon de données 400 plus vite qu'elles n'en sortent. Dans ces conditions, il faut augmenter le débit des données sortant du tampon 400, si bien qu'on ajoute un bit entier aux données sortant du tampon 400. Cette insertion est effectuée lorsque l'excès de fréquence, c'est-à-dire la différence entre les deux fréquences d'horloge, dépasse une valeur de seuil supérieure. Si la différence entre CLK1 et CLK2 n'est ni supérieure à la valeur de seuil supérieure ni inférieure à la valeur de seuil inférieure, on ne modifie pas les données qui sortent du tampon 400.
Quatre états de compensation d'horloge sont possibles dans le mode de réalisation préféré, et ils sont présentés dans le tableau ci-dessous à simple titre d'illustration ; selon la conception du système employé, la relation entre les états et la configuration de bits peut changer.
<tb> <SEP> Effet <SEP> Effet <SEP> <SEP> Configuration <SEP> de <SEP> bits
<tb> Etat <SEP> 1 <SEP> pas <SEP> de <SEP> changement <SEP> "00"
<tb> Etat <SEP> 2 <SEP> supprimer <SEP> un <SEP> bit
<tb> Etat <SEP> 3 <SEP> insérer <SEP> "O" <SEP> <SEP> 1110in <SEP>
<tb> Etat <SEP> 4 <SEP> insérer <SEP> "1"
<tb>
<tb> Etat <SEP> 1 <SEP> pas <SEP> de <SEP> changement <SEP> "00"
<tb> Etat <SEP> 2 <SEP> supprimer <SEP> un <SEP> bit
<tb> Etat <SEP> 3 <SEP> insérer <SEP> "O" <SEP> <SEP> 1110in <SEP>
<tb> Etat <SEP> 4 <SEP> insérer <SEP> "1"
<tb>
Le tableau ci-dessus représente de façon générale les états de compensation d'horloge ainsi que l'effet et la configuration de bits qui leur correspond, et, comme déjà dit, il n'est donné qu'à simple titre d'illustration. Dans le cas où les deux signaux d'horloge sont sensiblement équivalents, aucun changement n'est nécessaire pour les bits de données sortant du tampon 400, si bien que l'état 1 représentant le fait qu'il n'y a pas de changement peut correspondre à une configuration de bits "00".
Dans le cas où il existe un défaut pour la fréquence d'horloge, si bien qu'il est nécessaire de supprimer un bit, le deuxième état, ou état 2, peut etre présenté par une configuration de bits "01".
Pour un excès de fréquence d'horloge, deux états distincts sont nécessaires, puisque l'existence d'un excès de fréquence d'horloge demande qu'un bit soit inséré dans les bits de données sortants ; le bit inséré peut être "O" ou "1". L'état 3 correspond ainsi à l'insertion d'un bit "O" et peut être représenté par une configuration de bits "10" tandis que L'état 4 qui correspond à l'inser- tion d'un bits "1" peut être représenté par une configuration de bits "11". On peut prévoir un effet supplémentaire d'hystérésis en fixant deux valeurs de seuil pour chaque pointeur, en fonction de L'état de la compensation.
La détermination de L'état approprié de compensation d'horloge est réalisée par un dispositif de traitement de signaux numériques (DSP) 406 et un microprocesseur (pP) 405, qui, dans le mode de réalisation préféré, sont respectivement un DSP "Motorola 56001" et un UP "Motorola 68020". Le pP contrôle les pointeurs du tampon 400 et détermine l'état approprié et la configuration de bits représentative en comparant Les débits avec lesquels les données entrent dans le tampon 400 et en sortent. Lorsque le UP 405 reçoit des données de la part du modem 126, il les met dans la forme appropriée à une trame V.110.Dès que L'état de compensation voulu a eté déterminé, Le DSP 406 modifie le nombre des bits de données dans la multitrame 310 en conséquence. Si le uP 405 détermine qu'aucun changement n'est nécessaire, une configuration de bits "00" est utilisée comme état de compensation, et aucun changement du nombre des bits de données D de la multitrame n'a lieu. Si le ,uP 405 détermine qu'un défaut de fréquence d'horloge est présent, à savoir L'état 2, une configuration de bits "01" est alors insérée dans deux des huit bits E de la multitrame 310. Dans ce cas, le terminal qui recevra La multitrame 310 ignorera le bit de données faisant immédiatement suite aux bits E de la deuxième trame
V.110, indiqué par La référence 305.Si le UP 405 détermine qu'il faut augmenter d'un bit le nombre des bits de données contenus dans la multitrame 310, il augmentera ce nombre en ajoutant un bit "0" ou un bit "1" aux bits de données d'usager. Ceci a lieu entre le dernier bit de données qui précède les bits E et le premier bit de données qui fait suite aux bits E de la deuxième trame V.110.
V.110, indiqué par La référence 305.Si le UP 405 détermine qu'il faut augmenter d'un bit le nombre des bits de données contenus dans la multitrame 310, il augmentera ce nombre en ajoutant un bit "0" ou un bit "1" aux bits de données d'usager. Ceci a lieu entre le dernier bit de données qui précède les bits E et le premier bit de données qui fait suite aux bits E de la deuxième trame V.110.
Le module IWF 125 est un système du type duplex, si bien qu'il reçoit aussi les trames V.110 qui ont été transmises et modifiées. La figure 5 montre le processus de réception et de transformation faisant passer de la trame V.110 aux données brutes, comme cela est nécesaire pour l'application à l'entrée du modem 126. Un récepteur de données 500 reçoit la multitrame 310, laquelle comprend, de nouveau, une première trame V.110 300 et une deuxième trame V 110 305. Les trames sont appliquées en entrée à un DSP 506 et un pP 505, lesquels sont de nouveau, dans le mode de réalisation préféré, un DSP "Motorola 56001" et un UP "Motorola 68020". Le UP 505 et le DSP 506 sont cadencés par le signal CLK2 qui est extrait du signal d'horloge du MN 106.Selon l'état de compensation reçu, le DSP 506 décode Le code de correction d'erreurs sans voie de retour qui a été appliqué aux bits relatifs à l'état de compensation, et il envoie L'état décodé au UP 505, où les bits de données de la multitrame 310 sont modifiés en conséquence. Par exemple, si l'état de compensation est l'état 2, le microprocesseur ignorera le bit de données qui fait immédiatement suite aux bits E de la deuxième trame V.110 305. Si l'état décodé est tel qu'un état 3 ou un état 4 est présent, le microprocesseur ajoutera un bit aux bits de données brutes sortant du microprocesseur 505. Le signal de sortie du microprocesseur 505 est appliqué à L'entrée d'un tampon de données 500, qui, de nouveau, possède un signal d'horloge d'entrée CLK2.En "appelant" la compensation correcte, le UP 505 crée la nouvelle fréquence relative au modem 126, lequel a fait l'objet d'un cadencement de ses données d'entrée avec la valeur CLK1. Les données sont transmises au bloc analogique/PCM 124, dans lequel elles sont converties en un signal PCM et sont renvoyées MSC 105. A ce moment, comme indiqué sur la figure 1, le
MSC 105 transmet les données aux réseaux PSTN/ISDN 100 avec un format de modulation audio utilisant des échantillons PCM.
MSC 105 transmet les données aux réseaux PSTN/ISDN 100 avec un format de modulation audio utilisant des échantillons PCM.
La figure 6 représente, sous ta forme d'un organigramme, les opérations appliquées au module IWF pour harmoniser des fréquences d'horloge indépendantes et émettre des données, selon l'invention. Le traitement appliqué au module IWF commence à l'étape 600 par l'opération (étape 603) consistant à produire un signal d'horloge à une deuxième fréquence d'horloge, suivie par l'opération (étape 606) consistant à accepter au moins un nombre prédéterminé de bits d'information sur le réseau et de bits de données avec une première fréquence d'horloge. Le UP 405 détermine ensuite, à L'étape 609, la différence entre la première fréquence d'horloge et La deuxième fréquence d'horloge. A l'étape 612, le DSP 406 modifie le nombre prédéterminé de bits de données, une quantité correspondant à un nombre entier de bits et, à l'étape 615, l'émet- teur de données 420 émet, à la deuxième fréquence d'horloge, au moins un bit d'information sur le réseau et au moins les bits de données modifiés.
La figure 7 représente, sous la forme d'un organigramme, les opérations appliquées au module IWF pour harmoniser les fré quences d'horloge indépendantes et recevoir les données, selon l'invention. Le traitement appliqué au module IWF commence à l'étape 700, lorsqu'un récepteur de données 500 reçoit, à L'étape 703, au moins une trame de transmission de données à une deuxième fréquence d'horloge. Le DSP 506 détermine, en 706, l'état de compensation d'horloge, le ,uP 505 modifie, en 709, d'au moins un bit de données, le nombre des bits de données, et le bloc d'ajustement d'horloge 501 ajuste, en 712, la deuxième fréquence d'horloge afin d'harmoniser la fréquence d'horloge du réseau de destination.
La figure 8 représente, sous forme d'un organigramme, les opérations appliquées à un système de télécommunication pour transmettre des données d'un réseau possédant des sources de signaux d'horloge indépendantes à un autre réseau possédant des sources de signaux d'horloge indépendantes, selon L'invention. Le traitement commence à L'étape 800, lorsque la première interface de données produit, en 803, un deuxième signal d'horloge possédant une deuxième fréquence d'horloge. La première interface de données accepte alors, en 806, au moins un nombre prédéterminé de bits d'informations sur le réseau et des bits de données, avec une première fréquence d'horloge, et détermine, en 809, la différence entre les première et deuxième fréquences d'horloge.La première interface de données modifie ensuite, en 812, d'au moins un bit de données, le nombre prédéterminé de bits de données et émet, en 815, au moins un bit d'information sur le réseau et au moins les bits de données modifiés, avec la deuxième fréquence d'horloge. La deuxième interface de données reçoit alors, en 818, au moins un bit d'information sur le réseau et au moins les bits de données modifiés, avec la deuxième fréquence d'horloge, et détermine en 821 l'état de compensation d'horloge. La deuxième interface de données modifie alors, en 824, d'au moins un bit de données, le nombre des bits de données et ajuste, en 827, la deuxième fréquence d'horloge afin d'harmoniser la fréquence d'horloge du réseau de destination.
Non seulement cette procédure d'harmonisation de sources de signaux d'horloge indépendantes sur des réseaux est utilisée dans le module IWF, mais elle est aussi utilisée dans les mobiles 110, lesquels peuvent également demander une harmonisation de la fréquence d'horloge avec une source indépendante. De plus, les procédés décrits peuvent être utilisés dans un contexte du type ISDN pur, où on utilise des sources de signaux d'horloge ISDN asynchrones distinctes.
Puisque le mode de réalisation préféré de l'appareil et du procédé selon L'invention est constitué par un système radiotéléphonique numérique, des taux BER élevés ne sont pas rares pendant la transmission sur L'interface aérienne. En utilisant deux bits pour représenter l'état de compension d'horloge et les six bits restants pour la correction d'erreurs sans voie de retour, on peut diminuer la sensibilité du système radiotéléphonique numérique à des taux BER plus élevés. Dans le mode de réalisation préféré, on utilise 2 trames V.110 pour un total de 8 bits E. Pour diminuer pLus encore la sensibilité vis-à-vis des taux BER plus élevés, on peut employer plus de 2 trames V.110 successives, ce qui offre un plus grand nombre de bits E pour la correction d'erreurs sans voie de retour. De plus, on peut employer d'autres procédés de correction d'erreurs sans voie de retour.Par exemple, si l'on utilise une seule trame V.110 possédant au total 4 bits E et qu'on utilise 2 bits E pour la compensation d'horloge et les 6 bits E restants ainsi que des bits S et X supplémentaires pour la correction d'erreurs sans voie de retour, on peut encore obtenir une diminution de la sensibilité vis-à-vis des taux BER élevés. De la même façon, on pourrait utiliser n'importe quel emplacement compris entre un des bits E et quatre des bits E servant à la compensation d'horloge dans une trame V.110 au titre de l'état de compensation d'horloge, et on pourrait effectuer La correction d'erreurs sans voie de retour en répétant l'état particulier sur un nombre prédéterminé de trames V.110.Dans ce cas, la trame V.110 initiale aurait un état déterminé et les trames V.110 suivantes contiendraient le même état si bien que, une fois admis par le sytème que L'état de compensation "correct" a été reçu, le système continuerait de recevoir des trames V.110 différentes contenant un état de compensation d'horloge différent. On peut employer un nombre quelconque de schémas de correction d'erreurs sans voie de retour.
En incorporant L'appareil et le procédé de l'invention dans un système radiotéléphonique, par exemple un système GSM, on rêsoud le problème posé par l'harmonisation de sources de signaux d'horloge indépendantes/asynchrones. Le procédé modifie les bits de données d'une trame V.110 d'une quantité correspondant à au moins un bit de données entier, ce qui garantit que les opérations de compression et d'optimisation effectuées au niveau de L'interface aérienne ne font pas perdre les bits de données qui auraient été perdus s'ils avaient été fractionnaires. On augmente la fiabilité de la transmission en appliquant un code de correction d'erreurs sans voie de retour aux états de compensation, ce qui réduit la sensibilité du procédé aux erreurs dues à des taux BER élevés. De plus, on peut employer de simples tampons de- données, du type de ceux qui sont employés dans le cadre des transferts de données, pour remplacer les détecteurs de déphasage coûteux et complexes et les techniques d'échantillonnage supplémentaires qui sont nécessaires à leur utilisation.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du système dont la descrition vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.
Claims (19)
1. Système de télécommunication (106) qui est en interface avec un réseau (100) où les données sont cadencées à des fréquences d'horloge différentes, le système de communication (106) comportant un émetteur et un récepteur qui transmettent une information de compensation de fréquence de données, où le récepteur est destiné à compenser la différence des fréquences de données d'une quantité correspondant à des fractions de bit, caractérisé en ce que le récepteur reçoit L'information de compensation de fréquence de données et, en réponse à cela, compense La différence de fréquence de données d'une quantité correspondant à un nombre entier de bits.
2. Système selon la revendication 1, où le récepteur se trouve ou bien dans un équipement fixe d'infrastructure radiotéléphonique cellulaire ou bien dans un radiotéléphone cellulaire mobile (110).
3. Système selon la revendication 2, caractérisé en outre en ce que ledit équipement fixe de l'infrastructure radiotéléphonique cellulaire est un système de station de base (BSS, 115), un centre de commutation mobile (MSC, 105) ou bien un module d'interfonctionnement (IWF, 125).
4. Système de télécommunication (106) qui est en interface avec un réseau où les données sont cadencées à des fréquences d'horloge différentes, le système de télécommunication (106) comportant un émetteur et un récepteur qui transmettent une information de compensation de fréquence de données, où le récepteur est destiné à compenser la différence des fréquences de données d'une quantité correspondant à des fractions de bit, caractérisé en ce que l'émetteur détermine la compensation nécessaire en fonction de la différence des fréquences de données, produit une information de compensation de fréquence de données en fonction de la compensation voulue, où le récepteur est destiné à compenser la différence des fréquences de données d'une quantité correspondant à un nombre entier de bits.
5. Système selon la revendication 4, où le récepteur se trouve ou bien dans un équipement fixe d'infrastructure radiotéléphonique cellulaire ou bien dans un radiotéléphone cellulaire mobile (110).
6. Système selon la revendication 5, caractérisé en outre en ce que ledit équipement fixe de l'infrastructure radiotéléphonique cellulaire est un système de station de base (BSS, 115), un centre de commutation mobile (MSC, 105) ou bien un module d'interfonctionnement (IWF, 125).
7. Système de télécommunication (106) qui est en interface avec un réseau où les données sont cadencées à des fréquences différentes, le système de transmission (106) comportant un émetteur et un récepteur qui transmettent une information de compensation de fréquence de données, où le récepteur est destiné à compenser la différence des fréquences de données d'une quantité correspondant à des fractions de bit, le système de télécommunication (106) étant caractérisé en ce que L'émetteur détermine la compensaiton nécessaire en fonction de la différence des fréquence de données, produit une information de compensation de fréquence de données en fonction de ta compensation voulue, où te récepteur est destiné à compenser a différence des fréquences de données d'une quantité correspondant à un nombre entier de bits et le récepteur reçoit l'information de compensation de fréquence de données et, en réponse à cela, compense la différence des fréquences de données d'une quantité correspondant à un nombre entier de bits
8. Système selon la revendication 7, où le récepteur se trouve ou bien dans un équipement fixe d'infrastructure radiotéléphonique cellulaire ou bien dans un radiotéléphone cellulaire mobile (110).
9. Système selon la revendication 8, caractérisé en outre en ce que ledit équipement fixe de l'infrastructure radiotéléphonique cellulaire est un système de station de base (BSS, 115), un centre de commutation mobile (FISC, 105) ou bien un module d'interfonctionnement (IWF, 125).
10. Système de télécommunication (106) qui est en interface avec un réseau où les données sont cadencées à des fréquences différentes, le sytème de télécommunication (106) comportant un émetteur et un recepteur qui transmettent une information de compensation de fréquence de données dans des trames, où le récepteur est destiné à compenser la différence des fréquences de données d'une quantité correspondant à des fractions de bit et l'information de compensation de fréquence de données est transmise dans une unique trame, Le système de télécommunications (106) étant caractérisé en ce que l'émetteur détermine la compensation nécessaire en fonction de la différence des fréquences de données, produit une information de compensation de fréquence de données en fonction de la compensation voulue, où le récepteur est destiné à compenser la différence des fréquences de donnees d'une quantité correspondant à un nombre entier de bits, et où l'information de compensation de fréquence de données est répartie, pendant la transmission, sur au moins deux trames, le récepteur recevant l'information de compensation de fréquence de données qui est répartie sur au moins deux trames, déterminant la compensation nécessaire sur la base de l'information de compensation de fréquence de données et, en réponse à cela, compensant la différence des fréquences de données d'une quantité correspondant à un nombre entier de bits.
11. Système selon la revendication 10, caractérisé en ce que l'émetteur produit L'information de compensation de fréquence de données en fonction des taux d'erreur sur les bits qu'on peut attendre dans le système de télécommunication (106).
12. Système selon la revendication 10, où le récepteur se trouve ou bien dans un équipement fixe d'infrastructure radiotéléphonique cellulaire ou bien dans un radiotéléphone cellulaire mobile (110).
13. Système selon la revendication 12, caractérisé en outre en ce que ledit équipement fixe de l'infrastructure radiotéléphonique cellulaire est un système de station de base (BSS, 115), un centre de commutation mobile (MSC, 105) ou bien un module d'interfonctionnement (IWF, 125).
14. Système de télécommunication (106) qui est en interface avec un réseau où les données sont cadencées à des fréquences différentes, le système de télécommunication (106) comportant un émetteur et un récepteur qui transmettent une information de compensation de fréquence de données dans des trames, où le récepteur est destiné à compenser la différence des fréquences de données et où l'information de compensation de fréquence de données est transportée dans une seule trame, le système de télécommunication (106) étant caractérisé en ce que l'émetteur détermine la compensation nécessaire en fonction de la différence des fréquences de données, produit L'information de compensation de fréquence de données en fonction de la compensation voulue, où l'information de compensation de fréquence de données est répartie, pendant Le transport, sur au moins deux trames, et le récepteur reçoit l'information de compensation de fréquence de données répartie sur au moins deux trames, détermine la compensation nécessaire en fonction de l';n- formation de compensation de fréquence de données et, en réponse à cela, compense la différence des fréquences de données.
15. Système selon la revendication 14, où le récepteur se trouve ou bien dans un équipement fixe d'infrastructure radiotéléphonique cellulaire ou bien dans un radiotéléphone cellulaire mobile (110).
16. Système selon la revendication 15, caractérisé en outre en ce que ledit équipement fixe de l'infrastructure radiotéléphonique cellulaire est un système de station de base (BSS, 115), un centre de commutation mobile (MSC, 105) ou bien un module d'interfonctionnement (IWF, 125).
17. Système de télécommuniation (106), plus spécialement système radiotéléphonique numérique, qui est en interface avec un réseau où les données sont cadencées à des fréquences différentes, le système de télécommunication (106) transportant une information de compensation de fréquence de données sous La forme d'un mot de code à 5 bits dans des trames ISDN, où un récepteur est destiné à compenser la différence des fréquences de données d'une quantité correspondant à des fractions de bit et l'information de compensation de fréquence de données est transportée dans une seule trame
ISDN, caractérisé en ce que le système de télécommunication (106) détermine la compensation nécessaire en fonction de la différence des fréquences de données, produit un mot de code à 5 bits en fonc tion de la compensation voulue, répartit le mot de code à 5 bits sur au moins deux trames ISDN pendant le transport, où le mot de code à 5 bits amène le récepteur à compenser la différence des fréquences de données d'une quantité correspondant à un nombre entier de bit, les deux trames ISDN, ou plus, sont comprimées en un format normalisé d'interface aérienne, le format normalisé d'interface aérienne est émis via une voie de radiofréquence (RF) à destination d'un récepteur, qui reçoit le format normalisé d'interface aérienne, décomprime le format normalisé d'interface aérienne pour former les deux trames ISDN, ou plus, détermine le mot de code à 5 bits qui a été réparti sur les deux trames ISDN, détermine la compensation nécessaire en fonction du mot de code 5 bits et, en réponse à cela, compense la différence des fréquences de données d'une quantité correspondant à un nombre entier de bits.
18. Système selon la revendication 17, caractérisé en ce que la compensation de la différence des fréquences de données, portant sur un nombre entier de bits, assure la protection contre
L'élémination de l'information de compensation de fréquence de données pendant la compression et la décompression dans le système de télécommunication (106).
19. Système selon la revendication 17, caractérisé en ce que le système radiotéléphonique numérique comprend au moins l'un des éléments suivants : système de station de base (BSS, 115), centre de commutation mobile (MSC, 105), module d'interfonctionnement (IWF, 125), ou bien mobile (110).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US66045491A | 1991-02-22 | 1991-02-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2673343A1 true FR2673343A1 (fr) | 1992-08-28 |
| FR2673343B1 FR2673343B1 (fr) | 1994-09-23 |
Family
ID=24649602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9202058A Expired - Lifetime FR2673343B1 (fr) | 1991-02-22 | 1992-02-21 | Systeme de telecommunication permettant d'harmoniser les frequences des signaux d'horloge dans des reseaux, notamment radiotelephoniques numeriques, independants. |
Country Status (28)
| Country | Link |
|---|---|
| US (1) | US5502752A (fr) |
| JP (1) | JP2987935B2 (fr) |
| KR (1) | KR0127995B1 (fr) |
| CN (1) | CN1032101C (fr) |
| AT (1) | AT407812B (fr) |
| AU (1) | AU658402B2 (fr) |
| BR (1) | BR9205605A (fr) |
| CA (1) | CA2100753C (fr) |
| DE (2) | DE4290392C2 (fr) |
| DK (1) | DK173808B1 (fr) |
| FI (1) | FI115354B (fr) |
| FR (1) | FR2673343B1 (fr) |
| GB (1) | GB2269300B (fr) |
| GE (1) | GEP19991767B (fr) |
| GR (1) | GR920100062A (fr) |
| HK (1) | HK1000621A1 (fr) |
| HU (1) | HU216677B (fr) |
| IL (1) | IL100871A (fr) |
| IT (1) | IT1258355B (fr) |
| MX (1) | MX9200735A (fr) |
| NZ (1) | NZ241673A (fr) |
| RU (1) | RU2145466C1 (fr) |
| SE (1) | SE516082C2 (fr) |
| TR (1) | TR25708A (fr) |
| TW (1) | TW208767B (fr) |
| UA (1) | UA40009C2 (fr) |
| WO (1) | WO1992015159A1 (fr) |
| ZA (1) | ZA92950B (fr) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69328176T2 (de) * | 1993-08-26 | 2000-12-21 | Hewlett-Packard Co., Palo Alto | Übertragungssystem |
| US5592556A (en) * | 1994-08-09 | 1997-01-07 | Ericsson Ge Mobile Communications Inc. | Digital radio with vocoding encrypting codec |
| US20100208634A1 (en) | 1994-10-11 | 2010-08-19 | Arbinet Corporation | System and Method For Managing Multimedia Communications Across Convergent Networks |
| US5596575A (en) * | 1995-05-05 | 1997-01-21 | Digital Equipment Corporation | Automatic network speed adapter |
| WO1997014255A2 (fr) * | 1995-10-11 | 1997-04-17 | Alexander Mashinsky | Communications efficaces par reseaux |
| DE19541398A1 (de) * | 1995-11-07 | 1997-05-15 | Sel Alcatel Ag | Netzanpassungszentrale für ein Mobilfunknetz |
| FI100570B (fi) * | 1995-11-15 | 1997-12-31 | Nokia Telecommunications Oy | Synkroninen datansiirtomenetelmä ja -järjestely |
| US5694432A (en) * | 1996-05-31 | 1997-12-02 | Unisys Corporation | Transmitter for a digital communication system which eliminates cumulative jitter |
| US5689531A (en) * | 1996-05-31 | 1997-11-18 | Unisys Corporation | Receiver for a digital communication system which eliminates cumulative jitter |
| US5680415A (en) * | 1996-05-31 | 1997-10-21 | Unisys Corporation | Repeater for a digital communication system which eliminates cumulative jitter |
| US5680416A (en) * | 1996-05-31 | 1997-10-21 | Unisys Corporation | Digital communication system which eliminates cumulative jitter |
| US5862141A (en) * | 1996-06-14 | 1999-01-19 | Lucent Technologies Inc. | Variable bitrate radio modem system to enhance data transmission and reduce error rates |
| FI102931B (fi) * | 1996-10-30 | 1999-03-15 | Nokia Telecommunications Oy | Verkosta riippumaton kellotus tietoliikennejärjestelmässä |
| JP3097737B2 (ja) * | 1997-01-27 | 2000-10-10 | 日本電気株式会社 | バーストクロック対応メモリ回路 |
| US6084934A (en) * | 1997-03-06 | 2000-07-04 | International Business Machines Corporation | Natural throttling of data transfer across asynchronous boundaries |
| DE19737589C1 (de) * | 1997-08-28 | 1998-11-26 | Siemens Ag | Interfaceschaltung für fullcustom- und semicustom-Taktdomänen |
| US5953331A (en) * | 1997-09-09 | 1999-09-14 | Lucent Technologies Inc. | Wireless packet system for efficient wide area bandwidth utilization |
| US6285659B1 (en) * | 1997-09-10 | 2001-09-04 | Level One Communications, Inc. | Automatic protocol selection mechanism |
| US6108348A (en) * | 1997-09-12 | 2000-08-22 | Lockheed Martin Corporation | 2.4-to-3 kbps rate adaptation apparatus for use in narrowband data and facsimile communications systems |
| US6459696B1 (en) | 1998-06-22 | 2002-10-01 | Nortel Networks Limited | Method and system for avoiding data loss in communications systems |
| US6721356B1 (en) * | 2000-01-03 | 2004-04-13 | Advanced Micro Devices, Inc. | Method and apparatus for buffering data samples in a software based ADSL modem |
| US7076016B1 (en) | 2000-02-28 | 2006-07-11 | Advanced Micro Devices, Inc. | Method and apparatus for buffering data samples in a software based ADSL modem |
| US6724846B1 (en) | 2000-04-28 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Simple, high performance, bit-sliced mesochronous synchronizer for a source synchronous link |
| US6728931B2 (en) * | 2001-03-22 | 2004-04-27 | Promos Technologies, Inc. | Time data compression technique for high speed integrated circuit memory devices |
| JP4062104B2 (ja) * | 2003-01-24 | 2008-03-19 | 株式会社リコー | ファクシミリ用モデム装置 |
| US9176908B2 (en) * | 2010-02-23 | 2015-11-03 | Rambus Inc. | Time multiplexing at different rates to access different memory types |
| EA021193B1 (ru) * | 2011-10-06 | 2015-04-30 | Открытое Акционерное Общество "Агат - Системы Управления" - Управляющая Компания Холдинга "Геоинформационные Системы Управления" | Автоматизированная система управления командного пункта военно-воздушных сил и войск противовоздушной обороны |
| US8924764B1 (en) * | 2012-11-15 | 2014-12-30 | Qlogic, Corporation | Systems and methods for rate matching in networks utilizing a strobe counter |
| JP6173653B2 (ja) * | 2015-06-15 | 2017-08-02 | 三菱電機株式会社 | エレベータ安全システム |
| US10396922B2 (en) * | 2017-02-07 | 2019-08-27 | Texas Instruments Incorporated | Apparatus and mechanism to support multiple time domains in a single soc for time sensitive network |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0155741A2 (fr) * | 1984-03-20 | 1985-09-25 | Philips Patentverwaltung GmbH | Procédé et appareil pour la synchronisation, sur une horloge étrangère au réseau, d'un dispositif de transmission numérique de données |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3420956A (en) * | 1966-01-04 | 1969-01-07 | Bell Telephone Labor Inc | Jitter reduction in pulse multiplexing systems employing pulse stuffing |
| US3873773A (en) * | 1971-10-26 | 1975-03-25 | Martin Marietta Corp | Forward bit count integrity detection and correction technique for asynchronous systems |
| LU74196A1 (fr) * | 1975-05-28 | 1976-05-18 | ||
| US4224473A (en) * | 1978-05-31 | 1980-09-23 | Digital Communications Corporation | TDMA Multiplexer-demultiplexer with multiple ports |
| US4716575A (en) * | 1982-03-25 | 1987-12-29 | Apollo Computer, Inc. | Adaptively synchronized ring network for data communication |
| US4803726A (en) * | 1986-12-31 | 1989-02-07 | Motorola, Inc. | Bit synchronization method for a digital radio telephone system |
| US4759041A (en) * | 1987-02-19 | 1988-07-19 | Unisys Corporation | Local area network control system synchronization with phase-lock loop |
| US4941156A (en) * | 1987-05-19 | 1990-07-10 | Crystal Semiconductor | Linear jitter attenuator |
| US4791652A (en) * | 1987-06-04 | 1988-12-13 | Northern Telecom Limited | Synchronization of asynchronous data signals |
| EP0343305B1 (fr) * | 1988-04-29 | 1995-07-26 | International Business Machines Corporation | Système d'adaptation de débit binaire pour les systèmes de transmissions numériques |
| US4885758A (en) * | 1988-06-06 | 1989-12-05 | Hayes Microcomputer Products, Inc. | Speed correction and stop bit control circuit for data communications device |
| US4910794A (en) * | 1988-08-04 | 1990-03-20 | Norand Corporation | Mobile radio data communication system and method |
| FR2649842B1 (fr) * | 1989-07-17 | 1994-04-08 | Alcatel Cit | Reseau d'acces pour service de telephonie sans fil |
| IT1236730B (it) * | 1989-10-31 | 1993-03-31 | Sgs Thomson Microelectronics | Adattatore monolitico della velocita' per rete numerica integrata nei servizi (rnis o isdn). |
| US5140627A (en) * | 1990-10-09 | 1992-08-18 | Telefonaktiebolaget L M Ericsson | Handoff procedure that minimizes disturbances to dtmf signalling in a cellular radio system |
| FR2667748A1 (fr) * | 1990-10-09 | 1992-04-10 | Trt Telecom Radio Electr | Systeme de transmission d'informations selon un multiplex temporel presentant une structure variable. |
| US5140616A (en) * | 1990-11-19 | 1992-08-18 | Ag Communication Systems Corporation | Network independent clocking circuit which allows a synchronous master to be connected to a circuit switched data adapter |
-
1992
- 1992-02-05 IL IL10087192A patent/IL100871A/en not_active IP Right Cessation
- 1992-02-10 ZA ZA92950A patent/ZA92950B/xx unknown
- 1992-02-10 JP JP4507288A patent/JP2987935B2/ja not_active Expired - Lifetime
- 1992-02-10 AU AU14565/92A patent/AU658402B2/en not_active Expired
- 1992-02-10 CA CA002100753A patent/CA2100753C/fr not_active Expired - Lifetime
- 1992-02-10 GE GEAP19922684A patent/GEP19991767B/en unknown
- 1992-02-10 DE DE4290392A patent/DE4290392C2/de not_active Expired - Lifetime
- 1992-02-10 RU RU93054764A patent/RU2145466C1/ru active
- 1992-02-10 UA UA93004000A patent/UA40009C2/uk unknown
- 1992-02-10 HU HU9302299A patent/HU216677B/hu unknown
- 1992-02-10 AT AT0900692A patent/AT407812B/de not_active IP Right Cessation
- 1992-02-10 GB GB9315243A patent/GB2269300B/en not_active Expired - Lifetime
- 1992-02-10 DE DE4290392T patent/DE4290392T1/de active Pending
- 1992-02-10 KR KR1019930702329A patent/KR0127995B1/ko not_active IP Right Cessation
- 1992-02-10 BR BR9205605A patent/BR9205605A/pt not_active IP Right Cessation
- 1992-02-10 WO PCT/US1992/001103 patent/WO1992015159A1/fr active IP Right Grant
- 1992-02-18 GR GR920100062A patent/GR920100062A/el not_active IP Right Cessation
- 1992-02-20 NZ NZ241673A patent/NZ241673A/en not_active IP Right Cessation
- 1992-02-21 TR TR92/0178A patent/TR25708A/xx unknown
- 1992-02-21 FR FR9202058A patent/FR2673343B1/fr not_active Expired - Lifetime
- 1992-02-21 IT ITRM920119A patent/IT1258355B/it active IP Right Grant
- 1992-02-21 MX MX9200735A patent/MX9200735A/es unknown
- 1992-02-22 CN CN92101024A patent/CN1032101C/zh not_active Expired - Lifetime
- 1992-02-25 TW TW081101381A patent/TW208767B/zh active
-
1993
- 1993-04-20 US US08/049,248 patent/US5502752A/en not_active Expired - Lifetime
- 1993-08-10 DK DK199300921A patent/DK173808B1/da not_active IP Right Cessation
- 1993-08-12 SE SE9302618A patent/SE516082C2/sv not_active IP Right Cessation
- 1993-08-20 FI FI933673A patent/FI115354B/fi not_active IP Right Cessation
-
1997
- 1997-11-17 HK HK97102167A patent/HK1000621A1/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0155741A2 (fr) * | 1984-03-20 | 1985-09-25 | Philips Patentverwaltung GmbH | Procédé et appareil pour la synchronisation, sur une horloge étrangère au réseau, d'un dispositif de transmission numérique de données |
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONIC ENGINEERING vol. 62, no. 762, Juin 1990, WOOLWITCH, LONDON GB pages 79 - 85 D.M. BALSTON ET AL. 'Data service handling in the GSM cellular radio system' * |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2673343A1 (fr) | Systeme de telecommunication permettant d'harmoniser les frequences des signaux d'horloge dans des reseaux, notamment radiotelephoniques numeriques, independants. | |
| BE1005310A5 (fr) | Unite d'abonne pour systeme de communication numerique sans fil. | |
| FR2778517A1 (fr) | Activation de porteuse pour transmission de donnees | |
| EP0095959B1 (fr) | Système de radiocommunications, à sauts de fréquence | |
| EP0545783B1 (fr) | Modem semi-duplex pour réseau de radiotéléphones GSM | |
| CH675333A5 (fr) | ||
| FR2730888A1 (fr) | Procede et appareil pour synchroniser des ports radio dans un systeme de communication | |
| FR2602622A1 (fr) | Ensemble d'abonne pour telephonie numerique sans fil; modem et dispositifs divers (synthetiseur de frequence...) pour cet ensemble | |
| WO1999053644A1 (fr) | Signal de radiotelephonie cellulaire a canal supplementaire affecte au sens descendant, procede, systeme, mobile et station de base correspondants | |
| US8650238B2 (en) | Resolving buffer underflow/overflow in a digital system | |
| EP3512108B1 (fr) | Procédé de synchronisation de signaux au sein d'un dispositif sans contact communiquant avec un lecteur par une modulation active de charge, et dispositif correspondant | |
| EP0485935A1 (fr) | Circuit de traitement du signal pour le système de radiotéléphone cellulaire numérique européen | |
| FR2652463A1 (fr) | Annuleur d'echo a consultation de memoire et addition avec chevauchement, pour un emetteur-recepteur de symboles de donnees. | |
| EP0196979B1 (fr) | Procédé et dispositif d'insertion d'un signal numérique sur une voie à débit plus élevé | |
| CA2041658C (fr) | Equipements de controle de qualite pour liaisons de transmission numeriques | |
| FR2671248A1 (fr) | Procede de synchronisation de frequence et de tranches de temps a l'aide d'un filtrage adaptatif, et radiotelephone utilisant ce procede. | |
| FR2523387A1 (fr) | Circuit de conference telephonique | |
| EP3963757B1 (fr) | Procédé et dispositif récepteur pour détecter le début d'une trame d'un signal de communications par satellite | |
| EP0642242B1 (fr) | Méthode de transmission de données, émetteur et récepteur à ambiguité réduite | |
| WO2024017554A1 (fr) | Dispositif et procédé de synchronisation de temps symbole avec une architecture parallèle | |
| FR2891973A1 (fr) | Procede et dispositif de changement de groupes de datagrammes achemines par des paquets d'un flux de transport recu par un dispositif de reception radiofrequence | |
| EP1084535A1 (fr) | Recepteur pour systeme amrc | |
| WO1998026618A2 (fr) | Adaptation entre reseaux de radiomessagerie unidirectionnels | |
| EP0763911A1 (fr) | Trame de transmission à haute efficacité | |
| EP1634431A1 (fr) | Procede et dispositif de mise a jour d un repertoire comportant des coordonnees de correspondants d un abonne a un reseau de telecommunication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property |
Owner name: MOTOROLA MOBILITY, INC., US Effective date: 20110912 |