FR2673012A1 - Procede et circuit pour transformation cosinus discrete bidimensionnelle. - Google Patents
Procede et circuit pour transformation cosinus discrete bidimensionnelle. Download PDFInfo
- Publication number
- FR2673012A1 FR2673012A1 FR9110826A FR9110826A FR2673012A1 FR 2673012 A1 FR2673012 A1 FR 2673012A1 FR 9110826 A FR9110826 A FR 9110826A FR 9110826 A FR9110826 A FR 9110826A FR 2673012 A1 FR2673012 A1 FR 2673012A1
- Authority
- FR
- France
- Prior art keywords
- data
- dct
- groups
- dimensional
- discrete cosine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910002721A KR930008428B1 (ko) | 1991-02-20 | 1991-02-20 | 2차원 이산 코사인 변환방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2673012A1 true FR2673012A1 (fr) | 1992-08-21 |
| FR2673012B1 FR2673012B1 (enExample) | 1994-12-16 |
Family
ID=19311271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9110826A Granted FR2673012A1 (fr) | 1991-02-20 | 1991-09-02 | Procede et circuit pour transformation cosinus discrete bidimensionnelle. |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH04278668A (enExample) |
| KR (1) | KR930008428B1 (enExample) |
| FR (1) | FR2673012A1 (enExample) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110705368B (zh) * | 2019-09-05 | 2023-04-18 | 深圳大学 | 自构余弦核空间中人脸数据非负特征表示和识别方法、装置、系统及存储介质 |
-
1991
- 1991-02-20 KR KR1019910002721A patent/KR930008428B1/ko not_active Expired - Fee Related
- 1991-09-02 FR FR9110826A patent/FR2673012A1/fr active Granted
- 1991-09-10 JP JP3230641A patent/JPH04278668A/ja active Pending
Non-Patent Citations (3)
| Title |
|---|
| M.VETTERLI ET AL: "ALGORITHMES DE TRANSFORMATIONS DE FOURIER ET EN COSINUS MONO ET BIDIMENSIONELLELS", ANN. TELECOMMUN., vol. 40, no. 9-10, 1985, pages 466 - 476 * |
| MUNSI ALAUL HAQUE: "A TWO DIMENSIONAL FAST COSINE TRANSFORM", IEEE TRANSACTIONS ON ACOUSTICS,SPEECH AND SIGNAL PROCESSING, vol. 33, no. 6, December 1985 (1985-12-01), NEW YORK US, pages 1532 - 1538 * |
| N.TA ET AL: "FAST COMPUTATION OF TWO-DIMENSIONAL DISCRETE COSINE TRANSFORMS USING FAST DISCRETE RADON TRANSFORM", ELECTRONICS LETTERS, vol. 27, no. 1, January 1991 (1991-01-01), ENAGE GB, pages 82 - 84, XP000202548 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017367A (ko) | 1992-09-26 |
| KR930008428B1 (ko) | 1993-08-31 |
| FR2673012B1 (enExample) | 1994-12-16 |
| JPH04278668A (ja) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0314559A1 (fr) | Circuit de calcul utilisant une arithmétique résiduelle | |
| EP0692762B1 (fr) | Circuit logique de multiplication parallèle | |
| FR3097992A1 (fr) | Opérateur d’addition et multiplication fusionnées pour nombres à virgule flottante de précision mixte réalisant un arrondi correct | |
| EP3757756A1 (fr) | Opérateur de produit scalaire de nombres à virgule flottante réalisant un arrondi correct | |
| EP0437876B1 (fr) | Multiplieur série programmable | |
| FR2849512A1 (fr) | Multiplieur modulaire de montgomery et procede de multiplication correspondant | |
| EP0262032B1 (fr) | Additionneur binaire comportant un opérande fixé, et multiplieur binaire parallèle-série comprenant un tel additionneur | |
| EP2003547A1 (fr) | Operateur de reduction modulaire amélioré | |
| EP0237382B1 (fr) | Dispositif de transformée en cosinus d'un signal numérique échantilloné | |
| FR2673012A1 (fr) | Procede et circuit pour transformation cosinus discrete bidimensionnelle. | |
| EP1071008B1 (fr) | Procédé pour effectuer une multiplication avec accumulation dans un corps de Galois. | |
| EP0785503B1 (fr) | Procédé de production d'un paramètre de correction d'erreur associé à la mise en oeuvre d'opérations modulaires selon la méthode de Montgomery | |
| WO1995004963A1 (fr) | Dispositif electronique de calcul d'une transformee de fourier et procede pour minimiser la taille des chemins de donnees internes d'un tel dispositif | |
| EP0175623A1 (fr) | Dispositif de traitement en temps réel de signal numérique par convolution | |
| EP2315085B1 (fr) | Dispositif de correction de signaux de consigne et système de génération de gradients comportant un tel dispositif | |
| EP1335277B1 (fr) | Opérateur saturant à haute efficacité | |
| EP0190514A1 (fr) | Dispositif de test en ligne de circuit de calcul de la transformée de Fourier discrète, et circuit comportant un tel dispositif | |
| EP4170479A1 (fr) | Circuit intégré comprenant un calculateur matériel et procédé de calcul correspondant | |
| Ghosh et al. | FPGA implementation of MAC unit for double base ternary number system (DBTNS) and its performance analysis | |
| EP4641448A1 (fr) | Reseau de neurones binaires | |
| FR2859030A1 (fr) | Procede de realisation d'une multiplication modulaire et procede de realisation d'une multiplication euclidienne sur des nombres de 2n bits | |
| JP2001092810A (ja) | 複素乗算器および複素相関器 | |
| FR2536541A1 (fr) | Systeme simplifie d'analyse spectrale a exploitation de phase | |
| Carletta et al. | Design of a field programmable gate array-based platform for real-time de-noising of optical imaging signals using wavelet transforms | |
| JP2001067338A (ja) | 高速たたみ込み演算方式とその演算器および高速補間方式と高速補間器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100531 |