FR2671933A1 - Procede d'integration de materiau de brasure dans la fabrication des circuits et des boitiers pour l'electronique. - Google Patents

Procede d'integration de materiau de brasure dans la fabrication des circuits et des boitiers pour l'electronique. Download PDF

Info

Publication number
FR2671933A1
FR2671933A1 FR9100571A FR9100571A FR2671933A1 FR 2671933 A1 FR2671933 A1 FR 2671933A1 FR 9100571 A FR9100571 A FR 9100571A FR 9100571 A FR9100571 A FR 9100571A FR 2671933 A1 FR2671933 A1 FR 2671933A1
Authority
FR
France
Prior art keywords
metal
support
alloy
gold
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9100571A
Other languages
English (en)
Other versions
FR2671933B1 (fr
Inventor
Ramy Jean-Pierre
Le Maguer Thierry
Le Rouzic Jean
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LEMAGUER THIERRY
RAMY JEAN PIERRE
Original Assignee
LEMAGUER THIERRY
RAMY JEAN PIERRE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LEMAGUER THIERRY, RAMY JEAN PIERRE filed Critical LEMAGUER THIERRY
Priority to FR9100571A priority Critical patent/FR2671933B1/fr
Publication of FR2671933A1 publication Critical patent/FR2671933A1/fr
Application granted granted Critical
Publication of FR2671933B1 publication Critical patent/FR2671933B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Ce procédé permet l'intégration d'un matériau de brasure sur un support pour fixer un élément électronique sur ce support. Il consiste à déposer sélectivement (26) du matériau de brasure sur le support à l'endroit précis ou l'élément 28 doit être fixé, presser l'élément sur le dépôt sélectif, chauffer l'ensemble à la température de fusion du matériau de brasure pour fondre ce matériau et ainsi sceller l'élément sur le support, et laisser refroidir l'ensemble.

Description

PROCEDE D'INTEGRATION DE MATERIAU DE BRASURE DANS LA
FABRICATION DES CIRCUITS ET DES BOITIERS POUR
L'ELECTRONIQUE.
DESCRIPTION
L'invention se rapporte à un procédé d'intégration des matériaux de brasure dans la fabrication des circuits et des bottiers pour l'électronique. Il permet la fabrication des matériaux de brasure destinés au report des composants électroniques sur leur circuit support ainsi que la fermeture des boîtiers pour l'électronique et d'intégrer cette fabrication dans La channe de réalisation des circuits supports correspondants. Ces circuits supports sont en particulier des circuits hybrides, des circuits imprimés, des embases, etc.
L'invention s'applique à tout report de composant électronique tel que transistor, diode, circuit intégré sur un circuit support quelconque et à
La fermeture de tout type de boîtiers utilisés en électronique.
Un boîtier d'électronique est composé de deux parties, Le fond et Le couvercle. Le couvercle est généralement composé de métal ou d'alumine doré ; il sert de protection mécanique et climatique pour Les composants. A cette fin, il est brasé sur le fond du boîtier, sur toute sa périphérie.
Actuellement, lorsque les fabricants de circuits électroniques doivent reporter les composants sur un support ou fermer des bottiers renfermant des circuits électroniques, ils utilisent soit des colles organiques chargées ou non par une poudre métallique, soit des préformes de brasure, c'est-à-dire des pastilLes composées d'un alliage fusible à une température appropriée et découpée aux dimensions des contacts à braser.
Dans Les deux cas, les matériaux de report (colles ou préformes de brasure) sont indépendantes du circuit support lui-même et sont manipulées pour être mécaniquement ou manuellement placées à l'endroit adéquat sur le support.
Or, la technologie des circuits électroniques évolue énormément en raison premièrement de la densité des composants à reporter qui augmente sans cesse et, en corollaire, de la quantité des calories à dissiper, et deuxièmement de l'apparition de nouveaux composants tels que les diodes lasers qui imposent d'importantes contraintes quant à leur report et notamment des problèmes de précision dimensionnelle, de résistance thermique et d'épaisseur du matériau de report.
Aussi, du fait de cette évolution, les méthodes traditionnelles de report citées plus haut présentent un certain nombre d'inconvénients.
En particulier, L'épaisseur minimale des préformes de brasure étant de 25 micromètres, ce type de brasure est inutilisable pour le report des diodes lasers du fait de la résistance thermique trop importante de la préforme, des remontées de brasure sur la tranche des diodes et de La pollution de la zone d'émission de Lumière.
Par ailleurs, les préformes et les colles organiques doivent être manipulées à L'aide d'un outillage approprié afin d'être positionnées à l'endroit précis ou doit s'effectuer le report, d'où une imprécision de positionnement gênante lorsque la densité des composants à assembler est importante.
En outre, les préformes et les colles doivent être adaptées aux dimensions de chaque composant à reporter, d'où l'obligation de disposer d'un échantillonnage important de préformes de brasure de différentes dimensions et un échantillonnage important d'outils de dépôt des colles.
Dans le cas particulier d'un bottier pour électronique, la brasure du couvercle sur le fond est généralement effectué en utilisant des préformes d'orétain découpées aux dimensions adéquates. Ces préformes sont généralement composées de 80X d'or et sont donc relativement onéreuses.
L'invention a justement pour objet un procédé d'intégration d'un matériau de brasure dans la fabrication des circuits et des boîtiers pour l'électronique permettant notamment de remédier aux inconvénients ci-dessus. En particulier, ce procédé peut être utilise pour le report de diodes lasers et ne nécessite pas un échantillonnage important d'outils de brasure et de préformes de brasure. Il permet en outre un abaissement du coût de fabrication des circuits et de fermeture des boîtiers.
L'invention est basée sur L'intégration du matériau de report directement sur le circuit support et sur l'insertion de cette fabrication dans la channe de réalisation de ce circuit support.
De façon plus précise, L'invention a pour objet un procédé d'intégration d'un matériau de brasure sur un support, destiné à fixer un élément électronique sur le support, ce matériau de brasure consistant en au moins un premier métal, comportant les étapes suivantes
a) - dépôt sélectif du premier métal du matériau de brasure sur le support à L'endroit précis où L'élément doit être fixé,
b) - pressage de l'élément sur le dépôt sélectif,
c) - chauffage de l'ensemble à La température de fusion du matériau de brasure pour fondre ce matériau et ainsi sceller l'élément sur le support, et
d) - laisser refroidir L'ensemble.
Par élément électronique, il faut comprendre soit un composant électronique (transistor, diode), soit un circuit électronique complet (circuit intégré, circuit hybride), soit un couvercle de bottier d'électronique.
Par support il faut comprendre un circuit support tel qu'un circuit hybride, un circuit imprimé, une embase ou encore le fond d'un bottier d'électronique. Ce support peut être conducteur ou isolant électriquement.
L'intégration du matériau de brasure sur le support est possible en utilisant des techniques directes de dépôt sélectif du matériau de brasure ou d'au moins un métal de ce matériau aux endroits voulus (par exemple épaississement électrolytique localisé, évaporation Localisée, etc.), ou indirectes (par exemple photogravure du matériau ou d'un métal de ce matériau préalablement déposé sur l'ensemble du support par électrolyse ou par évaporation sous vide, etc.). Il s'ensuit une excellente précision de positionnement du matériau de brasure puisque l'on utilise les mêmes procédés que ceux mis en oeuvre pour réaliser le circuit support lui-même.
L'épaisseur minimale du matériau de brasure peut atteindre quelques dixièmes de nanomètres, et elle est parfaitement contrôlée en raison des méthodes de dépôts utilisées pour le matériau de brasure (croissance électrolytique, dépôt sous vide, sérigraphie, etc...).
Le matériau de brasure est un matériau dont la température de fusion est inférieure à celle du support et de celle que peut supporter l'élément électronique à reporter sur ce support. Ce matériau de brasure présente une température comprise entre 100 et 4000C et peut être constitué par un métal tel que L'indium, l'étain, le cadmium, le plomb, ou par un alliage de métaux, par exemple un alliage d'or et d'étain ou d'or et de silicium.
Ces deux alliages sont avantageusement utilisés en raison de leur universalité d'emploi pour le report de composants électroniques et la fermeture de boîtier électronique. Plus particulièrement, on utilise comme matériau de brasure des compositions eutectiques du fait de leur bas point de fusion. Ces alliages sont particulièrement bien adaptés au procédé de L'invention, car ils ne forment pas de composés intermétalliques poreux et parce que Leur température de brasure est parfaitement compatible avec les composants électroniques.
Dans le cas d'un alliage d'un premier métal et d'un second métal, on dépose successivement aux endroits adéquats les deux métaux puis on fond ces deux métaux pour former L'alliage. Cet alliage peut être formé, avant l'opération de brasure proprement dite, et par conséquent entre L'étape a) et l'étape b) ou bien être réalisé au cours de l'étape de brasure, c'est-àdire au cours de L'étape c).
De plus, dans le cas d'un alliage, le second métal déposé fait avantageusement partie intégrante du support.
Le procédé de l'invention est parfaitement bien adapté au report d'un composant électronique sur un circuit électronique hybride comportant des lignes d'interconnexion pour connecter ce composant électronique à d'autres composants. A cet effet, le procédé de L'invention comprend les étapes suivantes :
- formation des lignes d'interconnexion en un second métal destiné à constituer le matériau de brasure, ces lignes recouvrant l'endroit précis où le composant doit être fixé,
- dépôt sélectif du premier métal destiné à réagir avec le second métal pour former un alliage de brasure à l'endroit précis où le composant doit être fixé,
- pose du composant sur le dépôt sélectif,
- chauffage de l'ensemble pour faire réagir les premier et second métaux en contact pour sceller le premier composant sur le circuit, puis
- laisser refroidir l'ensemble.
Ce chauffage peut être réalisé en une ou deux étapes : une étape de formation de L'alliage et une étape de scellement du composant.
L'intérêt du procédé selon L'invention, dans le cas particulier de fermeture d'un boîtier électronique, est de remplacer les préformes or-étain par un simple dépôt sélectif d'un métal tel qu'un dépôt électrolytique d'étain, l'or nécessaire à la formation de l'alliage de brasure étant constitué par celui déjà présent dans la dorure du couvercle ou du fond ; ceci permet une diminution de coût.
D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre illustratif et non limitatif en référence aux dessins annexés dans Lesquels :
- la figure 1 représente schématiquement, en coupe, un composant électronique reporté par le procédé selon L'invention sur un circuit support,
- les figures 2 à 5, 6A et 7A représentent schématiquement, en coupe, les différentes étapes d'un premier exemple de report d'un composant électronique conformément à L'invention,
- les figures 6B et 7B représentent des variantes de mise en oeuvre du procédé conforme à l'invention,
- les figures 8 à 14 représentent schématiquement, en coupe, un second exemple de mise en oeuvre de report d'un composant électronique sur un circuit support, conformément à l'invention, et
- les figures 15 à 17 représentent schématiquement, en coupe, la fermeture d'un bottier d'électronique selon le procédé conforme à l'invention.
EXEMPLE 1
En référence aux figures 1 å 6A et 7A, on décrit ci-après La fabrication d'un matériau de brasure et son intégration sur un circuit hybride pour le report d'un composant électronique. L'exemple développé ici concerne la brasure d'une diode laser sur un circuit hybride à L'aide d'un alliage contenant, en poids, 80X d'or et 20X d'étain, préalablement intégré sur ce circuit support. Cet alliage est un eutectique qui fond à 2800C sans passer par un état pâteux.
La structure finale, vue en coupe est représentée sur la figure 1. Le support 2, constitué par de L'alumine, est pourvu de lignes d'interconnexion 4 destinées à l'interconnexion de la diode avec les autres composants du circuit hybride. Ces lignes d'interconnexion 4 sont constituées d'une couche de nickel-chrome de 60 nanomètres d'épaisseur et d'une couche d'or d'1 micromètre d'épaisseur.
Pour des raisons de clarté, la couche de nickel-chrome et celle d'or sont représentées sous la forme d'une couche unique 4.
La couche de nickel-chrome sert à l'accrochage de la couche d'or sur le support en alumine 2 alors que la couche d'or sert à la conduction électrique. L'alliage or-étain du matériau de brasure 6 présente une épaisseur de 1,5 micromètre. La surface de la diode laser 8 reportée est de 300x300 micromètres.
Comme représenté sur la figure 2, le réseau d'interconnexion 4 est tout d'abord réalisé sur le support 2 en utilisant une technologie conventionnelle (dépôt par pulvérisation cathodique sous vide de nickel-chrome pour l'accrochage et d'or pour la conduction, sur L'ensemble du support 2, puis photogravure classique pour produire le réseau d'interconnexion 4).
On effectue alors, comme représenté sur la figure 3, le dépôt d'une couche de résine photosensible 10 (AZ 1350H de la Société Shipley) sur L'ensemble par centrifugation (2000 tours/minute pendant 25 secondes).
La structure ci-dessus est alors exposée à un rayonnement ultraviolet 12, comme représenté sur la figure 4, en interposant un masque photo 14 reproduisant l'inverse de la préforme du matériau de brasure à réaliser ; le masque est donc noir avec une surface dégagée 16, c'est-à-dire transparente aux rayons ultraviolets, correspondant aux dimensions de la diode 8 à reporter : 300x300 micromètres.
Les zones de la résine qui ont été exposées aux rayons ultraviolets sont alors éliminées par immersion dans le révélateur approprié (solution
MICROPOSIT de la Société Shipley). On obtient alors la structure représentée sur la figure 5.
L'ensemble est alors plongé dans un bain d'épaississement électrolytique d'étain (bain RN 1770 de la Société Pelidag). Cet ensemble est relié à un générateur de courant par un fil électrique ; La métallisation d'or joue le rôle de cathode. L'anode est
constituée par une lame d'étain pur.
En faisant passer un courant électrique entre
l'anode et la cathode, l'étain se dépose sur les zones d'or 4a qui ne sont pas protégées par la résine 10. Les conditions opératoires sont les suivantes : - température : 200C,
2 - densité de courant : 2 A/dm - agitation de la pièce supportant la zone à épaissir
mécaniquement avec une fréquence de 15 allers-retours
par minute et une amplitude de 100 millimètres.
En appliquant les conditions ci-dessus, la vitesse des dépôt d'étain est de 1 micromètre par minute. Il suffit donc de calculer L'épaisseur d'étain à déposer proportionnellement à celle d'or déjà présente. Sachant que le poids atomique de l'étain est de 118,79, que celui de l'or est de 1979, que l'on désire un rapport en poids de 80X d'or et de 20% d'étain, et que L'épaisseur d'or est de 1 micromètre,
L'épaisseur d'étain à déposer est donc de 414 nanomètres, ce qui nécessite un temps théorique de dépôt de 24,8 secondes, c'est-à-dire environ 30 secondes. Une fois le dépôt sélectif d'étain 18 effectué, la structure obtenue est celle représentée à la figure 6A.
Les zones de résine ayant servi de réserve lors de dépôt sélectif d'étain sont alors dissoutes par immersion dans de l'acétone.
L'ensemble est ensuite porté à la température de 2800C afin de former l'alliage 6 fusible or-étain correspondant à la composition eutectique (80X d'or et 20X d'étain), puis refroidi à la température ambiante.
La figure 7A représente la structure obtenue à ce stade.
La suite des opérations consiste à presser la diode laser 8 sur l'alliage 6 ainsi réalisé, puis à élever la température de l'ensemble à 2800C ; L'alliage or-étain fond alors et scelle la diode sur la ligne d'or ; la structure finale est celle de la figure 1.
Des essais expérimentaux d'adhérence ont été effectués sur des composants reportés selon ce procédé.
Des diodes ayant une surface de 300x300 micromètres résistent à une traction latérale supérieure à 250 grammes. Au-delà, c'est le cristal constituant les diodes (arséniure de gallium dans le cas présent) qui explose.
Selon l'invention, le dépôt localisé d'étain 18 peut aussi être réalisé sous vide, en particulier par évaporation, comme représenté sur La figure 68, à travers un masque métallique 20 comportant des ouvertures 22 aux endroits où le métal doit être déposé.
Dans le mode de réalisation décrit en référence aux figures 1 à 7A, l'épaisseur d'or des lignes d'interconnexions était calculée de manière que toute la couche d'or participe à la formation de l'alliage 6. Comme représenté sur la figure 78, il est aussi possible de prévoir une épaisseur d'or supérieure afin de faire reposer L'alliage 6 sur de l'or 5.
Par ailleurs, le dépôt d'étain 18 a été effectué, précédemment, après que Le réseau d'interconnexion 4 ait été réalisé. Il est toutefois possible, de déposer le plot d'étain 18 sur le support d'alumine 2 entièrement recouvert d'une couche de nickel-chrome et d'or, puis de former les lignes d'interconnexion en nickel-chrome et or après par une opération classique de photogravure.
EXEMPLES 2 et 3
Il est aussi possible de reporter, selon
L'invention, un composant de puissance, tel qu'une diode laser, sur un support jouant le rôle de radiateur. Dans ce cas, le support 2 est un métal et par exemple du molybdène massif.
Dans le cas d'un support conducteur, il n'est pas utile d'effectuer de dépôts sélectifs. Aussi, les couches de nickel-chrome et d'or sont déposées par pulvérisation cathodique sous vide sur toute la surface du support, puis l'étain est déposé à son tour sur toute la surface d'or par électrolyse.
Deux techniques de report de la diode laser sur le support jouant le rôle de radiateur ont été mises en oeuvre.
Dans la première technique (exemple 2) l'alliage or-étain est formé dans un premier temps en traitant la structure à 2800C puis, dans un deuxième temps la diode est brasée par pressage sur l'or-étain à 2800C.
La seconde technique (exemple 3) consiste à former L'alliage durant l'opération de brasure ellemême à 2800C.
Ces deux méthodes ont donné des résultats similaires, puisque la diode laser résiste à une traction latérale de 250 grammes dans les deux cas.
EXEMPLE 4
En référence aux figures 8 à 14, on décrit ci-après un autre exemple de mise en oeuvre du procédé conforme à l'invention. Cet exemple concerne la brasure d'un composant électronique tel que des transistors, des diodes ou des circuits intégrés, portant la référence 28 sur la figure 14, sur un support isolant 20 en alumine ou en verre. Dans cet exemple, on utilise un alliage eutectique d'or et de silicium composé, en pourcentage en poids, de 96X d'or et de 4X de silicium.
Cette composition eutectique fond à 3700C.
Son intérêt, conjointement à L'utilisation des brasures or-étain, est de permettre un processus de report à deux températures différentes, 280 et 3700C.
Ainsi, dans le cas d'un composant à reporter sur un circuit hybride lui-même à reporter dans un bottier, le circuit hybride sera tout d'abord brasé dans le bottier à 3700C avec une brasure or-silicium, puis le composant électronique sera à son tour brasé à 2800C sur le circuit hybride en utilisant une brasure or-étain.
On dépose tout d'abord sur le support 20, par pulvérisation cathodique sous vide, comme représenté sur la figure 8, des couches 24 de nickel-chrome (pour l'accrochage) et d'or (pour réaliser les lignes électriquement conductrices) puis une couche 38 de silicium pour former l'eutectique avec l'or avec des épaisseurs respectives de 60, 700 et 300 nanomètres ; ces valeurs sont calculées pour réaliser une brasure or-silicium de 1 micromètre d'épaisseur.
Après enduction avec une résine photosensible (AZ 1350H de la Société Shipley), exposition à un rayonnement ultraviolet à travers un masque photo (idem figure 4) reproduisant la géométrie des brasures à intégrer (dimensions de l'élément 28) puis élimination (révélation) par immersion dans la solution Microposit de la Société Shipley des zones de résine qui ont "vu" les ultraviolets, on obtient la structure représentée figure 9. La référence 30 symbolise la résine insolée et développée.
Le silicium non protégé par la résine 30 est alors dissout par immersion dans la solution SI ETCH de la Société Soprelec. La structure obtenue est représentée sur la figure 10 et la référence 38a symbolise le silicium restant. La résine 30 ayant servi à cette dissolution sélective du silicium est alors éliminée par immersion dans de l'acétone.
Comme représenté sur la figure 11, une nouvelle couche de résine photosensible 32 est ensuite déposée sur l'ensemble de la structure, exposée aux ultraviolets à travers un masque photo reproduisant cette fois la géométrie des lignes de conduction électrique à obtenir puis révélée.
L'or puis le nickel-chrome (couche 24) non protégés par la résine 32 sont ensuite successivement éliminés par immersion dans des solutions chimiques composées respectivement de 5 grammes d'iode, 25 grammes d'iodure de potassium et 100 millilitres d'eau pour l'or, et de 10 grammes de sulfate cérique, 10 millilitres d'acide sulfurique et 100 millilitres d'eau pour le nickel-chrome. Après dissolution de la résine dans de l'acétone, la structure résultante est celle de la figure 12.
Comme représenté sur la figure 13, l'alliage or-silicium 26 est alors réalisé en portant L'ensemble à 3700C sous vide. Le circuit hybride est alors terminé et il est prêt à recevoir l'élément 28 qui est brasé en le pressant sur la brasure or-silicium à 3700C.
La structure finale est seule représentée sur la figure 14.
Les adhérences du composant électronique 28 obtenues sont les mêmes qu'avec la brasure or-étain décrite dans L'exemple 1.
Comme pour l'exemple 1, le dépôt localisé de silicium 38a peut être réalisé sous vide, par exemple par pulvérisation cathodique, à travers un masque métallique (figure 68) percé aux endroits où le silicium doit être déposé.
Par ailleurs, l'épaisseur d'or peut être supérieure å celle mentionnée en référence à la figure 8. Dans ce cas, la brasure 26 reposera sur de l'or (figure 7B).
En outre, la réalisation des lignes de conduction électrique 24 peut se faire par exemple en utilisant un procédé classique de photogravure avant le dépôt sélectif 38a de silicium et la formation de l'alliage or-silicium peut se faire avant l'opération de brasure, comme décrit en référence aux figures 8 à 14 ou bien durant l'opération de brasure.
EXEMPLE 5
En référence aux figures 15 à 17, on décrit, ci-après, la fermeture d'un bottier pour électronique selon le procédé conforme à l'invention.
Comme représenté sur la figure 15, en coupe, un boîtier est composé de deux parties : le fond 40 et le couvercle 42. Le fond 40 est équipe de broches 44 servant d'entrée-sortie. Il reçoit le composant 48. Ce dernier est reporté par collage selon l'art antérieur ou mieux par brasage 46 selon l'invention et est relié aux broches 44 par l'intermdiaire de fils 50 d'or ou d'aluminium soudés par thermocompression ou par ultrasons.
Le couvercle 42 qui est composé de métal doré et en particulier de molybdène doré avec 2,5 micromètres d'or, sert de protection mécanique et climatique pour le composant 48. A cette fin, il est brasé sur le fond, sur toute la périphérie de ce dernier.
La référence 56 représente la brasure obtenue selon l'invention.
Comme représenté sur la figure 16, le couvercle 42 est tout d'abord étamé sélectivement par un dépôt électrolytique 58 d'étain aux seuls endroits où doit se faire la brasure, c'est-à-dire à la périphérie de la surface interne du couvercle. Ceci est réalisé en utilisant la méthode, le bain et les conditions définies dans le premier exemple de réalisation.
Un traitement à 2800C provoque alors la formation de l'alliage or-étain 56, comme représenté sur la figure 17 ; l'or provient du couvercle lui-même.
Le couvercle 42 équipé du matériau de brasure 56 est alors pressé sur le fond 40 à 2800C. L'ensemble est alors refroidi et on retrouve la structure de la figure 15.
L'adhérence du couvercle sur le fond du boîtier est excellente puisqu'une traction latérale effectuée sur le couvercle a provoqué la cassure du fond dans quelques essais expérimentaux et que dans d'autres essais, il restait du matériau de brasure orétain sur les deux parties brasées.
La formation de L'alliage or-étain peut éventuellement se faire, selon L'invention, durant l'opération de brasure proprement dite.
Par ailleurs, le dépôt électrolytique d'étain 52 peut éventuellement être réalisé sur toute la surface interne du couvercle.
En outre, au lieu d'effectuer le dépôt électrolytique 58 sur le couvercle 42, il est possible de le réaliser sur le fond 40 du boîtier.

Claims (12)

REVENDICATIONS
1. Procédé d'intégration d'un matériau de brasure sur un support, destiné à fixer un élément électronique sur le support, ce matériau de brasure consistant en au moins un premier métal, comportant les étapes suivantes :
a) - dépôt sélectif du premier métal (8, 28, 58) du matériau de brasure (6, 26, 56) sur le support à l'endroit précis où l'élément (8, 28, 42) doit être fixé,
b) - pressage de L'élément sur le dépôt sélectif,
c) - chauffage de l'ensemble à la température de fusion du matériau de brasure pour fondre ce matériau et ainsi sceller l'élément sur le support, et
d) - laisser refroidir L'ensemble.
2. Procédé selon la revendication 1, caractérisé en ce que le matériau de brasure est un alliage d'au moins un premier métal et second métal, en ce que l'on dépose successivement aux endroits voulus les deux métaux (4-18, 24-38, 58-42) et en ce que l'on fond Les deux métaux pour former L'alliage.
3. Procédé selon la revendication 2, caractérisé en ce que l'alliage est formé au cours de l'étape c).
4. Procédé selon la revendication 2, caractérisé en ce que l'alliage est formé entre L'étape a) et l'étape b).
5. Procédé selon L'une quelconque des revendications 1 à 4, caractérisé en ce que L'étape a) consiste à déposer le premier métal (18, 38, 58) du matériau de brasure sur l'ensemble du support puis à graver ce premier métal de façon à ce qu'il n'en reste qu'à l'endroit précis où L'élément doit être fixé.
6. Procédé selon L'une quelconque des revendications 1 à 4, caractérisé en ce que l'étape a) consiste en un dépôt direct sélectif du premier métal du matériau de brasure sur le support audit endroit précis.
7. Procédé selon L'une quelconque des revendications 2 à 6, caractérisé en ce que le second métal (4, 24) fait partie intégrante du support.
8. Procédé selon L'une quelconque des revendications 1 à 7, caractérisé en ce que le matériau de brasure est choisi parmi un alliage d'or et d'étain et un alliage d'or et de silicium.
9. Procédé selon l'une quelconque des revendications 1 à 8, appliqué à la brasure d'un couvercle (42) d'un boîtier d'électronique sur le fond (40) dudit boîtier pour le fermer, caractérisé en ce qu'il consiste à déposer le premier métal (58) sur toute la périphérie de la surface interne du couvercle ou du boîtier.
10. Procédé selon L'une quelconque des revendications 1 à 8, appliqué à la brasure d'un premier composant (8, 28) électronique sur un circuit électronique hybride comportant des lignes d'interconnexion pour (4, 24) connecter ce premier composant à des seconds composants, caractérisé en ce qu'il comprend les étapes suivantes ::
- formation des lignes d'interconnexion (4, 24) en un second métal destiné à constituer le matériau de brasure, ces lignes recouvrant l'endroit précis où le composant doit être fixé,
- dépôt sélectif (18, 38a) du premier métal destiné à réagir avec le second métal pour former un alliage de brasure à l'endroit précis où le composant doit être fixé,
- pose du composant (8, 28) sur le dépôt sélectif,
- chauffage de l'ensemble pour faire réagir les premier et second métaux en contact pour sceller le premier composant sur le circuit, puis
- laisser refroidir l'ensemble.
11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que l'étape a) consiste à :
- déposer une couche de résine photosensible (10) sur tout le support,
- former dans cette couche de résine un trou (10a) à l'endroit précis où doit être fixé l'élément électronique (8),
- déposer dans le trou le premier métal (18) destiné à former le matériau de brasure (6), et
- éliminer la résine restante.
12. Procédé selon la revendication 11, caractérisé en ce que le premier métal est déposé par électrolyse.
FR9100571A 1991-01-18 1991-01-18 Procede d'integration de materiau de brasure dans la fabrication des circuits et des boitiers pour l'electronique. Expired - Fee Related FR2671933B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9100571A FR2671933B1 (fr) 1991-01-18 1991-01-18 Procede d'integration de materiau de brasure dans la fabrication des circuits et des boitiers pour l'electronique.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9100571A FR2671933B1 (fr) 1991-01-18 1991-01-18 Procede d'integration de materiau de brasure dans la fabrication des circuits et des boitiers pour l'electronique.

Publications (2)

Publication Number Publication Date
FR2671933A1 true FR2671933A1 (fr) 1992-07-24
FR2671933B1 FR2671933B1 (fr) 1996-12-13

Family

ID=9408830

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9100571A Expired - Fee Related FR2671933B1 (fr) 1991-01-18 1991-01-18 Procede d'integration de materiau de brasure dans la fabrication des circuits et des boitiers pour l'electronique.

Country Status (1)

Country Link
FR (1) FR2671933B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3305952A1 (de) * 1983-02-21 1984-08-23 ETA S.A. Fabriques d'Ebauches, Granges Verfahren zum anbringen einer platte mit integrierter schaltung auf einem substrat
DE8711105U1 (fr) * 1987-08-14 1987-11-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
DE3730497A1 (de) * 1987-09-11 1989-03-30 Philips Patentverwaltung Oberflaechenmontierbares bauelement
FR2647294A1 (fr) * 1989-05-18 1990-11-23 Applic Gles Electricite Me Procede de soudage de composants electriques sur un circuit conducteur imprime sur un substrat metallise isole

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3305952A1 (de) * 1983-02-21 1984-08-23 ETA S.A. Fabriques d'Ebauches, Granges Verfahren zum anbringen einer platte mit integrierter schaltung auf einem substrat
DE8711105U1 (fr) * 1987-08-14 1987-11-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
DE3730497A1 (de) * 1987-09-11 1989-03-30 Philips Patentverwaltung Oberflaechenmontierbares bauelement
FR2647294A1 (fr) * 1989-05-18 1990-11-23 Applic Gles Electricite Me Procede de soudage de composants electriques sur un circuit conducteur imprime sur un substrat metallise isole

Also Published As

Publication number Publication date
FR2671933B1 (fr) 1996-12-13

Similar Documents

Publication Publication Date Title
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
EP0101409B1 (fr) Circuit imprimé et procédé de fabrication du circuit
EP0091072B1 (fr) Procédé d'encapsulation de composants semi-conducteurs, et composants encapsulés obtenus
EP0188838B1 (fr) Boîtier pour composant électronique
US3480412A (en) Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices
FR2936966A1 (fr) Procede d'obtention d'une barriere selective de soudage
JP2005026378A (ja) 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール
EP0991122A2 (fr) Pattes de connexion pour composant electronique
FR2671933A1 (fr) Procede d'integration de materiau de brasure dans la fabrication des circuits et des boitiers pour l'electronique.
FR2525509A1 (fr) Procede de depot de soudure sur un materiau en aluminium
JPH11509983A (ja) フラックスを使用しない部品の接点形成
EP2022588B1 (fr) Procédé de soudure de deux éléments entre eux au moyen d'un matériau de brasure
JP2003298386A (ja) 圧電振動子及びその製造方法
EP0793269B1 (fr) Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
US20060266446A1 (en) Whisker-free electronic structures
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JPH0137876B2 (fr)
EP0112245B1 (fr) Procédé pour la fabrication d'un circuit électrique destiné à la mise à feu d'un dispositif pyrotechnique et circuit ainsi obtenu
JP2004103706A (ja) 半導体装置用テープキャリアおよびその製造方法
RU2375786C1 (ru) СПОСОБ БЕССВИНЦОВОЙ КОНТАКТНО-РЕАКТИВНОЙ ПАЙКИ ПОЛУПРОВОДНИКОВОГО КРИСТАЛЛА К КОРПУСУ С ОБРАЗОВАНИЕМ ЭВТЕКТИКИ Al-Zn
FR2532472A1 (fr) Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions
FR2488732A1 (fr) Procede de realisation de boitier pour composant electronique
JP3911460B2 (ja) 光ファイバピグテイル及びその製造方法並びに光ファイバモジュール
FR2860102A1 (fr) Procede de fabrication d'une liaison de fil d'or resistant a une temperature elevee pour un composant electronique
FR2695052A1 (fr) Procédé pour fixer par brasage une pièce en céramique d'un composant électrique dans un boîtier métallique.

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse