FR2640094A1

FR2640094A1 - Cascode type amplifier

Info

Publication number: FR2640094A1
Application number: FR8815958A
Authority: FR
Inventors: Gilles Chevallier; Civile S P I D Societe
Original assignee: Radiotechnique Compelec RTC SA
Current assignee: Radiotechnique Compelec RTC SA
Priority date: 1988-12-06
Filing date: 1988-12-06
Publication date: 1990-06-08

Abstract

The invention relates to a cascode type amplifier including a differential stage with two transistors T1, T2 and two additional transistors T3, T4 completing the cascode arrangement, having collector resistors R3, R4. In order to enable the supply voltage Vp to be reduced, currents are injected by current sources I3, I4 into the collectors of the transistors T1 and T2. Application to I.F. amplifiers.

Description

"AMPLIFICATEUR DU TYPE CASCODE"
La présente invention a pour objet un amplificateur du type cascode comprenant un étage différentiel comportant un premier et un deuxième transistor dont les émetteurs sont connectés respectivement à une première et une deuxième source de courant et sont reliés entre eux par une première résistance et dont les collecteurs sont connectés à une charge constituée par le trajet collecteur émetteur respectivement d'un troisié- me et d'un quatrième transistor en série respectivement avec une. deuxième et une troisième résistance dont un borne est connectée à une source de tension d'alimentation, les troisiè- me et quatrième transistors ayant leur base connectée à une source de tension de référence."AMPLIFIER OF THE CASCODE TYPE"
The subject of the present invention is an amplifier of the cascode type comprising a differential stage comprising a first and a second transistor whose emitters are respectively connected to a first and a second current source and are interconnected by a first resistor and whose collectors are connected to a load constituted by the emitter collector path respectively of a third and a fourth transistor in series respectively with a. second and a third resistor having a terminal connected to a supply voltage source, the third and fourth transistors having their base connected to a reference voltage source.

Un tel amplificateur a déjà été mis en oeuvre à titre d'amplificateur de fréquence intermédiaire, le montage cascode ayant pour avantage de diminuer la distortion due aux capacités collecteur-base des premier et deuxième transistors formant l'étage différentiel. Such an amplifier has already been implemented as an intermediate frequency amplifier, the cascode arrangement having the advantage of reducing the distortion due to the collector-base capacitances of the first and second transistors forming the differential stage.

L'invention vise à traiter le problème de l'adapta- tion d'un tel circuit à une plus faible valeur de.tension d'alimentation tout en conservant ses performances. The object of the invention is to deal with the problem of adapting such a circuit to a lower power supply voltage while maintaining its performance.

L'idée de base de l'invention consiste à diminuer le courant dans l'étage supérieur (deuxième et troisième résistance) en apportant de manière séparée une partie du courant de la paire différentielle, ce qui permet de conserver pour la première résistance une valeur suffisamment élevée pour éviter l'apparition d'une impédance réactive notable à l'entrée de la paire différentielle considérée en tant que telle, tout en conservant le gain en courant de l'amplificateur. The basic idea of the invention is to reduce the current in the upper stage (second and third resistance) by providing separately part of the current of the differential pair, which allows to keep for the first resistance a value high enough to avoid the appearance of a significant reactive impedance at the input of the differential pair considered as such, while maintaining the current gain of the amplifier.

Dans ce but, le circuit selon l'invention est caractérisé en ce qu'il comporte une troisième et une quatrième source de courant connectées au collecteur respectivement des premier et deuxième transistors de manière à fournir une partie du courant de l'étage différentiel. -
La premiére et la deuxième source de courant sont avantageusement constituées par une quatrième et une cinquième résistance dont une borne est connectée à l'émetteur respectivement des premier et deuxième transistors et dont l'autre borne est connectée à un pôle de mode commun
Selon un mode de réalisation préféré, mettant à profit le fait que le potentiel du collecteur des premier et deuxième transistors varie très peu, la troisième et la quatrième source de courant sont constituées par une sixième et une septième résistance dont une borne est connectée au collecteur respectivement des premier et deuxième transistors et dont l'autre borne est connectée à ladite source de tension d'alimentation.For this purpose, the circuit according to the invention is characterized in that it comprises a third and a fourth current source connected to the collector respectively of the first and second transistors so as to provide a portion of the current of the differential stage. -
The first and the second current source are advantageously constituted by a fourth and a fifth resistor, one terminal of which is connected to the emitter respectively of the first and second transistors and the other terminal of which is connected to a common mode pole.
According to a preferred embodiment, taking advantage of the fact that the collector potential of the first and second transistors varies very little, the third and fourth current sources are constituted by a sixth and a seventh resistor, one terminal of which is connected to the collector respectively first and second transistors and whose other terminal is connected to said source of supply voltage.

L'invention sera mieux comprise à la lecture'de la description qui va suivre, en liaison avec les dessins qui représentent - la figure 1, un amplificateur selon l'invention - la figure 2, un amplificateur selon un mode de réalisation préféré de l'invention. The invention will be better understood on reading the following description, in conjunction with the drawings which represent - Figure 1, an amplifier according to the invention - Figure 2, an amplifier according to a preferred embodiment of the invention. 'invention.

Selon la figure 1, deux transistors T1 et T2 dont les émetteurs sont reliés par une résistance R12 forment une paire différentielle, la base des transistors T1 et T2, constituant des entrées respectivement E1 et E2 de l'amplifica- teur. Deux sources de courant I1 et 12 sont connectées aux émetteurs respectivement de T1 et T2. According to FIG. 1, two transistors T1 and T2 whose emitters are connected by a resistor R12 form a differential pair, the base of transistors T1 and T2 constituting inputs E1 and E2, respectively, of the amplifier. Two current sources I1 and 12 are connected to the emitters respectively of T1 and T2.

Deux transistors T3 et T4 qui peuvent être de plus petites dimensions, sur un circuit intégré, que le transistor
T1 et T2, forment avec ceux-ci un montage cascode. Leurs bases sont interconnectées et portées à un potentiel de référence Bref1. Leurs collecteurs sont reliés à une source de tension d'alimentation Vp à travers des résistances respectivement
R3 et R4, et leurs émetteurs sont connectés à ceux respectivement des transistors T1 et T2.Two transistors T3 and T4 which may be smaller in size on an integrated circuit than the transistor
T1 and T2 form with them a cascode assembly. Their bases are interconnected and brought to a reference potential Bref1. Their collectors are connected to a source of supply voltage Vp through resistances respectively
R3 and R4, and their emitters are connected to those respectively of transistors T1 and T2.

Le gain en tension G en boucle ouverte de ce montage a pour valeur
(R3 + R4 > G
R12
Si la tension d'alimentation nominale Vp dont on dispose est faible, (par exemple 8V au lieu de 12V précédemment), et si on veut conserver la même valeur de gain à l'amplificateur, plusieurs solutions peuvent être envisagées qui présentent des inconvénients notables. Si on diminue le courant dans les transistors T1 et T2, on diminue la linéarité de l'amplificateur. Si on diminue la valeur des résistances R12,
R3 et Rs en proportion de la diminution de la tension d'alimentation, la linéarité décroît encore.En outre, R12 doit avoir une valeur suffisante pour que la partie réactive de l'impédance d'entrée soit très inférieure à la partie réelle, en pratique au moins 10 fois inférieur à celle-ci, lorsque l'entrée de l'étage est connectée à la sortie de l'étage précédent, en particulier dans le cas d'une source filtrée.The open-loop voltage gain G of this arrangement has the value
(R3 + R4> G
R12
If the nominal power supply voltage Vp available is low, (for example 8V instead of 12V previously), and if we want to keep the same gain value to the amplifier, several solutions can be envisaged which have significant disadvantages . If the current in the transistors T1 and T2 is decreased, the linearity of the amplifier is decreased. If we decrease the value of the resistors R12,
R3 and Rs in proportion to the decrease of the supply voltage, the linearity decreases further.In addition, R12 must have a value sufficient for the reactive part of the input impedance to be much lower than the real part, at least 10 times less than this, when the input of the stage is connected to the output of the preceding stage, in particular in the case of a filtered source.

L'invention met à profit le fait que le potentiel d'émetteur des transistors T3 et T4 a une valeur pratiquement constante égale à Vrefl - BBE (avec VBE = tension baseémetteur d'un transistor) et suffisamment distante de Vp. On raccorde en ces points des sources de courant 13 et 14 dont la fonction est d'apporter de manière séparée une partie du courant statique de la paire différentielle sans influer sur les autres paramètres du circuit (gain, distortion...). En d'autres termes, il est ainsi possible de faire fonctionner l'amplificateur avec une tension d'alimentation plus faible et d'obtenir des performances équivalentes en conservant les valeurs des résistances Rf2, R3 et R4.La quasi-constance du potentiel d'émetteur des transistors T3 et T4 permet d'utiliser des sources de courant non idéales. The invention takes advantage of the fact that the emitter potential of transistors T3 and T4 has a substantially constant value equal to Vrefl-BBE (with VBE = voltage base-emitter of a transistor) and sufficiently distant from Vp. At these points are connected current sources 13 and 14 whose function is to separately supply a part of the static current of the differential pair without affecting the other parameters of the circuit (gain, distortion, etc.). In other words, it is thus possible to operate the amplifier with a lower supply voltage and to obtain equivalent performances while maintaining the values of the resistors Rf2, R3 and R4. Transmitter of transistors T3 and T4 makes it possible to use non-ideal current sources.

EXEMPLE
Ri2 = 3002 R3 = R; = 3KQ soit G : 20 I1 = 12 = 1,5 mA ; I3 = I4 = 0,5 mA
Vp = 8V. EXAMPLE
R12 = 3002 R3 = R; = 3KQ is G: I1 = 12 = 1.5 mA; I3 = I4 = 0.5 mA
Vp = 8V.

Les sources de courant I3 et 14 fournissent ainsi
le tiers des courants I1 et 12, ce qui permet d'a
baisser Vp de 12V à 8V, toutes choses égales par
ailleurs.Current sources I3 and 14 thus provide
the third of the currents I1 and 12, which allows a
lower Vp from 12V to 8V, all things being equal
elsewhere.

La figure 2 représente un mode préféré de réalisation de l'invention, notamment destiné à la réalisation d'un amplificateur de fréquence intermédiaire (FI), et plus particulièrement un amplificateur à transimpédance destiné à amplifier les signaux issus d'un mélangeur de télévision. Dans celui-ci les éléments communs avec la figure 1 (transistors Ti à Ts, résistances R12r R3 et R4) portent la même référence. Les sources de courant I1 et 12 sont constituées par des résistances respectivement R1 et R2 connectées entre les émetteurs respectivement des transistors T1 et T2 et le pôle de mode commun. Les résistances R1 et R2 contribuent au gain de l'étage, et il faut remplacer dans la formule précédente
R12 par R'12 avec 1/R'12 = 1/R12 + 1/R1 + R2.Les sources de courant I3 et I4 sont constituées par des résistances respectivement
R13 et R14 connectées entre la source de tension d'alimentation Vp et les collecteurs respectivement des transistors T1 et T2. FIG. 2 represents a preferred embodiment of the invention, in particular intended for producing an intermediate frequency amplifier (IF), and more particularly a transimpedance amplifier for amplifying the signals originating from a television mixer. In it, the elements common to FIG. 1 (transistors Ti to Ts, resistors R12r R3 and R4) bear the same reference. Current sources I1 and 12 consist of resistors R1 and R2, respectively, connected between the emitters respectively of transistors T1 and T2 and the common mode pole. The resistors R1 and R2 contribute to the gain of the stage, and it is necessary to replace in the previous formula
R12 by R'12 with 1 / R'12 = 1 / R12 + 1 / R1 + R2.Current sources I3 and I4 consist of resistances respectively
R13 and R14 connected between the supply voltage source Vp and the collectors respectively of the transistors T1 and T2.

Des tensions de référence sont générées de manière classique à partir d'une chaine de résistances (R20, R21, R22) en série entre la source de tension d'alimentation Vp et une source de courant (T23, R23), associée à des transistors (T20,
Tzi, T22) dont les trajets collecteur émetteur sont en série et dont les bases sont connectées aux points milieu entre les résistances respectivement Rzo et R21, R21 et R22, et R22 et
R23. Vref1 est ainsi fournie à l'émetteur de T21.Reference voltages are generated in a conventional manner from a series of resistors (R20, R21, R22) in series between the supply voltage source Vp and a current source (T23, R23), associated with transistors (T20,
Tzi, T22) whose emitter collector paths are in series and whose bases are connected to the midpoints between resistances respectively Rzo and R21, R21 and R22, and R22 and
R23. Vref1 is thus provided to the transmitter of T21.

Pour obtenir un amplificateur à transimpédance, on réalise en outre une contre-réaction. Des transistors T5 et T6 sont montés en émetteur suiveur à partir des collecteurs de transistors respectivement T3 et T4 leur base étant connectée à cet effet au collecteur respectivement des transistors T3 et T. Les collecteurs des transistors Ts et T6 sont interconnectés et reliés à la sortie de tension d'alimentation Vp à travers une résistance respectivement R56 et leurs émetteurs sont connectés chacun à une source de courant, respectivement (T10, R10) et (T11, R11), les transistors T10 et T11 ayant à cet effet leur base portée à un potentiel de référence Vref2. To obtain a transimpedance amplifier, a counter-reaction is furthermore carried out. Transistors T5 and T6 are mounted in emitter follower from the collectors of transistors respectively T3 and T4, their base being connected for this purpose to the collector respectively of transistors T3 and T. The collectors of transistors Ts and T6 are interconnected and connected to the output supply voltage Vp through a resistor respectively R56 and their emitters are each connected to a current source, respectively (T10, R10) and (T11, R11), the transistors T10 and T11 having for this purpose their base brought to a reference potential Vref2.

A cet effet, leurs bases sont connectées à l'émetteur du transistor T22, lui-même connecté à Ia base du transistor T23. La contre-réaction est réalisée grâce à deux ponts diviseurs à résistance, d'une part R51 et R52 entre l'émetteur du transistor T5, la base du transistor T1 (entrée E1) et le pôle de mode commun et d'autre part R61 et R62 entre l'émetteur du transistor T6, la base du transistor T2 (entrée E2) et le pôle de mode commun.For this purpose, their bases are connected to the emitter of transistor T22, itself connected to the base of transistor T23. The feedback is carried out by means of two resistance dividing bridges, on the one hand R51 and R52, between the emitter of transistor T5, the base of transistor T1 (input E1) and the common mode pole, and on the other hand R61 and R62 between the emitter of transistor T6, the base of transistor T2 (input E2) and the common mode pole.

Pour chacune des entrées, la transimpédance différentielle Z a alors pour valeur (en supposant R51 = R61, et
R52 = R62)
2Rs1 R G
z = ~ x
2R51+Rx (1+G) avec 1 1 1 1 1 = + + + . For each of the inputs, the differential transimpedance Z then has the value (assuming R51 = R61, and
R52 = R62)
2Rs1 RG
z = ~ x
2R51 + Rx (1 + G) with 1 1 1 1 1 = + + +.

Rx 2R51 2R52 Rg Zi avec Rg = résistance de sortie de l'étage précédent et
Zi = impédance d'entrée de la paire différentielle (T1T2) .Rx 2R51 2R52 Rg Zi with Rg = output resistance of the previous stage and
Zi = input impedance of the differential pair (T1T2).

Z étant spécifie et R51 étant choisie (c'est elle qui est en effet déterminante) on détermine le courant I traversant les résistances R1 et R2 de manière à assurer la linéarité de l'étage différentiel (par exemple I = 1,5mA)
La présente des sources de courant 13 et 14 (résistances R13 et R14) impose alors les conditions de fonctionnement suivantes
V2 > V3
V1 + V2 + VBES + R3 I' < Vp avec
V1 = différence de potentiel en statique aux bornes de R52
V2 = différence de potentiel en statique aux bornes de R51
V3 = demi-amplitude maximale du signal de sortie (par exemple,
sur l'émetteur du transistor Tg)
I' = courant statique à travers les résistances R3 et R4. Z being specified and R51 being chosen (it is this which is indeed decisive) the current I passing through the resistors R1 and R2 is determined so as to ensure the linearity of the differential stage (for example I = 1.5mA)
The current sources 13 and 14 (resistors R13 and R14) then impose the following operating conditions
V2> V3
V1 + V2 + VBES + R3 I '<Vp with
V1 = potential difference in static across R52
V2 = potential difference in static across R51
V3 = maximum half amplitude of the output signal (for example,
on the emitter of transistor Tg)
I '= static current through the resistors R3 and R4.

VDES tension base-émetteur des transistors T5 et T6 (-0,7V)
Le filtre de l'amplificateur FI est constitué par un circuit parallèle L1C1 connecté entre ses deux sorties S1 et Sz. Ces sorties sont reliées aux émetteurs des transistors
Ts et T6 à travers des résistances respectivement Rs et R6.VDES voltage base-emitter of transistors T5 and T6 (-0.7V)
The filter of the amplifier IF is constituted by a parallel circuit L1C1 connected between its two outputs S1 and Sz. These outputs are connected to the emitters of the transistors
Ts and T6 through resistances respectively Rs and R6.

L'étage précédent (mélangeur) est figuré comme une source de courant Io en parallèle avec une self Lo et un condensateur Co, relié aux entrées E1 et E2 à travers un circuit série résistance-capacité respectivement RC et R'C'. Les capacités C et C' étant destinées à être intégrées, il en résulte que leur couplage valeur doit être aussi faible que possible, mais compatible avec une faible partie réactive à l'entrée de l'amplificateur FI connecté à la sortie de l'étage précédent. The previous stage (mixer) is shown as a current source Io in parallel with a self Lo and a capacitor Co, connected to the inputs E1 and E2 through a resistor-capacitance series circuit respectively RC and R'C '. Since the capacitors C and C 'are intended to be integrated, it follows that their value coupling must be as small as possible, but compatible with a small reactive part at the input of the amplifier IF connected to the output of the stage. previous.

Claims

A cascode type amplifier comprising a differential stage comprising a first and a second transistor whose emitters are respectively connected to a first and a second current source and are interconnected by a first resistor and whose collectors are connected to a load active circuit constituted by the collector-emitter path respectively of a third and a fourth transistor in series respectively with a second and a third resistor of which one terminal is connected to a source of supply voltage, the third and fourth transistors having their base connected to a reference voltage source characterized in that it comprises a third (I3) and a fourth (I4) current source connected to the collector respectively of the first (T1) and second (T2) transistors so as to provide a part of the current of the differential stage.

2. Amplifier according to claim 1, characterized in that the first (I1) and the second (I2) current source are constituted by a fourth (Rt) and a fifth (R2) resistor of which a terminal is connected to the emitter respectively of the first (Ti) and second (T2) transistors and whose other terminal is connected to a common mode pole.

3. Amplifier according to one of claims I or 2 characterized in that the third (13) and the fourth (I4) current source are constituted by a sixth (R13) and a seventh (ric) resistance of which a terminal is connected to the collector respectively first (T1) and second (T2) transistors and whose other terminal is connected to said supply voltage source (Vp).

4. Amplifier according to one of the preceding claims, characterized in that the collectors of the third (T3) and fourth (T4) transistors are connected to the base respectively of the fifth (Ts) and sixth (Ts) transistors mounted in follower emitter and that it comprises, a first and a second resistor bridge (Rs1 R52r R6I R62) between respectively between the emitter of the fifth transistor (Ts), the base of the first transistor (T1) and the common mode pole, and on the other hand the emitter of the sixth transistor (T6), the base of the second transistor (T2) and the common mode pole.