JPS6112109A - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JPS6112109A
JPS6112109A JP13209084A JP13209084A JPS6112109A JP S6112109 A JPS6112109 A JP S6112109A JP 13209084 A JP13209084 A JP 13209084A JP 13209084 A JP13209084 A JP 13209084A JP S6112109 A JPS6112109 A JP S6112109A
Authority
JP
Japan
Prior art keywords
transistor
transistors
collector
input
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13209084A
Other languages
Japanese (ja)
Inventor
Akihiro Murayama
明宏 村山
Kazuo Hasegawa
和夫 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13209084A priority Critical patent/JPS6112109A/en
Publication of JPS6112109A publication Critical patent/JPS6112109A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197Pl types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098PI types
    • H03F3/45103Non-folded cascode stages

Abstract

PURPOSE:To set accurately the input/output current ratio of a current mirror circuit by connecting a base-collector of an input TR of the current mirror circuit via a TR and connecting a TR to TRs forming a differential amplifier circuit in cascode. CONSTITUTION:TRs 5, 7, 12 form the current mirror circuit. Then a resistor 21 inserted between a base of the TR12 and a common base of the TRs 5, 7 applies beta compensation of the current mirror circuit. Further the early effect is excluded by inserting TRs 19, 20 to the collector of the TRs 1, 2 and a TR22 between the base and collector of the TR12. Then the input/output current ratio of the current mirror circuit is set accurately.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、トランジスタのエミッタに接続される電流源
のカレントミラー回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a current mirror circuit of a current source connected to the emitter of a transistor.

〔発明の技術的背景〕[Technical background of the invention]

第4図は従来この種のカレントミラー回路を含む差動増
幅器の一例を示した回路図である。差動増幅回路を構成
するトランジスタ1,2の各コレクタは抵抗3.4を介
して電圧源Vccに接続されている二また、トランジス
タlのコレクタはトランジスタ5、抵抗6ft、介して
前記電圧源VCCK’sトランジスタ2のコレクタはト
ランジスタ7、抵抗8を介して前記電圧源Vccに接続
されている。
FIG. 4 is a circuit diagram showing an example of a differential amplifier including a conventional current mirror circuit of this type. The collectors of the transistors 1 and 2 constituting the differential amplifier circuit are connected to the voltage source Vcc via a resistor 3.4, and the collector of the transistor l is connected to the voltage source VCCK via a transistor 5 and a resistor 6ft. The collector of 's transistor 2 is connected to the voltage source Vcc via a transistor 7 and a resistor 8.

トランジスタ1,2のエミッタは、抵抗9によって互い
に接続され、更に、これらトランジスタ1゜2のエミッ
タはそれぞれ電流源10.11を介して接地されている
。トランジスタ5.7のベースは共通に接続され、更に
これらベースはトランジスタ120ベースに接続されて
いる。トランジスタ12のエミッタは抵抗13を介して
電圧源Vccに、コレクタは電流源14を介して接地さ
れている。また、このトランジスタ120ベース、コレ
クタ間は接続さレテいる。トランジスタ1.2の各ベー
スは入力端子15.16に接続され、各コレクタは出力
端子17゜18に接続されている。端子15.16に差
動入力Vinを印加すると端子17.18にトランジス
タ1,2の差動出力Voutが出力される。
The emitters of transistors 1 and 2 are connected to each other by a resistor 9, and the emitters of transistors 1 and 2 are each grounded via a current source 10, 11. The bases of transistors 5.7 are connected in common, and these bases are also connected to the base of transistor 120. The emitter of the transistor 12 is connected to the voltage source Vcc through a resistor 13, and the collector is connected to ground through a current source 14. Further, the base and collector of this transistor 120 are connected. Each base of the transistor 1.2 is connected to an input terminal 15.16, and each collector is connected to an output terminal 17.18. When differential input Vin is applied to terminals 15.16, differential output Vout of transistors 1 and 2 is outputted to terminals 17.18.

ところで、上記差動増幅器の差動入力VinK対する利
得Mは差動出力をVoutとすると以下の式で表わされ
る。
Incidentally, the gain M of the differential amplifier with respect to the differential input VinK is expressed by the following equation, where the differential output is Vout.

ここで、RLは抵抗3,4の抵抗値、〜は抵抗9の抵抗
値、tはトランジスタ1.2の伝達コンダここで、電流
I、、I2は電流源10.11の電流値を示し、■Ti
1tトランジスタ1.2の熱起電力を示している。また
、I、=I2と仮定している。
Here, RL is the resistance value of the resistors 3 and 4, . ■Ti
The thermoelectromotive force of the 1t transistor 1.2 is shown. It is also assumed that I, = I2.

また、出力端子17.18の直流電位Vout p □
は以下の式で示される。
In addition, the DC potential of the output terminals 17 and 18 Vout p □
is expressed by the following formula.

Voutpc=Vcc−RLIRLII:VCCh (
II  ICMI )=−(3)ここで% IRLは抵
抗3,4を流れる電流を、工。Mlは抵抗6を流れる電
流を示している。
Voutpc=Vcc-RLIRLII:VCCh (
II ICMI ) = - (3) where % IRL is the current flowing through resistors 3 and 4. Ml indicates the current flowing through the resistor 6.

さて、入力信号振幅Vinpp及びバイアス電流Il及
びI2を変えずに利得を上げ、且つこれとは別に出力直
流電位VoutDCを目的の値に決定しなければならな
い場合について考えてみる。一般的に用いられている差
動増幅器では、利得を上げるために抵抗比の値を大きく
設定するが、それでは出力直流電位V鉗耽は一意的に、
即ち(3)式で工。M1=0とした値に決まってしまう
。そこで、カレントミラーを用いれば(3)式で示す如
(ICMIを・ぞラメータとして出力直流電位Vout
nOを独立に決定することができる。
Now, let us consider a case where the gain must be increased without changing the input signal amplitude Vinpp and the bias currents Il and I2, and separately, the output DC potential VoutDC must be determined to a target value. In commonly used differential amplifiers, the value of the resistance ratio is set large in order to increase the gain, but in this case, the output DC potential V is uniquely
In other words, use equation (3). The value is determined to be M1=0. Therefore, if a current mirror is used, the output DC potential Vout
nO can be determined independently.

ところで、第4図に示したトランジスタ5,7゜12及
び抵抗6,8.13から成るカレントミラー回路では次
のことが近似的に成り立つ。即ち、入力電流IC! (
入力用トランジスタ12のコレクタ電流)に対する出力
電流工。llIC2の比は、各エミッタ抵抗6.4.1
3の抵抗比及び各トランジスタ5゜7.12のエミツタ
面積比を適切に設定することによυ定1す、入出力電流
比=1の時には、エミッタ抵抗比=1で且つエミツタ面
積比=1となる。
By the way, in the current mirror circuit consisting of transistors 5, 7.12 and resistors 6, 8.13 shown in FIG. 4, the following approximately holds true. That is, the input current IC! (
Output current (collector current of input transistor 12). The ratio of llIC2 is 6.4.1 for each emitter resistor.
By appropriately setting the resistance ratio of 3 and the emitter area ratio of each transistor 5°7.12, υ is constant. When the input/output current ratio = 1, the emitter resistance ratio = 1 and the emitter area ratio = 1. becomes.

〔背景技術の問題点〕[Problems with background technology]

上記のような従来の差動増幅器において、出力直流電位
VoutpcK高い精度が必要とされる場合に以下に述
べるような問題が出てぐる。即ち、ノ々イアス電流I、
、 I2. I3について必要な電流値が正確に得られ
たとしても、上記したカレントミラー回路の実際の入出
力電流比は以下に述べる2つの理由により設定値に等し
くならない。ここで、これよυ以降、上記カレントミラ
ー回路の入出力電流比H1に設定したと仮定する。上記
理由の1つは、入力電流■。Sが入出力両方のトランジ
スタ5,7゜12のベース電流を供給するため、この入
出力トランジスタ5,7.12のコレクタ電流は等しく
ても、入出力電流は等しくならないというβ補償の問題
がある。
In the conventional differential amplifier as described above, the following problems arise when high accuracy of the output DC potential VoutpcK is required. That is, the noisy current I,
, I2. Even if the required current value for I3 is accurately obtained, the actual input/output current ratio of the current mirror circuit described above will not be equal to the set value for the following two reasons. Here, it is assumed that the input/output current ratio of the current mirror circuit is set to H1 after υ. One of the above reasons is the input current ■. Since S supplies the base current of both input and output transistors 5, 7, 12, there is a problem of β compensation in which even though the collector currents of these input and output transistors 5, 7, 12 are equal, the input and output currents are not equal. .

そこで、このβ補償の問題について以下述べる。Therefore, the problem of this β compensation will be described below.

第4図のカレントミラー回路でトランジスタ5゜7.1
2け同一半導体基板上に形成され、整合が理想的に得ら
れているものとすると、入力電流】。3と出力電流■。
In the current mirror circuit shown in Figure 4, the transistor 5°7.1
Assuming that the two devices are formed on the same semiconductor substrate and that matching is ideally obtained, the input current]. 3 and output current■.

1及び工。2の関係は以下の式で示さここて、βFはト
ランジスタ5.7.12の順方向電流増幅率である。即
ち、(4)式に示されろ如くβrの1次項による誤差が
発生する。
1 and engineering. 2 is expressed by the following equation, where βF is the forward current amplification factor of the transistor 5.7.12. That is, as shown in equation (4), an error occurs due to the linear term of βr.

上記理由のその2I′i、入出力トランジスタ5゜7.
12の各コレクタエミッタ間電圧が異なれば、コレクタ
電流も異なるというアーリー効果の問題である。今、第
4図においてトランジスタ5,7゜12のコレクタエミ
ッタ間電圧をそれぞれvCEs z”%Dp’VGE 
1 !とし、またベースエミッタ間電圧をそれぞれ%i
 # VBICt及びVBK+□とすると、以下の式が
成り立つ。
2I'i of the above reason, input/output transistor 5゜7.
This is an early effect problem in that if the collector-emitter voltages of each of the 12 differ, the collector current also differs. Now, in Fig. 4, the collector-emitter voltages of transistors 5 and 7゜12 are respectively vCEs z''%Dp'VGE
1! and the base-emitter voltage is %i
# When VBICt and VBK+□, the following formula holds true.

但し、トランジスタ5,7.12は理想的に特性が揃っ
ているものとし、Isは各トランジスタの順方向飽和電
流、■Aは各トランジスタのアーリー電圧とする。ココ
で、VBICII= Vgxy =Vaxu (D関係
を用いて(5)、(6)式を変形すると以下のような式
が得ら(8)、(9)の式から入出力トラン−ジスタ5
.7.12のコレクタエミッタ間電圧が異なれば、入出
力トランC1*  rc−も異なることになる。
However, it is assumed that the transistors 5, 7, and 12 have ideal characteristics, Is is the forward saturation current of each transistor, and A is the early voltage of each transistor. Here, VBICII = Vgxy = Vaxu (By transforming equations (5) and (6) using the D relationship, the following equations are obtained. From equations (8) and (9), input/output transistor 5
.. If the collector-emitter voltage of 7.12 is different, the input/output transformer C1*rc- will also be different.

結局、第1図に示した従来の差動増幅器に用いられてい
るカレントミラー回路は、上記に述べた2つの別々な要
因により正確に動作しないといえる。このため、負荷抵
抗3.4に発生する出力直流電位VoutD□も期待値
からずれることになる。
In conclusion, it can be said that the current mirror circuit used in the conventional differential amplifier shown in FIG. 1 does not operate accurately due to the two separate factors mentioned above. Therefore, the output DC potential VoutD□ generated at the load resistor 3.4 also deviates from the expected value.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記の欠点に鑑み、正mK入出力電流
比を設定することができるカレントミラー回路を提供す
ることKある。
SUMMARY OF THE INVENTION In view of the above drawbacks, it is an object of the present invention to provide a current mirror circuit capable of setting a positive mK input/output current ratio.

〔発明の概要〕[Summary of the invention]

本発明は、エミッタに電流源を有する複数のトランジス
タの各コレクタにコレクタが接続され前記複数のトラン
ジスタとは逆極性の入力用トランジスタと、これら入力
用トランジスタに入力電流を供給する出力用トランジス
タとを有し、入力用トランジスタと出力用トランジスタ
のベースを共通に接続し、且つこれら入出力用トランジ
スタのコレクタを共通の電圧源に接続して成るカレント
ミラー回路において、前記複数のトランジスタの各コレ
クタを、エミッタコレクタを介して前記電圧源に接続す
る前記複数のトランジスタ七同極性同数の第1のトラン
ジスタ群と、前記入力用トランジスタのベース、コレク
タ間をコレクタエミッタを介して接続する前記複数のト
ランジスタと同極性の第2のトランジスタとを設け、こ
れら第1、第2のトランジスタの共通ベースに所定の基
準電圧を印加する構成とすることによシ、上記目的を達
成するものである。
The present invention includes an input transistor whose collector is connected to each collector of a plurality of transistors each having a current source at its emitter and whose polarity is opposite to that of the plurality of transistors, and an output transistor which supplies an input current to these input transistors. In a current mirror circuit, the bases of an input transistor and an output transistor are commonly connected, and the collectors of these input/output transistors are connected to a common voltage source. The plurality of transistors are connected to the voltage source via the emitter-collector, and the plurality of transistors are connected between the base and collector of the input transistor. The above object is achieved by providing a second transistor with a polarity and applying a predetermined reference voltage to a common base of the first and second transistors.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の一実施例を従来例と同一部には同一符号を
付して図面を参照しつ?説明する。第1図は本発明のカ
レントミラー回路を適用した差動増幅器の一実施例を示
す回路図である。差動増幅回路を構成するトランジスタ
1のコレクタはトランジスタ19のエミッタコレクタ及
び抵抗3を介してt庄原VCCに接続され、トランジス
タ2のコレクタはトランジスタ20のエミッタコレクタ
及び抵抗4を介して電圧源Vc cに接続されている。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings, in which the same parts as those of the conventional example are denoted by the same reference numerals. explain. FIG. 1 is a circuit diagram showing an embodiment of a differential amplifier to which the current mirror circuit of the present invention is applied. The collector of the transistor 1 constituting the differential amplifier circuit is connected to the voltage source VCC via the emitter collector of the transistor 19 and the resistor 3, and the collector of the transistor 2 is connected to the voltage source VCC via the emitter collector of the transistor 20 and the resistor 4. It is connected to the.

また、カレントミラー回路を構成するトランジスタ12
のベースはトランジスタ5,7の共通ベースに抵抗21
を介して接続され、更に、前記トランジスタ5゜7 ノ
共Jlベースとトランジスタ12のコレクタはトランジ
スタ22のコレクタエミッタを介して接輯されている。
In addition, a transistor 12 constituting a current mirror circuit
The base of the resistor 21 is connected to the common base of transistors 5 and 7.
Further, the Jl base of the transistors 5 and 7 and the collector of the transistor 12 are connected through the collector-emitter of the transistor 22.

トランジスタ19.20.22のベースは共通に接続さ
れ、これらベースは端子23に接続されている。端子2
3には基準電圧Vrefが印加されている。他の構成は
従来例と同一であるため説明は省略する。
The bases of transistors 19, 20, 22 are connected in common, and these bases are connected to terminal 23. terminal 2
3 is applied with a reference voltage Vref. The other configurations are the same as those of the conventional example, so explanations will be omitted.

次に本実施例の動作について説明する。トランラスタ1
2のベースとトランジスタ5,7の共通べ→スとの間に
挿入した抵抗21ハ従来例のところで述べたカレントミ
ラー回路の問題点であるβ補償を行なうものである。即
ち、カレントミラー回路を構成するトランジスタ12の
ベースに抵抗21&挿入すると次式が成)立つ。
Next, the operation of this embodiment will be explained. Tranrasta 1
A resistor 21 inserted between the base of transistor 2 and the common base of transistors 5 and 7 performs β compensation, which is a problem with the current mirror circuit described in the conventional example. That is, when the resistor 21 is inserted into the base of the transistor 12 constituting the current mirror circuit, the following equation is established.

は従来例と同一である。(10)式においてRat−=
3Rau+  (= 3Raux )なる値を選べば、
工。□ユニ。3となり、pの影響を無視することができ
る。これによシ、第1図の回路ではβ補償の問題が解決
されている。
is the same as the conventional example. In equation (10), Rat-=
If you choose a value of 3Rau+ (= 3Raux),
Engineering. □Uni. 3, and the influence of p can be ignored. As a result, the problem of β compensation is solved in the circuit of FIG.

次に、トラン・クスタ19.20のトランジスタ1゜2
のコレクタ側への挿入及びトランジスタ12のベース、
コレクタ間へのトランジスタ22の挿入は、差動増幅器
の性能を劣化させることなくトランジスタ5.7,12
のコレクタエミッタ間電圧を同一とする問題を解決する
ために行なったものである。
Next, transistor 1゜2 of trunk cluster 19.20
and the base of the transistor 12,
Transistor 22 can be inserted between the collectors without deteriorating the performance of the differential amplifier.
This was done to solve the problem of keeping the collector-emitter voltages the same.

即チ、トランジスタ1.2のコレクタ側へカスコード接
続したトランジスタ19.20及びトランジスタ乙の共
通ベースに印加する基準電圧Vrefの値を適切な値に
選ぶことによって、トランジスタ19゜20によりトラ
ンジスタ5,7のコレクタエミッタ間電圧を、トランジ
スタ22によりトランジスタ12のコレクタエミッタ間
電圧を固定することができる。従って、カレントミラー
回路中のトランジスタ5,7.12は同じコレクタエミ
ッタ間電圧で動作することになる。そこで、Vcgs 
:VcE4 :■Eδを従来例のところで説明した(8
)〜(9)式に代入すると以下の関係が得られる。
That is, by selecting an appropriate value for the reference voltage Vref applied to the common base of the transistors 19 and 20 connected to the collector side of the transistors 1 and 2 in cascode and the transistor B, the transistors 5 and 7 are connected by the transistors 19 and 20. The collector-emitter voltage of the transistor 12 can be fixed by the transistor 22. Therefore, transistors 5, 7, and 12 in the current mirror circuit operate with the same collector-emitter voltage. Therefore, Vcgs
:VcE4 :■Eδ was explained in the conventional example (8
) to (9), the following relationships are obtained.

I、、:I。、  ・・・(11) I。、:I。、  −・・(12) これにより、トランジスタ5,7.12のコレクタエミ
ッタ間電圧のアーリー効果によるばらつきをすくシテ、
これらコレクタ、エミッタ間電圧を常に等しくすること
ができ、このため従来例のところで述べた(8)、(9
1式を常に等しくすることができる。
I, :I. , ...(11) I. , :I. , -...(12) This reduces variations in the collector-emitter voltage of transistors 5, 7, and 12 due to the Early effect,
These collector and emitter voltages can always be made equal, so as mentioned in the conventional example (8) and (9)
1 can always be made equal.

本実施例によれば、抵抗21の挿入によりβ補償を行な
ってトランジスタ5.7の出力電流■。1゜■。2間に
生じる誤差を解消し、更に、トランジスタ19.20.
22の挿入にエリアーリー効果による入出力電流IC1
? IC0T  I(1間に生じるずれを解消すること
ができる。このためトランジスタ1,2により構成され
る差動増幅回路の利得を上げ、且つこれとは別に出力電
位VoutDc k所望の値に精度良く設定することが
できる。更に、トランジスタ19、20が差動入力回路
を構成するトランジスタ1゜2とカスコード接続されて
いるため、トランジスタ19.20のミラー容量によシ
トランジスタ1,2の入力容量を大幅に低減でき、増幅
器としての高周波特性を改善して広帯域化を図ることが
できる。
According to this embodiment, β compensation is performed by inserting the resistor 21, and the output current of the transistor 5.7 is reduced to ■. 1゜■. 2, and furthermore, transistors 19, 20 .
Input/output current IC1 due to the Arealy effect due to the insertion of 22
? It is possible to eliminate the deviation that occurs between IC0T I (1). Therefore, the gain of the differential amplifier circuit composed of transistors 1 and 2 is increased, and in addition to this, the output potential VoutDck is accurately set to the desired value. Furthermore, since the transistors 19 and 20 are connected in cascode with the transistors 1 and 2 forming the differential input circuit, the input capacitance of the transistors 1 and 2 can be greatly reduced by the mirror capacitance of the transistors 19 and 20. It is possible to improve the high frequency characteristics of the amplifier and achieve a wide band.

第2図は第1図の破線で囲んだ部分のβ掃償回路の他の
実施例を示した回路図である。
FIG. 2 is a circuit diagram showing another embodiment of the β-sweeping circuit in the portion surrounded by the broken line in FIG. 1.

即チ、トランジスタ12のベースコレクタ間ハトランジ
スタ24.22のエミッタベース、コレクタエミッタを
介して接続され、更にトランジスタ12のベースは第1
図のトランジスタ5,7の共iベースに直接接続されて
いる。本例のβ補償回路全第1図に示した回路と全く同
一の回路に用いると以り、従来例のところで示した(4
)式よりもβνの工。Iに対する影響が低減され、β補
償を行なうことができる。
That is, the base and collector of the transistor 12 are connected via the emitter-base and collector-emitter of the transistor 24 and 22, and the base of the transistor 12 is connected to the first
Both transistors 5 and 7 in the figure are directly connected to the i base. Since the β compensation circuit of this example is used in exactly the same circuit as the circuit shown in FIG.
) than the expression βν. The influence on I is reduced and β compensation can be performed.

第3図は本発明の他の実施例を示した回路図である。本
回路は、カレントミラー回路を構成するトランジスタ5
.7のエミッタ側にトランジスタ25、26及び抵抗n
によって構成される差動増幅回路を第1図に示した回路
に付加したものであシ、トランジスタ25.26のエミ
ッタは電流源28.29を介して接地されている。また
、トランジスタ2゜25のベースは共通に接続され、更
にこれらは入力端子30に接続されている。トランジス
タ26のベースは入力端子16に接続されている。従っ
て、本回路はカレントミラー回路を構成するトランジス
タ5.7の負荷側に、トランジスタ1,2及びトランジ
スタ25.26で構成される差動対を有し、ベース接地
トランジスタがそれぞれの加算回路とカスコード接続さ
れた2人力加算回路を構成している。
FIG. 3 is a circuit diagram showing another embodiment of the present invention. This circuit consists of transistor 5 that constitutes a current mirror circuit.
.. Transistors 25, 26 and resistor n on the emitter side of 7
This is a differential amplifier circuit constructed by adding a differential amplifier circuit to the circuit shown in FIG. 1, and the emitters of transistors 25 and 26 are grounded via current sources 28 and 29. Further, the bases of the transistors 2 and 25 are connected in common, and further connected to the input terminal 30. The base of transistor 26 is connected to input terminal 16. Therefore, this circuit has a differential pair consisting of transistors 1 and 2 and transistors 25 and 26 on the load side of transistors 5 and 7 constituting the current mirror circuit, and a common base transistor is connected to each adder circuit in cascode. It constitutes a connected two-man power addition circuit.

本実施例も、トランジスタ19.20.22及び抵抗2
1によって、第1図に示した実施例と同様、差動対を構
成するトランジスタ1,2及び25.26の利得を上げ
、且つこれとは独立に高精度に出力直流電位VoutD
□の設定を行なうことができると共に、高周波特性を改
善することができる。
This embodiment also includes transistors 19, 20, 22 and resistor 2.
1, similarly to the embodiment shown in FIG.
It is possible to make the settings □ and improve the high frequency characteristics.

〔発明の効果〕〔Effect of the invention〕

以上記述した如く本発明のカレントミラー回路によれば
、カレントミラー回路の出力側に接続される差動増幅回
路の各出力用トランジスタのコレクタに第1のトランジ
スタ群をカスコード接続すると共に、前記カレントミラ
ー回路の入力用トランジスタのベースとコレクタ間を第
2のトランジスタを介して接続し、更に、前記第1のト
ランジスタ群のベースと第2のトランジスタのベースを
共通に接続して、これらベースに所定の基準電圧を印加
する構成とすることによシ、前記カレントミラー回路の
入出力電流比を精度良く設定し得る効果がある。
As described above, according to the current mirror circuit of the present invention, the first transistor group is cascode-connected to the collector of each output transistor of the differential amplifier circuit connected to the output side of the current mirror circuit, and the current mirror The base and collector of the input transistor of the circuit are connected via a second transistor, and the base of the first transistor group and the base of the second transistor are connected in common, and a predetermined voltage is applied to these bases. By applying a reference voltage, the input/output current ratio of the current mirror circuit can be set with high accuracy.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のカレントミラー回路を適用した差動増
幅器の一実施例を示す回路図、第2図は第1囚で示した
β補償回路の他の実施例を示した回路図、第3図は本発
明の他の実施例を示した回路図、第4図は従来の差動増
幅回路の一例を示した回路図である。 1、2.5.7.12.19.20.22.24・・・
トランジスタ 3,4,6,8,9,13.21−・・
抵抗代理人 弁理士  則  近  憲  佑第1図 第2図 第3図
Fig. 1 is a circuit diagram showing an embodiment of a differential amplifier to which the current mirror circuit of the present invention is applied, Fig. 2 is a circuit diagram showing another embodiment of the β compensation circuit shown in Part 1; FIG. 3 is a circuit diagram showing another embodiment of the present invention, and FIG. 4 is a circuit diagram showing an example of a conventional differential amplifier circuit. 1, 2.5.7.12.19.20.22.24...
Transistor 3, 4, 6, 8, 9, 13.21-...
Resistance Agent Patent Attorney Noriyuki Chika Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 1)エミッタに電流源を有する複数のトランジスタの各
コレクタにコレクタが接続される前記複数のトランジス
タとは逆極性の出力用トランジスタと、これら出力用ト
ランジスタに入力電流を供給する入力用トランジスタと
を有し、入力用トランジスタと出力用トランジスタのベ
ースを共通に接続し、且つこれら入出力用トランジスタ
のエミッタを共通の電圧源に接続して成るカレントミラ
ー回路において、前記複数のトランジスタの各コレクタ
にエミッタを接続しコレクタを負荷抵抗を介して前記電
圧源に接続する前記複数のトランジスタと同極性同数の
第1のトランジスタ群と、前記入力用トランジスタのベ
ース、コレクタ間をコレクタエミッタを介して接続する
前記複数のトランジスタと同極性の第2のトランジスタ
とを設け、これら第1、第2のトランジスタの共通ベー
スに所定の基準電圧を印加することを特徴とするカレン
トミラー回路。 2)前記入力用トランジスタのベースコレクタ間に設け
られた前記第2のトランジスタのコレクタを、ベースエ
ミッタを介して前記入力用トランジスタのベースに接続
する前記第2のトランジスタと異極性の第3のトランジ
スタを設けたことを特徴とする特許請求の範囲第1項記
載のカレントミラー回路。
[Claims] 1) An output transistor whose collector is connected to each collector of a plurality of transistors having a current source at the emitter, the polarity of which is opposite to that of the plurality of transistors, and an input current is supplied to these output transistors. In a current mirror circuit comprising an input transistor, the bases of the input transistor and the output transistor are commonly connected, and the emitters of these input/output transistors are connected to a common voltage source, wherein the plurality of transistors a first group of transistors having the same polarity and the same number as the plurality of transistors, the emitter of which is connected to each collector of the input transistor, and the collector of which is connected to the voltage source via a load resistor; A current mirror circuit comprising: a second transistor having the same polarity as the plurality of transistors connected through the current mirror circuit; and applying a predetermined reference voltage to a common base of the first and second transistors. 2) a third transistor of a different polarity from the second transistor, which connects the collector of the second transistor provided between the base and collector of the input transistor to the base of the input transistor via a base emitter; 2. A current mirror circuit according to claim 1, further comprising a current mirror circuit.
JP13209084A 1984-06-28 1984-06-28 Current mirror circuit Pending JPS6112109A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13209084A JPS6112109A (en) 1984-06-28 1984-06-28 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13209084A JPS6112109A (en) 1984-06-28 1984-06-28 Current mirror circuit

Publications (1)

Publication Number Publication Date
JPS6112109A true JPS6112109A (en) 1986-01-20

Family

ID=15073255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13209084A Pending JPS6112109A (en) 1984-06-28 1984-06-28 Current mirror circuit

Country Status (1)

Country Link
JP (1) JPS6112109A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2640094A1 (en) * 1988-12-06 1990-06-08 Radiotechnique Compelec Cascode type amplifier
US5036821A (en) * 1988-11-07 1991-08-06 Toyota Jidosha Kabushiki Kaisha Fuel injection system for an internal combustion engine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036821A (en) * 1988-11-07 1991-08-06 Toyota Jidosha Kabushiki Kaisha Fuel injection system for an internal combustion engine
FR2640094A1 (en) * 1988-12-06 1990-06-08 Radiotechnique Compelec Cascode type amplifier

Similar Documents

Publication Publication Date Title
US7190227B2 (en) Variable-gain amplifier having error amplifier with constant loop gain
US4059808A (en) Differential amplifier
WO1998023027A1 (en) Folded-cascode amplifier stage
JPH027522B2 (en)
JPH08250941A (en) Low-distortion differential amplifier circuit
JPH03119814A (en) Current mirror circuit
JP2622321B2 (en) High frequency cross junction folded cascode circuit
US3914704A (en) Feedback amplifier
JPH0550163B2 (en)
EP0160035B1 (en) High efficiency igfet operational amplifier
JPH0621969B2 (en) Current generator
US4187472A (en) Amplifier employing matched transistors to provide linear current feedback
US4757275A (en) Wideband closed loop amplifier
JPS6112109A (en) Current mirror circuit
US5144169A (en) Operational amplifier circuit
GB1296750A (en)
JP2504075B2 (en) Transistor amplifier
JPS5840370B2 (en) Zoufuku Cairo
JP2613944B2 (en) Current mirror circuit
JPS62117403A (en) Current mirror circuit
JP2703953B2 (en) Current amplifier circuit
JP2600648B2 (en) Differential amplifier circuit
JPS6097705A (en) Differential amplifier
JP2926591B2 (en) Differential transistor circuit
US4047118A (en) Transistor amplifier circuit