FR2638588A1 - Dispositif de regeneration d'horloge a verrouillage de phase - Google Patents

Dispositif de regeneration d'horloge a verrouillage de phase Download PDF

Info

Publication number
FR2638588A1
FR2638588A1 FR8814320A FR8814320A FR2638588A1 FR 2638588 A1 FR2638588 A1 FR 2638588A1 FR 8814320 A FR8814320 A FR 8814320A FR 8814320 A FR8814320 A FR 8814320A FR 2638588 A1 FR2638588 A1 FR 2638588A1
Authority
FR
France
Prior art keywords
flip
flops
counter
divider
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8814320A
Other languages
English (en)
Other versions
FR2638588B1 (fr
Inventor
Jacky Renaux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Logic SA
Original Assignee
LSI Logic SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic SA filed Critical LSI Logic SA
Priority to FR8814320A priority Critical patent/FR2638588B1/fr
Priority to EP89311324A priority patent/EP0371624A1/fr
Publication of FR2638588A1 publication Critical patent/FR2638588A1/fr
Application granted granted Critical
Publication of FR2638588B1 publication Critical patent/FR2638588B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Dispositif pour élaborer un signal d'échantillonnage d'un signal numérisé transmis sans son information d'horloge. Le dispositif selon l'invention comporte un compteur-diviseur CD piloté au rythme des impulsions d'un oscillateur OSC et un circuit de comparaison et de commande CP recevant des signaux Ck1 représentatifs des transitions du signal d'entrée et adaptés pour modifier le nombre d'étages dudit comparateur-diviseur en fonction de l'écart de phase entre la fréquence de cycle de ce dernier et lesdites transitions. Application au rééchantillonnage d'un signal numérisé haute fréquence.

Description

DISPOSITIF DE REGENERATION D'HORLOGE A VERROUILLAGE DE PHASE
L'invention se rapporte à un circuit de régénération de l'horloge d'un signal numérisé, à verrouillage de phase, communément appelé boucle à verrouillage de phase; elle concerne plus particulièrement un circuit permettant de rééchantillonner un signal numérique de très haute fréquence
dont l'information d'horloge a été supprimée à l'émission.
Dans le domaine des télécommunications, les signaux sont numérisés et transmis sans information d'horloge pour limiter la bande de fréquence du canal de transmission. Par conséquent, on doit pouvoir reconstituer, à la réception, un signal d'horloge permettant de rééchantillonner en toute sécurité le signal reçu. Ce signal d'horloge est reconstitué à partir d'une analyse des transitions du signal reçu, indiquant le passage d'un état O à un état 1, ou inversement. Or, le signal reçu peut subir des variations de phase pendant la transmission, et ces variations peuvent être la source d'erreurs dans la régénération du signal d'horloge, si une séquence du signal reçu comporte un trop grand nombre de O ou de 1 successifs, ne donnant pas lieu aux transitions qui permettent le rephasage. Dans le domaine des transmissions, on utilise par exemple un codage HDLC selon lequel les informations transmises ne peuvent avoir plus de sept bits consécutifs dans le même état. Ceci implique qu'à la réception l'horloge reconstituée ne puisse se décaler de plus de 1/7ème de la durée d'un bit. Dans la pratique, il est connu de résoudre le problème en utilisant un registre à décalage en boucle, piloté par des impulsions à une fréquence multiple de la fréquence d'horloge (supprimée) du signal transmis. La fréquence d'un cycle du registre à décalage correspond à celle de l'horloge à reconstituer et ledit registre est programmé pour faire varier cette fréquence de cycle sous la commande des transitions du signal d'entrée. La précision requise, telle que définie ci-dessus en fonction de la nature du code numérique de transmission, conduit couramment à utiliser un registre à décalage ne comportant pas moins de trente deux étages. Les bascules utilisées pour constituer un tel registre ont nécessairement une
fréquence limite de fonctionnement, qui dépend de la technologie utilisée.
Cette fréquence étant fixée, la fréquence maximum envisageable pour le signal transmis est donc divisée par 32. Par ailleurs, dans certains systèmes connus, l'unité ayant pour rôle de prendre la décision d'augmenter ou de diminuer la fréquence de cycle du registre à décalage est conçue autour d'un "programme cAblé", par nature trop lent pour permettre d'atteindre les hautes fréquences requises dans le domaine des télétransmissions. C'est par exemple le cas du dispositif décrit dans le
brevet européen n 0 157 053.
L'invention permet notamment de réduire le nombre d'étages, toutes choses égales par ailleurs, ce qui permet d'admettre des signaux d'entrée
de plus haute fréquence.
Dans cet esprit, l'invention concerne donc un dispositif de régénération d'horloge à verrouillage de phase, pour un signal numérisé transmis sans son information d'horloge, caractérisé en ce qu'il comprend en combinaison: - un oscillateur ou une entrée de signal pour délivrer des impulsions à une fréquence sensiblement multiple de celle de ladite information d'horloge supprimée dudit signal numérisé, - un compteurdiviseur formé d'une pluralité de bascules agencées en une boucle, ledit compteur-diviseur étant connecté pour être piloté au rythme des impulsions dudit oscillateur et un groupe de telles bascules étant commandé pour modifier le nomSre de bascules actives dans ladite boucle et ainsi modifier le rapport de division dudit compteur-diviseur, - un circuit de comparaison et de commande connecté pour être mis en oeuvre en réponse à des transitions dudit signal numérique et interconnecté entre au moins deux bascules consécutives choisies dudit compteur diviseur et ledit groupe de bascules, ce circuit étant agencé pour prendre en compte des états caractéristiques de ces deux bascules consécutives à chaque transition et pour élaborer des signaux de commande des bascules dudit groupe, et - un circuit de sortie connecté à au moins une bascule choisie dudit compteur-diviseur et agencé pour délivrer un signal d'échantillonnage dudit
signal numérisé.
L'invention sera mieux comprise et d'autres avantages de celle-ci
apparaîtront plus clairement à la lumière de la description qui va suivre
d'un dispositif conforme à son principe, donnée uniquement à titre d'exemple et faite en référence aux dessins annexés, dans lesquels: - la figure 1 est un schéma-bloc général du dispositif de régénération d'horloge selon l'invention; - la figure 2 est un schéma de principe plus détaillé d'une partie dudit dispositif et notamment le compteur-diviseur; - la figure 3 est un schéma de principe du circuit de comparaison et de commande; et - la figure 4 est un schéma de principe d'un compteurdiviseur à trois étages associé à un transcodeur-doubleur, pour illustrer de façon plus
précise le fonctionnement du dispositif.
Le dispositif représenté comporte une entrée Eo sur laquelle est appliqué un signal numérique haute fréquence, transmis en mode asynchrone, sans son information d'horloge (celle-ci a été purement et simplement supprimée à l'émission, elle n'est même pas codée dans le signal reçu) et une sortie H o se trouve régénéré un signal d'échantillonnage exploitable pour réaliser un rééchantillonnage convenable dudit signal numérique d'entrée. Le dispositif se compose principalement (fig. 1) d'un oscillageur OSC délivrant un signal impulsionnel Ho à une fréquence sensiblement multiple de celle de ladite information d'horloge supprimée du signal numérique d'entrée, un compteur-diviseur CD composé de bascules D agencées en une boucle, connecté à l'oscillateur OSC pour être piloté au rythme des impulsions Ho, un circuit de comparaison et de commande CP agencé et connecté pour être mis en oeuvre en réponse à des transitions du signal numérique d'entrée et interconnecté entre deux parties du compteur-diviseur, ainsi qu'un circuit de sortie S connecté à une ou plusieurs bascules choisies du compteur-diviseur CD pour délivrer le signal d'échantillonnage mentionné ci-dessus, à la sortie H. Il est à noter que dans la pratique le dispositif peut ne pas comporter d'oscillateur, celui-ci étant extérieur au montage. Dans ce cas l'oscillateur OSC est remplacé par une simple entrée de signal Ho. Ledit signal d'échantillonnage disponible à la sortie H n'est rien d'autre qu'une reconstitution aussi précise que possible du signal d'horloge qui a été supprimé A l'émission du
signal numérique appliqué à l'entrée Eo. Dans la suite de la description
cependant, on réservera l'expression 'signal d'horloge" au signal Ho qui.
est délivré par l'oscillateur OSC et qui constitue effectivement l'horloge propre du dispositif objet de l'invention, synchronisant toutes les bascules qui constituent ce dispositif. Il est d'ailleurs remarquable que ce montage n'est ici constitué que de bascules, en l'occurrence des bascules de type D, à l'exclusion de toutes portes de logique combinatoire. Ces dernières introduiraient en effet des retards qui nécessiteraient d'être pris en compte et compensés. De ce fait, le système est parfaitement transposable dans une autre technologie, sans qu'il soit nécessaire de le "retoucher" pour régler des problèmes supplémentaires introduits par de tels retards. Dans l'exemple décrit, les bascules D sont choisies en technologie HCMOS. Les performances du dispositif et notamment la fréquence limite admissible du signal d'entrée pourront être augmentées dans l'avenir, en fonction des progrès de la technologie propre des
bascules utilisées.
*Le séquenceur SQ est un ensemble de bascules D destiné à élaborer à partir du signal d'entrée appliqué en Eo et du signal d'horloge Ho, un certain nombre de signaux de commande distribués au compteur-diviseur CD et au circuit de comparaison et de commande CP. Ces signaux sont notamment: - des impulsions Ckl de commande de comparaison, élaborées en réponse à des transitions du signal appliqué à l'entrée Eo, - des impulsions Ck2 de mémorisation du nouveau rapport de division, et - des impulsions de réinitialisatin RI du compteur-diviseur CD, permettant de placer celui-ci dans un état prédéterminé choisi après chaque
transition du signal appliqué à l'entrée Eo.
Le séquenceur SQ peut être réalisé de nombreuses façons différentes et sa conception est à la portée de l'homme du métier, c'est pourquoi il ne
sera pas décrit plus en détail.
Le compteur-diviseur CD, du fait de son montage en boucle, repasse cycliquement par les mêmes états. Par rapport aux impulsions H0, on peut donc définir un rapport de division du compteur, égal à 112N, N étant le nombre de bascules effectivement en service dans la boucle. Idéalement, le nombre de bascules devrait être égal à 16 pour obtenir toute la sécurité voulue dans la mesure des déphasages. Cependant, pour pouvoir corriger ces déphasages, il faut pouvoir faire varier le rapport de division d'un cycle à l'autre, c'est-à-dire faire varier le nombre de bascules effectivement en service dans la boucle. C'est pourquoi, le compteur-diviseur CD comporte en fait 17 bascules Bl-B17 dans sa boucle, les deux dernières bascules B16, B17 étant connectées de façon particulière au circuit CP, ce qui permet de faire varier le rapport de division en 'inhibant" certaines bascules. Plus précisément, on peut diviser par 15 si les bascules B15 et B16 sont inhibées, par 16 si la bascule 16 seule est inhibée et par 17 si toutes les bascules sont en activité dans la boucle. Le montage est illustré à la figure 2. Toutes les entrées d'horloge C des bascules sont reliées à l'oscillateur OSC et reçoivent donc le signal d'horloge Ho. Les bascules sont interconnectées en cascade, c'est-à-dire que l'entrée D d'une bascule quelconque est connectée à la sortie Q de la bascule précédente, à l'exception de l'entrée D de la première bascule B1 qui est reliée à la sortie complémentaire Q de la dernière bascule B17. De plus, les bascules B15- B17 sont interconnectées entre elles de façon particulière et reliées au circuit CP. Comme représenté sur la figure 2, au moins les bascules B16
et B17 du compteur-diviseur sont du type connu à deux entrées D duplexées.
Les duplexeurs d16 et d17 correspondants comportent donc en fait deux entrées de type D qui peuvent être alternativement sélectionnées par des signaux logiques convenables appliqués aux entrées de pilotage TE de ces duplexeurs. Pour les deux bascules B16 et B17, des premières entrées D analogues des duplexeurs sont interconnectées entre elles et également connectées à l'entrée de la bascule B15 précédente (liaison 12). La seconde entrée D du duplexeur d16 est reliée à la sortie Q de la bascule B15, tandis que la seconde entrée D du duplexeur d17 est reliée à la sortie Q de la bascule B16. Les entrées de pilotage TEl et TE2 des duplexeurs des bascules B16 et B17 sont reliées aux sorties de commande du circuit de comparaison et de commande CP qui sera décrit plus loin. La façon dont est déterminé le nombre de bascules actives dans la boucle peut se résumer comme suit: - si TEl = 0 et TE2 = 0, les bascules B15 et B16 sont "inhibées" et le
compteur divise par 15.
- si TEl = O et TE2 = 1, la bascule B15 est seule "inhibée" et le compteur divise par 16, - si TEl = 1 et TE2 = 1, toutes les bascules sont en activité dans la
boucle et le compteur divise par 17.
En fait, il est important de noter que toutes les bascules du compteurdiviseur CD sont en fait ici choisies du même type que les bascules B16 et B17 décrites ci-dessus. Leurs duplexeurs n'ont pas été
représentés pour ne pas compliquer inutilement le schéma de la figure 2.
Ces autres duplexeurs sont utilisés pour la réinitialisation (ou la resynchronisation) de l'ensemble du compteur-diviseur après chaque détection d'une transition du signal d'entrée et donc après une éventuelle modification du rapport de division. Autrement dit, après chaque apparition d'une impulsion Ckl, une impulsion de réinitialisation RI est élaborée par le séquenceur SQ. Cette impulsion est appliquée à toutes les entrées de commande TE des duplexeurs des bascules Bl-B15. Par ailleurs, des états logiques sont imposés sur lesdites secondes entrées D des duplexeurs (les entrées qui ne sont pas reliées aux sorties des bascules précédentes). L'apparition de l'impulsion RI provoque le forçage de toutes les bascules et replace le compteur dans un état prédéterminé permettant sa resynchronisation. A titre d'exemple, on pré-positionne lesdites secondes entrées D des bascules B1-B5 à 1 et les secondes entrées D des bascules B6-15 à 0, ce qui permet de réinitialiser le compteur dans un état souhaité
à l'apparition de l'impulsion RI.
La comparaison de phase qui permet de décider s'il y a lieu de faire varier le rapport de division du compteur s'effectue en prenant en compte des états caractéristiques de deux bascules B1, B2, consécutives de la boucle du compteur-diviseur, tandis que l'élaboration de l'impulsion d'échantillonnage correspondante s'effectue ici à partir d'une bascule B7 éloignée' des bascules B1, B2 pour que l'impulsion d'échantillonnage soit engendrée à un moment o l'état du signal d'entrée est bien stabilisé, c'est-à-dire avec un décalage dans le temps suffisant par rapport à la transition détectée. On peut par exemple choisir une fréquence d'horloge telle que pour N = 16, un déphasage nul soit représenté par les états caractéristiques B1 = 1 et B2 = O au moment de l'apparition de l'impulsion
Ckl (détection d'une transition).
Si B1 = 0 et B2 = 0, cela signifie que le compteur-diviseur est en retard par rapport à la transition et qu'il faut donc diminuer le nombre de
bascules actives dans la boucle, soit N = 15.
Si B1 = 1 et B2 = 1, cela signifie que le compteur est en avance et qu'il faut augmenter le nombre de bascules actives dans la boucle,
c'est-à-dire choisir N = 17.
Selon une caractéristique importante de l'invention, un transcodeurdoubleur TD est agencé entre les sorties des bascules Dl, D3 et le circuit de comparaison et de commande CP, pour doubler la fréquence d'apparition des états caractéristiques précités sur un cycle du compteur- diviseur. Ainsi, au lieu de scruter les états caractéristiques aux points b et c de la boucle du compteur, c'est-à-dire aux sorties Q des bascules B1 et B2, on scrutera l'apparition de ces mêmes états aux sorties f et g du transcodeur-doubleur TD. Ce dernier est constitué de deux bascules B18, B19 à deux entrées D duplexées. Les entrées de chaque bascule sont reliées aux sorties des bascules B1 et B2, respectivement. Les entrées de commande des duplexeurs d18, d19 sont interconnectées entre elles et reçoivent un signal représentatif du sens d'évolution des états caractéristiques. Dans l'exemple représenté, ces entrées de commande de duplexage sont directement connectées à une sortie Q d'une autre bascule
BlO, choisie, du compteur-diviseur.
Le fonctionnement de ce transcodeur-doubleur va maintenant être explicité en référence à la figure 4 o on retrouve un transcodeur-doubleur TD analogue à celui de la figure 2, associé à un compteur-diviseur de trois étages. Ce dernier est donc composé des bascules BO1, B02 et B03. Les états successifs de ce compteur-diviseur (c'est-à-dire les états des sorties a, b, c, sont les suivants): a b c
0 0 0
O O O
i 0 0
1 1 0
1 1 1
0 1 1
O 0 1
On peut par exemple choisir de détecter l'état caractéristique des deux derniers étages et considérer que l'état O1 des sorties b, c est l'état recherché au moment d'une transition. On voit que cet état apparait une seule fois, précédé de l'état O0 et suivi de l'état 11. Si on complète le compteur par le transcodeur-doubleur (B18, B19), ce qui revient à substituer la sortie f à la sortie b et la sortie g à la sortie c, on obtient le tableau suivant: a f g
0 0 0
1 1 1
1 0 1
1 0 0
0 1 1
0 0 1
On voit que l'état caractéristique recherché O1 apparaît deux fois au
cours du cycle du compteur-diviseur, précédé et suivi des états O0 et 11.
L'état de la sortie a permet de déterminer le sens "montant" ou "descendant" du compteur ainsi modifié par le transcodeur-doubleur. C'est pourquoi la sortie a de la bascule BO1 pilote les entrées TE des duplexeurs dl8, d19. Le pilotage des duplexeurs est tel que si le sens est "montant", on prend en compte les sorties Q des bascules B02 et B03 et que, si le sens est "descendant", on prend en compte les sorties Q. des bascules B02 et B03. Dans le montage complet de la figure 2, le fonctionnement du transcodeur-doubleur TD est analogue et la fonction de la bascule BO1 peut
être remplie par une autre bascule judicieusement choisie dans la boucle.
On a choisi ici la sortie Q de la bascule B10.
En considérant plus particulièrement la figure 3, on va maintenant décrire le circuit de comparaison et de commande CP. Il se décompose en un premier circuit de mémorisation 14, piloté par les impulsions Ckl, un circuit de calcul 15 et un circuit de mémorisation 16 piloté par les impulsions Ck2. Toutes les entrées d'horloge C des bascules de ce circuit CP sont reliées à l'horloge OSC et reçoivent donc les impulsions de fréquence Ho. Le circuit 14 comporte deux bascules D, B20, B21, à entrées D duplexées. Pour chaque bascule, la sortie Q est connectée à sa propre première entrée duplexée. La seconde entrée est connectée à la sortie'Q de la bascule B18 ou B19, respectivement, du transcodeur-doubleur TD. Enfin, les entrées de commande des duplexears de ces deux bascules sont connectées pour recevoir, ensemble, le signal Ckl élaboré par le séquenceur SQ et représentatif des transitions du signal d'entrée appliqué en Eo. Par conséquent, à chaque transition, les états f et g du transcodeur-doubleur TD sont respectivement mémorisés aux sorties Q des bascules B20, B21 pour tout un cycle du compteur-diviseur. On dispose alors de tout le temps nécessaire pour prendre la décision de changer ou non le rapport de division de ce dernier. Ceci est effectué par le circuit de calcul 16 composé de six bascules D agencées en deux branches de bascules en cascade
B22-B24 d'une part et B25-B27 d'autre part.
La seconde entrée D duplexée de la bascule B22 est reliée à la sortie Q de la bascule B20, sa première entrée est A un niveau 1. Sa sortie Q est reliée à l'entrée D de la bascule B23 (dont le duplexeur est maintenu dans un état donné). La sortie Q de la bascule B23 est reliée à la deuxième entrée D du duplexeur de la bascule B24 dont la première entrée est à un niveau O. La première entrée D duplexée de la bascule B25 est reliée à la sortie Q de la bascule B21, sa seconde entrée est à un niveau 0. Sa sortie Q est reliée à l'entrée D de la bascule B26. La sortie Q de cette dernière est reliée à la première entrée D du duplexeur de la bascule B27 dont la
seconde entrée est à un niveau 1.
La sortie Q de la bascule B22 est reliée à l'entrée de commande du duplexeur de la bascule B27. La sortie Q de la bascule B25 est reliée à
l'entrée de commande du duplexeur de la bascule B24.
Les sorties Q des bascules B24 et B27 délivrent respectivement les signaux TEl et TE2 de commande d'inhibition des bascules B15 etlou B16, comme décrit ci-dessus. En même temps, ces signaux sont mémorisés par le second circuit de mémorisation 16, analogue au circuit 14, pour fournir des
données au circuit 15 sur le nombre de bascules en service dans la boucle.
Ces données sont prises en compte pour le calcul suivant. Pour ce faire, le circuit 16 comporte deux bascules D, B28, B29. La bascule B28 reçoit et mémorise le signal TEl, tandis que la bascule B28 reçoit et mémorise le signal TE2. Les deux entrées de commande des duplexeurs des bascules B28 et B29 sont interconnectées pour recevoir ensemble le signal de commande Ck2. La sortie Q de la bascule B28 est reliée à la commande du duplexeur de la bascule B22 et la sortie Q de la bascule B29 est reliée à l'entrée de
commande du duplexeur de la bascule B25.
Le circuit de sortie S est ici constitué d'une seule bascule D, B30 dont les première et seconde entrées duplexées sont respectivement reliées aux sorties Q et Q de la bascule B7, l'entrée de commande du duplexeur étant reliée à la sortie Q de la bascule B6. Ce montage simple réalise la
même fonction de 'doubleur" que le circuit TD analysé en détail ci-dessus.
L'impulsion d'échantillonnage H est ainsi délivrée approximativement 'au milieu' de l'impulsion correspondante du signal d'entrée appliqué en Eo, c'est-à-dire à un moment o l'état de celle-ci est bien stabilisé. Les impulsions délivrées en H sont donc aptes à un rééchantillonnage du signal
d'entrée.
Bien entendu, l'invention n'est pas limitée au mode de réalisation qui vient d'être décrit. En particulier on a décrit un compteur-diviseur comportant entre 15 et 17 bascules actives, parce que cela représente un excellent compromis permettant d'obtenir les meilleures performances de 'vitesse' tout en assurant une plage d'excursion voulue (+,- 3 Z). I1 est bien évident, cependant, que selon les besoins particuliers on pourra choisir un nombre de bascules différent (par exemple entre 19 et 21 ou
entre 31 et 33) ce qui permettrait d'augmenter la plage d'excursion.

Claims (7)

REVENDICATIONS
1. Dispositif de régénération d'horloge à verrouillage de phase pour un signal numérisé transmis sans son information d'horloge, caractérisé en ce qu'il comprend en combinaison: - un oscillateur (OSC) ou une entrée de signal pour délivrer des impulsions & une fréquence sensiblement multiple de'celle de ladite information d'horloge supprimée dudit signal numérisé, - un compteur-diviseur (CD) formé d'une pluralité de bascules agencées en une boucle, ledit compteur diviseur étant connecté pour Etre piloté au rythme des impulsions dudit oscillateur (OSC), un groupe de telles bascules étant commandé pour modifier le nombre de bascules actives dans ladite boucle et ainsi modifier le rapport de division dudit compteurdiviseur, - un circuit de comparaison et de commande (CP) connecté pour être mis en oeuvre en réponse à des transitions dudit signal numérique et interconnecté entre au moins deux bascules consécutives choisies (B1, B2) dudit compteur-diviseur et ledit groupe de bascules (B16, B17), ce circuit étant agencé pour prendre en compte des états caractéristiques de ces deux bascules consécutives à chaque transition et pour élaborer des signaux de commande des bascules dudit groupe et, - un circuit de sortie (S) connecté à au moins une bascule choisie dudit compteur-diviseur et agencé pour délivrer un signal d'échantillonnage
dudit signal numérisé.
2. Dispositif selon la revendication 1, caractérisé en ce qu'un transcodeur-doubleur (TD) agencé pour doubler la fréquence d'apparition desdits états caractéristiques sur un cycle dudit compteur-diviseur, est interconnecté entre lesdites deux bascules consécutives (B1, B2) et ledit
circuit de comparaison et de commande (CP).
3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que les bascules dudit compteur-diviseur sont des bascules de type D et en ce que les entrées d'horloges (C) de toutes ces bascules sont connectées pour
recevoir les impulsions dudit oscillateur (OSC).
4. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce
que deux bascules consécutives dans la boucle dudit compteur-diviseur sont du type à deux entrées D duplexées, en ce que des premières entrées analogues de ces bascules sont interconnectées entre elles et reliées à l'entrée de la bascule précédente (B15) et en ce que la seconde entrée d'une telle bascule est connectée à la sortie de la bascule précédente, le circuit de comparaison et de commande étant relié aux entrées de commande
des duplexeurs de ces bascules.
5. Dispositif selon l'une des revendications 2 à 4, caractérisé en ce
que ledit transcodeur-doubleur (TD) est constitué de deux bascules (B18, Bl9) à deux entrées D duplexées dont les entrées sont respectivement reliées aux sorties complémentaires desdites deux bascules consécutives (B1, B2) dudit compteur-diviseur et dont les entrées de commande de duplexage sont reliées entre elles et reçoivent un signal représentatif du
sens d'évolution des états caractéristiques.
6. Dispositif selon la revendication 5, caractérisé en ce que lesdites entrées de commande de duplexage reliées entre elles sont directement connectées à une sortie d'une autre bascule (BlO) dudit
compteur-diviseur.
7. Dispositif selon l'une des revendications 2 à 6, caractérisé en ce
que ledit circuit de sortie est connecté à une bascule (B7) dudit compteur-diviseur éloignée des deux bascules consécutives (B1, B2)
précitées reliées audit circuit de comparaison et de commande (CP).
FR8814320A 1988-11-03 1988-11-03 Dispositif de regeneration d'horloge a verrouillage de phase Expired - Lifetime FR2638588B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR8814320A FR2638588B1 (fr) 1988-11-03 1988-11-03 Dispositif de regeneration d'horloge a verrouillage de phase
EP89311324A EP0371624A1 (fr) 1988-11-03 1989-11-01 Dispositif de régénération d'horloge à verrouillage de phase

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8814320A FR2638588B1 (fr) 1988-11-03 1988-11-03 Dispositif de regeneration d'horloge a verrouillage de phase

Publications (2)

Publication Number Publication Date
FR2638588A1 true FR2638588A1 (fr) 1990-05-04
FR2638588B1 FR2638588B1 (fr) 1991-01-11

Family

ID=9371519

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8814320A Expired - Lifetime FR2638588B1 (fr) 1988-11-03 1988-11-03 Dispositif de regeneration d'horloge a verrouillage de phase

Country Status (2)

Country Link
EP (1) EP0371624A1 (fr)
FR (1) FR2638588B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3043739B1 (ja) * 1999-01-28 2000-05-22 埼玉日本電気株式会社 送信タイミング調整回路
CN116132011A (zh) * 2021-11-15 2023-05-16 深圳市中兴微电子技术有限公司 时钟同步系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668315A (en) * 1970-05-15 1972-06-06 Hughes Aircraft Co Receiver timing and synchronization system
EP0157053A2 (fr) * 1984-03-19 1985-10-09 Western Digital Corporation Système d'asservissement de phase numérique d'ordre élevé

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668315A (en) * 1970-05-15 1972-06-06 Hughes Aircraft Co Receiver timing and synchronization system
EP0157053A2 (fr) * 1984-03-19 1985-10-09 Western Digital Corporation Système d'asservissement de phase numérique d'ordre élevé

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ELECTRONIC ENGINEERING, vol. 40, no. 488, octobre 1968, pages 542-546, Londres, GB; J. BAGULEY: "Remote control of radio communication systems" *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 27, no. 11, avril 1985, page 6387, IBM Corp., New York, US; "Scrambler counter as a phase-locked oscillator" *

Also Published As

Publication number Publication date
FR2638588B1 (fr) 1991-01-11
EP0371624A1 (fr) 1990-06-06

Similar Documents

Publication Publication Date Title
FR2498032A1 (fr) Synchroniseur de bits pour signaux numeriques
EP0015014B1 (fr) Dispositif de resynchronisation rapide d'une horloge
FR2793091A1 (fr) Dispositif d'asservissement de frequence
FR2666707A1 (fr) Dispositif de division de frequence programmable.
EP0249930B1 (fr) Procédé de synchronisation de deux trains binaires
EP0423663A1 (fr) Horloge synchronisée
EP0134374B1 (fr) Horloge à verrouillage de phase
EP0454246B1 (fr) Dispositif de mise en phase de signaux dans un système à doublement du conduit numérique
EP0536042B1 (fr) Dispositif de détection d'accrochage d'une boucle à verrouillage de phase numérique
EP0302562B1 (fr) Synthétiseur de fréquences présentant un dispositif indicateur d'accord
FR2638588A1 (fr) Dispositif de regeneration d'horloge a verrouillage de phase
FR2513458A1 (fr) Procede de gestion des commandes de frequence d'un poste emetteur-recepteur et de la programmation du compteur programmable de son synthetiseur numerique de frequence
FR2517145A1 (fr) Circuit diviseur a rapport reglable et synthetiseur de frequence
FR2714240A1 (fr) Dispositif de compensation de phase de trame.
FR2598869A1 (fr) Detecteur de phase et de frequence, et son utilisation dans une boucle a verrouillage de phase
FR2624283A1 (fr) Circuit integre de calcul numerique pour calculs glissants du type convolution
FR2905040A1 (fr) Procede d'elaboration d'un mot numerique representatif d'un rapport non-entier entre les periodes respectives de deux signaux, et dispositif correspondant
EP0541408B1 (fr) Procédé et dispositif de commande de mode de fonctionnement d'une boucle à verrouillage de phase numérique
EP0169089B1 (fr) Dispositif élémentaire de traitement de données
FR2573592A1 (fr) Circuit oscillateur asservi en phase a un signal de frequence predeterminee
EP0328448B1 (fr) Procédé et dispositif de synchronisation entre des terminaux communiquant par l'intermédiaire d'une chaîne n'assurant pas la transparence temporelle
FR2755552A1 (fr) Dispositif de recopie d'un signal d'horloge d'entree a frequence non continue
FR2587498A1 (fr) Detecteur de phase et, ou bien, frequence numerique sur un large intervalle
FR2617353A1 (fr) Convertisseur parallele-serie
EP0658838A1 (fr) Dispositif de synthèse de fréquences

Legal Events

Date Code Title Description
ST Notification of lapse