FR2633085A1 - Ecran plat de visualisation a pixels bistables et procede s'y rapportant - Google Patents
Ecran plat de visualisation a pixels bistables et procede s'y rapportant Download PDFInfo
- Publication number
- FR2633085A1 FR2633085A1 FR8807991A FR8807991A FR2633085A1 FR 2633085 A1 FR2633085 A1 FR 2633085A1 FR 8807991 A FR8807991 A FR 8807991A FR 8807991 A FR8807991 A FR 8807991A FR 2633085 A1 FR2633085 A1 FR 2633085A1
- Authority
- FR
- France
- Prior art keywords
- capacitor
- pixel
- time
- pixels
- display screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
L'écran plat de visualisation comporte une matrice de pixels bistables contrôlés par " tout ou rien ", délivrant l'énergie optique sous intensité constante et temps modulé par le signal vidéo. L'écran comprend des moyens pour effectuer le balayage par un groupe de plusieurs k pixels activés simultanément, des moyens étant en outre prévus pour régler à volonté le rapport k entre la durée ta d'activabilité du pixel courant et la durée t de stockage en mémoire dudit pixel. Utilisation pour augmenter la luminance de l'écran.
Description
La présente invention conceme un écran plat de visualisation comportant une matrice de pixels bistables, réglables tout-ou-rien, conçu pour reproduire des images statiques ou
dynamiques à partir de signaux arrivant à tout débit : de type télévision, facsimilé ou autre.
dynamiques à partir de signaux arrivant à tout débit : de type télévision, facsimilé ou autre.
L'invention vise également le procédé pour la mise en oeuvre du balayage de l'écran
plat de visualisation précité.
plat de visualisation précité.
Dans l'état actuel de la technique on utilise encore et presque exclusivement l'écran
fondé sur un tube à rayons cathodiques (TRUC) à cause de ses excellentes qualités optiques et
notamment de sa luminance.
fondé sur un tube à rayons cathodiques (TRUC) à cause de ses excellentes qualités optiques et
notamment de sa luminance.
Les inconvénients principaux des écrans vidéo à tube cathodique sont qu'ils
possèdent un grand volume, un important poids, une surface émissive limitée (diagonale
maxi. 1,2 m), qu'ils émettent des rayonnements nocifs et présentent un danger d'implosion.
possèdent un grand volume, un important poids, une surface émissive limitée (diagonale
maxi. 1,2 m), qu'ils émettent des rayonnements nocifs et présentent un danger d'implosion.
Pour remédier à ces inconvénients l'on a étudié différents types d'écrans plats
susceptibles de résoudre les problèmes ciaessus exposés, mais les résultats obtenus à ce jour n'ont pas abouti à des réalisations industrialisables parce que ces écrans présentent une
luminance faible et une complication évidente des schémas de l'électronique de commande,
donc une fiabilité réduite et un prix élevé.
susceptibles de résoudre les problèmes ciaessus exposés, mais les résultats obtenus à ce jour n'ont pas abouti à des réalisations industrialisables parce que ces écrans présentent une
luminance faible et une complication évidente des schémas de l'électronique de commande,
donc une fiabilité réduite et un prix élevé.
Dans l'état actuel de la technique, la mise en oeuvre des écrans plats à pixels bistables
pénalise sévèrement la luminance, à cause de leur rapport cyclique, extrêmement réduit; par
exemple, ce rapport est de 2 * 10-6 pour l'écran standard (à 625 lignes) sans éléments de
mémoire, et il s'élève à 1,6 * 10-3 pour un même écran doté d'une mémoire à une ligne.
pénalise sévèrement la luminance, à cause de leur rapport cyclique, extrêmement réduit; par
exemple, ce rapport est de 2 * 10-6 pour l'écran standard (à 625 lignes) sans éléments de
mémoire, et il s'élève à 1,6 * 10-3 pour un même écran doté d'une mémoire à une ligne.
Cette valeur (maximale) est encore trop faible pour satisfaire à une luminance
concevable de ces écrans.
concevable de ces écrans.
Le but de la présente invention est donc l'obtention d'un système de visualisation à
écran plat capable de reproduire des images dynamiques de type télévision, dont la luminance
de l'écran soit satisfaisante et dont le schéma de l'électronique de commande soit aussi
simple que possible.
écran plat capable de reproduire des images dynamiques de type télévision, dont la luminance
de l'écran soit satisfaisante et dont le schéma de l'électronique de commande soit aussi
simple que possible.
D'autres buts de l'invention sont les suivants:
- utilisation de pixels bistables de tout type
- possibilité de reproduire une infinité de degrés de la luminance des
pixels
- possibilité de réglage de la luminance
- reproduction de l'image en temps réél
- grande fiabilité pour un prix réduit
- obtention d'une luminance maximale pour une limitation en puissance
absorbée imposée, par exemple, par des contraintes thermiques.
- utilisation de pixels bistables de tout type
- possibilité de reproduire une infinité de degrés de la luminance des
pixels
- possibilité de réglage de la luminance
- reproduction de l'image en temps réél
- grande fiabilité pour un prix réduit
- obtention d'une luminance maximale pour une limitation en puissance
absorbée imposée, par exemple, par des contraintes thermiques.
Les buts principaux de Invention sont atteints grâce à un écran de visualisation composé d'une matrice de pixels bistables (à réglage tout-ou-rien) capables de répondre en temps réél aux signaux correspondants. Les pixels, à adressage matriciel direct, sont conçus pour répondre successivement aux signaux qui leur sont respéctivement destinés, comme suite à leur activation effectuée par les circuits de commande. L'obtention des différents degrés de la luminance des pixels est réalisable par l'activation des pixels pendant des périodes de temps proportionnelles aux niveaux des signaux porteurs d'information.
Il est entendu que l'invention est réalisable avec tout type de pixel bistable (réglage tout-ou-rien), au choix, comme par exemple des diodes électroluminescentes à recombinaison ou à injection, matériaux à phosphores électroluminescents, pixels à plasma ou à décharges, obturateurs de lumière opérant par transmission ou par réflexion. Dans tous les cas, chaque pixel bistable, alimenté par un circuit indépendant, est activé durant un temps contrôlé par le signal, dont un niveau (supérieur) commande l"'allumage" du pixel, et un autre niveau (inférieur) commande l"'extinction" du pixel.
Afrn de remédier à l'insuffisance de la luminance des écrans plats, l'invention utilise le balayage de l'écran effectué par un groupe de plusieurs pixels activés simultanément. On arrive à ce but par un procédé caractérisé par les étapes suivantes:
- stockage du signal vidéo courant dans un élément de mémoire: un
condensateur,
- décharge du condensateur sur une résistance (réglable),
- utilisation de la tension aux bornes du condensateur pour polariser
(rendre conducteur) un transistor,
- contrôle du temps ta de conduction du transistor en fonction du signal
vidéo et de la constante de temps du circuit RC comprenant le
condensateur et la résistance précités,
- modulation temporelle de l'énergie optique délivrée par le pixel courant
qui, le transistor du circuit correspondant étant conducteur, reste actif
durant le temps de conduction ci-dessus,
- balayage de l'écran effectué par un groupe de k pixels activés
simultanément, obtenu par le choix (à travers la résistance réglable)
d'une constante de temps du circuit RC telle qu'on ait le rapport : ta / t =
k, où t représente le temps de stockage en mémoire du signal vidéo
courant.
- stockage du signal vidéo courant dans un élément de mémoire: un
condensateur,
- décharge du condensateur sur une résistance (réglable),
- utilisation de la tension aux bornes du condensateur pour polariser
(rendre conducteur) un transistor,
- contrôle du temps ta de conduction du transistor en fonction du signal
vidéo et de la constante de temps du circuit RC comprenant le
condensateur et la résistance précités,
- modulation temporelle de l'énergie optique délivrée par le pixel courant
qui, le transistor du circuit correspondant étant conducteur, reste actif
durant le temps de conduction ci-dessus,
- balayage de l'écran effectué par un groupe de k pixels activés
simultanément, obtenu par le choix (à travers la résistance réglable)
d'une constante de temps du circuit RC telle qu'on ait le rapport : ta / t =
k, où t représente le temps de stockage en mémoire du signal vidéo
courant.
L'invention vise également les écrans plats de visualisation qui mettent en oeuvre le procédé présenté ci-dessus.
D'autres particuL:ntés et avantages de l'invention apparaîtront encore dans la description ci-après.
La FIG. 1 représente le schéma électrique d'alimentation et de commande du pixel courant Pik situé sur un écran matriciel à y lignes et x colonnes. L'écran est doté d'une mémoire qui comporte x éléments.
La FIG. 2 représente le diagramme temporel de fonctionnement des commutateurs statiques bistables : Bk, qui assurent le balayage horizontal BH, et B'k, qui dirigent l'adressage aux pixels situés sur des lignes d'ordre pair, respectivement impair, ainsi que le fonctionnement des transistors Li, qui assurent le balayage vertical BV.
La FIG. 3 représente le schéma électrique, ainsi que son diagramme de commande, d'une résistance équivalente RAT réglable en quatre marches à partir de deux résistances inégales, connectées différemment par le jeu de quatre transistors notés par Ki à K4.
La FIG. 4 montre la courbe de décharge du condensateur C sur la résistance R, ainsi que le temps t2 - tl = ta mis par la tension ul, représentative du signal, pour décroître jusqu'à la tension u2 représentant le seuil de non-conduction du transistor Cl:.
La FIG. 5 représente le schéma électrique d'alimentation et de commande du pixel courant Pik d'un écran identique à celui de la FIG. 1 mais doté d'une mémoire double: ayant 2x condensateurs.
La FIG. 6 représente, en liaison avecla FIG. 5, le diagramme temporel de fonctionnement des:
- commutateurs bistables 1Bk et 2Bk qui assurent le balayage horizontal BH,
- commutateurs bistables 1B'k et 2B'k qui aiguillent alternativement
l'adressage des pixels situés sur des lignes d'ordre pair et
respectivement d'ordre impair,
- transistors Li qui assurent le balayage vertical BV.
- commutateurs bistables 1Bk et 2Bk qui assurent le balayage horizontal BH,
- commutateurs bistables 1B'k et 2B'k qui aiguillent alternativement
l'adressage des pixels situés sur des lignes d'ordre pair et
respectivement d'ordre impair,
- transistors Li qui assurent le balayage vertical BV.
La FIG. 1 représente Ie schéma électrique d'un écran plat de télévision, dontles pixels, de type bistable (à réglage tout-ou-rien), sont disposés selon une matrice ayant y lignes et x colonnes. L'adressage des pixels, de type matriciel direct, relie les pixels par l'intermédiaire de transistors Li et Ck aux bus d'alimentation A et A' connectés aux deux pôles de la source E. Le pixel courant Pik reste activé pendant le temps ta durant lequel les transistors Li et Ck se trouvent simultanément en état de conduction. Les commutateurs notés par Bk et B'k sont de type statique et bistable (flip-flopj.Ils sont commandés périodiquement et successivement par le système de balayage horizontal, symbolisé par BH, qui agit en synchronisme avec les signaux vidéo, symbolisés par SV, suivant le diagramme temporel montré par la FIG. 2.
Successivement, chaque commutateur Bk change de position, en passant de T en S, position qu'il garde durant le temps nécessaire de stockage en mémoire du signal vidéo courant. Ce basculement de T en S du commutateur Bk est accompagné par le basculement synchrone de S en T (en sens inverse) du commutateur précédent: Bk 1. n en résulte (voir le diagramme de la FIG. 2), qu'à tout moment un seul commutateur faisant partie de la série Bk se trouve en position S, tandis que tous les autres (x-l) commutateurs de la même série se trouvent dans la position T = transmission des signaux aux pixels concernés.En
synchronisme avec le basculement de S en T du commutateur Bk, son homologue B'k
change de position afin d'aiguiller le signal vidéo vers le pixel situé au croisement de la
colonne d'ordre k avec : une ligne d'ordre pair (et alors B'k passe de 1 en 2), ou avec une
ligne d'ordre impair (et alors B'k passe de 2 en 1), suivant le cas.
synchronisme avec le basculement de S en T du commutateur Bk, son homologue B'k
change de position afin d'aiguiller le signal vidéo vers le pixel situé au croisement de la
colonne d'ordre k avec : une ligne d'ordre pair (et alors B'k passe de 1 en 2), ou avec une
ligne d'ordre impair (et alors B'k passe de 2 en 1), suivant le cas.
La modulation temporelle de l'énergie optique émise par un pixel est contrôlée, en
fonction du signal vidéo, par le temps de conduction du transistor Ck. L'explication qui suit
comporte les notations suivantes : u (tl) = la tension acquise aux bornes du condensateur C,
après le stockage d'un signal vidéo; u (t2) = la tension aux bornes du condensateur C
descendue jusqu'au seuil de non-conduction du transistor Ck; tl= le moment du
basculement de S en T du commutateur Bk, ou le commencement de la décharge du
condensateur C sur la résistance R, t2 = le moment où la tension aux bornes du condensateur
C égale la tension du seuil de non-conduction du transistor Ck; t2- tl= ta est la durée de
l'état de conduction du transistor Ck qui égale le temps de conduction du pixel Pik
concerné.
fonction du signal vidéo, par le temps de conduction du transistor Ck. L'explication qui suit
comporte les notations suivantes : u (tl) = la tension acquise aux bornes du condensateur C,
après le stockage d'un signal vidéo; u (t2) = la tension aux bornes du condensateur C
descendue jusqu'au seuil de non-conduction du transistor Ck; tl= le moment du
basculement de S en T du commutateur Bk, ou le commencement de la décharge du
condensateur C sur la résistance R, t2 = le moment où la tension aux bornes du condensateur
C égale la tension du seuil de non-conduction du transistor Ck; t2- tl= ta est la durée de
l'état de conduction du transistor Ck qui égale le temps de conduction du pixel Pik
concerné.
La loi de décharge d'un condensateur C sur une résistance R est représentée par la
formule : u (t2) = u (tl) / e('2 - t1)/RC (voir la FIG. 4). Etant donné le fait que la tension de seuil
de non-conduction du transistor est une constante, il en résulte que le temps ta d'activation
du pixel dépend : 10 - de la valeur u (tl) du signal, et 20 - de la constante de temps du circuit
RC. On choisira pour la constante RC (moyennant la resistance réglable R) une valeur telle
que le rapport ta / t = k soit supérieur à l'unité. Le balayage de l'écran sera effectué dans ce
cas par un groupe de k pixels activés simultanément.
formule : u (t2) = u (tl) / e('2 - t1)/RC (voir la FIG. 4). Etant donné le fait que la tension de seuil
de non-conduction du transistor est une constante, il en résulte que le temps ta d'activation
du pixel dépend : 10 - de la valeur u (tl) du signal, et 20 - de la constante de temps du circuit
RC. On choisira pour la constante RC (moyennant la resistance réglable R) une valeur telle
que le rapport ta / t = k soit supérieur à l'unité. Le balayage de l'écran sera effectué dans ce
cas par un groupe de k pixels activés simultanément.
La FIG. 1 montre le schéma électrique d'un écran plat dont la mémoire comporte x
éléments. La valeur maximale du groupe de k pixels sera k = x-l. La FIG. 2 montre le
diagramme temporel de fonctionnement du balayage vertical BV: la durée de conduction
d'un transistor Ly est 2tx, et sa périodicité d'activation est l/y.
éléments. La valeur maximale du groupe de k pixels sera k = x-l. La FIG. 2 montre le
diagramme temporel de fonctionnement du balayage vertical BV: la durée de conduction
d'un transistor Ly est 2tx, et sa périodicité d'activation est l/y.
La FIG. 5 montre le schéma correspondant à une mémoire qui comporte 2x
éléments. Dans ce cas, la valeur maximale du groupe de k pixels sera k = 2x - 1. En ce qui
concerne le balayage vertical BV, la durée de conduction d'un transistor Ly est 3tx, sa périodicité d'activation restant l/y. Dans tous les cas de figure, le début de la période de
conduction d'un transistor de ligne Ly est synchrone avec le basculement de S en T du
premier commutateur (31) de ladite ligne.
éléments. Dans ce cas, la valeur maximale du groupe de k pixels sera k = 2x - 1. En ce qui
concerne le balayage vertical BV, la durée de conduction d'un transistor Ly est 3tx, sa périodicité d'activation restant l/y. Dans tous les cas de figure, le début de la période de
conduction d'un transistor de ligne Ly est synchrone avec le basculement de S en T du
premier commutateur (31) de ladite ligne.
Les particularités du schéma de l'invention sont les suivantes:
1)- La taille de la mémoire peut être choisie égale à un nombre entier qui doit être, à la
fois : un multiple de x, et un diviseur de y. Pour une taille de mémoire égale à mx, le schéma
de la FIG. 1 reste valable à condition qu'il soit répété pour chacune des m lignes, autour des
bus A et A' qui, eux, restent communs.
1)- La taille de la mémoire peut être choisie égale à un nombre entier qui doit être, à la
fois : un multiple de x, et un diviseur de y. Pour une taille de mémoire égale à mx, le schéma
de la FIG. 1 reste valable à condition qu'il soit répété pour chacune des m lignes, autour des
bus A et A' qui, eux, restent communs.
2)- La grandeur maximale du groupe constitué de k pixels activables simultanément
(qui balayent l'écran), est un nombre inférieur d'une unité à la taille de la mémoire. Ceci s'explique par le fait qu'à tout moment, un condensateur C doit être connecté aux bus A et S afin de stocker le signal vidéo courant, et donc ne peut pas activer en même temps un autre pixel.
(qui balayent l'écran), est un nombre inférieur d'une unité à la taille de la mémoire. Ceci s'explique par le fait qu'à tout moment, un condensateur C doit être connecté aux bus A et S afin de stocker le signal vidéo courant, et donc ne peut pas activer en même temps un autre pixel.
3)- Pour un signal donné, la valeur de k (représentant le nombre de pixels activables simultanément), est fixée par-le choix de la constante de temps des circuits RC, au moyen de la résistance réglable R.
4)- Le réglage de la luminance de l'écran se fait par Ie choix de la valeur de k, moyennant une sélection adéquate de la résistance R.
5)- L'image est reproduite en temps réel parce que le pixel courant délivre lténergie optique représentative du signal, dès que le stockage en mémoire du dit signal ait été accompli, c'est-à-dire dès le moment ( tl ) du basculement de S en T du commutateur Bk.
6)- Le schéma de rélectronique de commande, d'une simplicité particulière par rapport aux schémas proposés antérieurement, permet une grande fiabilité que l'pn peut obtenir à un prix réduit, à condition toutefois d'utiliser la technique des circuits intégrés.
7)- Une infinité de degrés de luminance (échelles de gris) est offerte par le pixel courant, parce que la conversion-du signal vidéo en temps de conduction du transistor de commande Ck (la modulation temporelle de l'énergie optique délivrée par le pixel), est de type analogique.
8)- Dans le cas d!une limitation de la valeur de k (qui représente le nombre de pixels activables simultanément), imposée, par exemple, par des contraintes thermiques, la luminance de l'écran est maximale, parce que; durant le temps ta deleui activation, les pixels déIivrent continuellement (sans aucune intemlption) leur énergie optique assignée par le signal respectif. D'autres schémas utilisent des trains dtimpulsions de commande du pixel durant le temps ta qui, de ce fait, comporte des pauses dans l'émission de l'énergie optique.
Claims (4)
1) Ecran plat de visualisation comportant une.matrice de pixels bistables, contrôlés par tout-ou-rien, délivrant l'énergie optique sous intensité constante et temps modulé par le signal vidéo, caractérisé par le fait qu'il comprend des moyens pour effectuer le balayage de l'écran par un groupe de plusieurs (k) pixels activés simultanément, des moyens étant en outre prévus pour régler à volonté le rapport (k) entre la durée (ta) d'activabilité du pixel courant, et la durée (t) du processus de stockage en mémoire dudit pixel.
2) Ecran pl-at de visualisation selon la revendication 1, caractérisé par le fait que les moyens pour régler la durée (ta) d'activabilité du pixel courant comprennent des moyens pour effectuer une conversion temporelle de type analogique de la tension représentative du signal, préalablement stockée par un élément de mémoire constituée par un condensateur (C), ce condensateur (C) étant associé à une résistance (R) et à un transistor de commande (Ck), de sorte que le condensateur (C) puisse se décharger sur la résistance (R) et sa tension aux bornes puisse polariser le transistor de commande (Ck) en variant entre un niveau supérieur (= le début de l'activation du pixel), et un niveau inférieur (= la fin de l'activation du pixel), ledit type de conversion (analogique) conférant au pixel la possibilité de reproduire une infinité de degrés de luminance par la modulation temporelle de l'énergie optique délivrée.
3) Ecran plat de visualisation selon les revendications ci-dessus et comprenant des moyens pour régler la luminance de l'écran, caractérisé en ce que ces moyens comprennent des moyens pour changer la constante de temps du circuit de commande comprenant ladite résistance (R) et ledit condensateur (C), cette résistance (R) étant réglable.
4) Procédé pour la mise en oeuvre du balayage dans l'écran plat de visualisation conforme à l'une des revendications 1 à 3, caractérisé en ce que le signal vidéo courant est d'abord stocké en mémoire dans un condensateur (C) à l'aide d'un commutateur bistable (Bk) qui reste en position (S) pendant le temps (t) de la transmission du signal, après quoi le commutateur (3k), piloté par un système de balayage horizontal (BH), bascule en position (I ) et la tension existant aux bornes (AT) du condensateur (C) polarise et met en état de conduction un transistor de commande (Ck) durant le temps (ta) mis par la décharge du condensateur (C) sur la résistance réglable (R), l'état de conduction du transistor (Ck) est poursuivi jusqu'au moment où la tension de polarisation existant filtre les bornes (AT) du condensateur (C) atteint en diminuant le seuil de non-conduction du transistor (Ck), de façon que le circuit du pixel (Pik) reste fermé durant le temps (ta) précité et on réalise ainsi le balayage de l'écran par un groupe de (k) pixels simultanément actifs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8807991A FR2633085B1 (fr) | 1988-06-15 | 1988-06-15 | Ecran plat de visualisation a pixels bistables et procede s'y rapportant |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8807991A FR2633085B1 (fr) | 1988-06-15 | 1988-06-15 | Ecran plat de visualisation a pixels bistables et procede s'y rapportant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2633085A1 true FR2633085A1 (fr) | 1989-12-22 |
| FR2633085B1 FR2633085B1 (fr) | 1990-11-02 |
Family
ID=9367305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8807991A Expired - Fee Related FR2633085B1 (fr) | 1988-06-15 | 1988-06-15 | Ecran plat de visualisation a pixels bistables et procede s'y rapportant |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2633085B1 (fr) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3518627A (en) * | 1967-03-23 | 1970-06-30 | Rca Corp | Coupling system for elemental panel array |
| FR2382065A1 (fr) * | 1977-02-25 | 1978-09-22 | Hitachi Ltd | Systeme de commande pour un panneau d'affichage d'echelles du gris, du type a memoire |
-
1988
- 1988-06-15 FR FR8807991A patent/FR2633085B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3518627A (en) * | 1967-03-23 | 1970-06-30 | Rca Corp | Coupling system for elemental panel array |
| FR2382065A1 (fr) * | 1977-02-25 | 1978-09-22 | Hitachi Ltd | Systeme de commande pour un panneau d'affichage d'echelles du gris, du type a memoire |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2633085B1 (fr) | 1990-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0364351B1 (fr) | Procédé de détection photoélectrique avec réduction de rémanence de photo-transistor, notamment de type NIPIN | |
| FR2542119A1 (fr) | Procede pour commander un ecran d'affichage matriciel a cristaux liquides | |
| EP2628150A1 (fr) | Ecran d'affichage a diodes electroluminescentes a matrice active pourvu de moyens d'attenuation | |
| EP1695332A2 (fr) | Cellule de commande electronique pour diode electroluminescente organique d afficheur a matrice active, procedes de fonctionn ement et afficheur | |
| EP0324677B1 (fr) | Matrice photosensible à trois diodes par point, sans remise à niveau | |
| EP0331546B1 (fr) | Matrice photosensible à deux diodes par point, sans conducteur spécifique de remise à niveau | |
| FR2829275A1 (fr) | Procede d'affichage d'images video sur un dispositif d'affichage et panneau d'affichage a plasma correspondant | |
| FR2769743A1 (fr) | Procede et dispositif de balayage d'un panneau a plasma | |
| EP1771838B1 (fr) | Dispositif d'affichage d'images et procede de commande d'un dispositif d'affichage | |
| EP1700290B1 (fr) | Ecran d'affichage d'images et procede d'adressage de cet ecran | |
| EP1864275B1 (fr) | Dispositif d'affichage d'images et procede de pilotage de celui-ci. | |
| EP3386186A1 (fr) | Capteur d'images | |
| FR2760585A1 (fr) | Procede de commande d'un dispositif photosensible a faible remanence, et dispositif photosensible mettant en oeuvre le procede | |
| FR2633085A1 (fr) | Ecran plat de visualisation a pixels bistables et procede s'y rapportant | |
| CA2449939C (fr) | Procede de commande d'un dispositif photosensible | |
| FR2776414A1 (fr) | Procede et dispositif pour adressage de panneaux a plasma | |
| EP1354309A1 (fr) | Dispositif d'ecran video numerique | |
| FR2735265A1 (fr) | Commutation d'une anode d'ecran plat de visualisation | |
| FR2626128A1 (fr) | Matrice photosensible a deux diodes et une capacite par point, sans remise a niveau optique | |
| EP0210898A1 (fr) | Dispositif d'affichage comportant un réseau matriciel de sources lumineuses | |
| WO2003027995A2 (fr) | Procede d'affichage d'images video sur un dispositif d'affichage pour corriger le papillotement large zone | |
| WO2000060562A1 (fr) | Systeme d'affichage haute resolution pour ecran a led | |
| EP0793213A1 (fr) | Procédé de commande d'un écran de visualisation d'image utilisant le principe de la modulation de durée d'émission de lumière, et dispositif de visualisation mettant en oeuvre le procédé | |
| FR2571573A1 (fr) | Dispositif de reproduction d'images a liquide electroscopique convenant a la television | |
| FR3137484A1 (fr) | Pixel d'affichage comprenant des diodes électroluminescentes et un écran d'affichage ayant de tels pixels d'affichage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| RC | Opposition against decision of lapse | ||
| DA | Annulment of decision of lapse | ||
| ST | Notification of lapse |