FR2622071A1 - Device for shaping analogue frequency signals - Google Patents

Device for shaping analogue frequency signals Download PDF

Info

Publication number
FR2622071A1
FR2622071A1 FR8714199A FR8714199A FR2622071A1 FR 2622071 A1 FR2622071 A1 FR 2622071A1 FR 8714199 A FR8714199 A FR 8714199A FR 8714199 A FR8714199 A FR 8714199A FR 2622071 A1 FR2622071 A1 FR 2622071A1
Authority
FR
France
Prior art keywords
signal
output
stage
module
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8714199A
Other languages
French (fr)
Other versions
FR2622071B1 (en
Inventor
Herve Deschamps
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jaeger SA
Original Assignee
Jaeger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jaeger SA filed Critical Jaeger SA
Priority to FR8714199A priority Critical patent/FR2622071B1/en
Publication of FR2622071A1 publication Critical patent/FR2622071A1/en
Application granted granted Critical
Publication of FR2622071B1 publication Critical patent/FR2622071B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/28—Interface circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P17/00—Testing of ignition installations, e.g. in combination with adjusting; Testing of ignition timing in compression-ignition engines
    • F02P17/02—Checking or adjusting ignition timing
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P7/00—Arrangements of distributors, circuit-makers or -breakers, e.g. of distributor and circuit-breaker combinations or pick-up devices
    • F02P7/06—Arrangements of distributors, circuit-makers or -breakers, e.g. of distributor and circuit-breaker combinations or pick-up devices of circuit-makers or -breakers, or pick-up devices adapted to sense particular points of the timing cycle
    • F02P7/077—Circuits therefor, e.g. pulse generators
    • F02P7/0775—Electronical verniers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/08—Circuits for altering the measuring range
    • G01R15/09—Autoranging circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

The present invention relates to a device for shaping analogue frequency signals, in particular frequency signals generated by sensors equipping motor vehicles. According to the invention, the shaping device comprises processing means 110, 120, 130, 140, 150, 160, 170 associated with a plurality of controlled interrupters S1-S23 and monitoring means acting on the controlled interrupters S1-S23 in order to modify the configuration of the processing means as a function of the nature of the signal to be processed.

Description

La présente invention concerne un dispositif de mise en forme de signaux analogiques fréquentiels. The present invention relates to a device for shaping analog frequency signals.

Dans le cadre de la présente invention, la mise en forme de signaux analogiques fréquentiels consiste à transformer les signaux analogiques en signaux logiques carrés, basculant entre deux niveaux, de même fréquence que les signaux analogiques. In the context of the present invention, the formatting of analog frequency signals consists in transforming the analog signals into square logic signals, flipping between two levels, of the same frequency as the analog signals.

La présente invention a pour but de proposer un circuit apte à mettre en forme l'ensemble des signaux analogiques fréquentiels délivrés par les capteurs équipant les véhicules automobiles, en particulier : les systèmes d'allumage classique et magnétique, les systèmes d'allumage électronique à collecteur ouvert, les systèmes de détection de point mort haut, les capteurs inductifs, les sondes de Hall, les débitmètres, ou encore les signaux prélevés en sortie de l'alternateur. The aim of the present invention is to propose a circuit capable of shaping all the analog frequency signals delivered by the sensors fitted to motor vehicles, in particular: conventional and magnetic ignition systems, electronic ignition systems with open collector, high neutral detection systems, inductive sensors, Hall probes, flowmeters, or alternator output signals.

Ce but est atteint grâce à un circuit comprenant des moyens de traitement associés à une pluralité d'interrupteurs commandés, et des moyens de contrôle agissant sur les interrupteurs commandés, pour modifier la configuration des moyens de traitement en fonction de la nature du signal à traiter. This object is achieved by means of a circuit comprising processing means associated with a plurality of controlled switches, and control means acting on the controlled switches, to modify the configuration of the processing means according to the nature of the signal to be processed. .

D'autres caractéristiques, buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui va suivre, et en regard des dessins annexés, donnés à titre d'exemple non limitatif et sur lesquels - la figure I représente une vue schématique sous forme de blocs fonctionnels du circuit conforme à la présente invention, - la figure 2 représente le schéma d'un sous-ensemble du circuit correspondant à un module d'amplification, protection et filtrage, - la figure 3A illustre schématiquement la nature d'un premier type de signal à mettre en forme, - la figure 3B illustre le schéma de la configuration du module d'amplification, protection et filtrage pour la mise en forme du premier type de signal, - la figure 4A illustre schématiquement la nature d'un second type de signal à mettre en forme, - la figure 4B illustre schématiquement, sous forme de blocs fonctionnels, la configuration de l'ensemble du circuit pour la mise en forme du second type de signal, - la figure 4C illustre le schéma de la configuration du module d'amplification, protection et filtrage pour la mise en forme du deuxième type de signal, - les figures 5A, 5B et 6 représentent respectivement le schéma de la configuration du module d'amplication, protection et filtrage pour la mise en forme de troisième, quatrième et cinquième types de signaux, - la figure 7A représente schématiquement la nature d'bon sixième type de signal à mettre en forme, - la figure 7B représente le schéma de la configuration du module d'amplification, protectiorx et filtrage, pour la mise en forme du sixième type de signal, - la figure 8 représente le schéma d'un autre sous-ensemble du circuit correspondant à un module de rétention de crêtes, - la figure 9 représente le schéma d'un autre sous-ensemble du circuit correspondant à un module de cadencement, - la figure 10 représente le schéma d'un autre sous-ensemble du circuit correspondant à un module de multiplication de fréquence, - la figure 11 représente les signaux d'horloge obtenus en sortie du module précité de multiplication de fréquence, - la figure 12 représente le schéma d'un autre sous-ensemble du circuit correspondant à un module de configuration des blocs précités, - la figure 13 représente un tableau indiquant l'état des divers interrupteurs commandés selon les configurations du dispositif, et - les figures 14 et 15 représentent des-chronogrammes de signaux illustrant le fonctionnement du module de multiplication de fréquence, respectivement en phase transitoire et en régime normal.  Other features, objects and advantages of the present invention will appear on reading the detailed description which follows, and with reference to the accompanying drawings, given by way of non-limiting example and in which - Figure I shows a schematic view In the form of functional blocks of the circuit according to the present invention, - Figure 2 shows the diagram of a subset of the circuit corresponding to an amplification, protection and filtering module, - Figure 3A schematically illustrates the nature of a first type of signal to be formatted; - FIG. 3B illustrates the diagram of the configuration of the amplification, protection and filtering module for the shaping of the first type of signal; FIG. 4A schematically illustrates the nature of the a second type of signal to be shaped, - Figure 4B schematically illustrates, in the form of functional blocks, the configuration of the entire circuit for the shaping of the second 4C illustrates the diagram of the configuration of the amplification, protection and filtering module for the shaping of the second type of signal, FIGS. 5A, 5B and 6 respectively represent the diagram of the configuration. of the amplification, protection and filtering module for shaping third, fourth and fifth types of signals, FIG. 7A schematically represents the nature of a good sixth type of signal to be shaped, FIG. 7B represents the diagram of the configuration of the amplification module, protectiorx and filtering, for shaping the sixth type of signal, - Figure 8 shows the diagram of another subset of the circuit corresponding to a peak retention module, FIG. 9 represents the diagram of another subset of the circuit corresponding to a timing module; FIG. 10 represents the diagram of another subset of the circuit corresponding to a module of mu frequency representation; FIG. 11 represents the clock signals obtained at the output of the aforementioned frequency multiplication module; FIG. 12 represents the diagram of another subset of the circuit corresponding to a configuration module of the aforementioned blocks; FIG. 13 represents a table indicating the state of the various switches controlled according to the configurations of the device, and FIGS. 14 and 15 show timing diagrams of signals illustrating the operation of the frequency multiplication module, respectively in transient phase and in normal mode.

STRUCTURE GENERALE DU DISPOSITIF DE MISE EN FORME
Comme cela est illustre sur la figure 1 annexée, le dispositif de mise en forme conforme à la présente invention comprend pour l'essentiel un module d'amplification, protection et filtrage 105, un module de rétention de crêtes.200, un module de cadencement 300, un module de multiplication de fréquence 400 et un module 500 de configuration des blocs précités 100 à 400.GENERAL STRUCTURE OF THE FITTING DEVICE
As is illustrated in Figure 1 attached, the shaping device according to the present invention essentially comprises an amplification module, protection and filtering 105, a peak retention module.200, a timing module 300, a frequency multiplication module 400 and a configuration module 500 of the aforementioned blocks 100 to 400.

Le module 100 reçoit sur son entrée 102 les signaux analogiques fréquentiels à mettre en forme. I1 assure la fonction de protection des entrées, l'amplification et le filtrage des signaux. The module 100 receives on its input 102 the analog frequency signals to be formatted. I1 provides the function of input protection, amplification and signal filtering.

La sortie 104 du module 100 est reliée à l'entrée 202 du module 200. Ce dernier assure une opération de rétention de crêtes dans le cadre du traitement de certains signaux, en particulier les signaux dits "de point mort haut" afin d'éliminer les oscillations parasites éventuelles de plus faible amplitude superposées au signal. The output 104 of the module 100 is connected to the input 202 of the module 200. The latter provides a peak retention operation in the context of the processing of certain signals, in particular the so-called "top dead center" signals in order to eliminate the possible parasitic oscillations of smaller amplitude superimposed on the signal.

La sortie 204 du module 200 est reliée à l'entrée 302 du module- 300. Ce dernier comprend un étage trigger et un étage monostable réglant la largeur des impulsions de sortie. The output 204 of the module 200 is connected to the input 302 of the module 300. The latter comprises a trigger stage and a monostable stage regulating the width of the output pulses.

La sortie du dispositif de mise en forme est prélevée sur la sortie 304 du module 300. Cette sortie 304 est reliée à l'entrée 402 du module 400. Ce dernier génère deux signaux d'horloge H1, H2, sans recouvrement, polir piloter un filtre à capacités commutées intégré au module 100, dans le cadre du traitement de certains signaux. Pour cela, deux sorties 404, 406 du module 400 sont reliées à des entrées auxiliaires 106, 108 du module 100. The output of the shaping device is taken from the output 304 of the module 300. This output 304 is connected to the input 402 of the module 400. The latter generates two clock signals H1, H2, without covering, polishing control a switched capacitor filter integrated in the module 100, in the context of the processing of certain signals. For this, two outputs 404, 406 of the module 400 are connected to auxiliary inputs 106, 108 of the module 100.

Le module 500 génère à partir de trois bits de configuration A, B, C qui lui sont appliqués en entrée les signaux pilotant l'ensemble des interrupteurs commandés présents dans les blocs 100, 200 et 300. The module 500 generates from three configuration bits A, B, C which are applied to it input signals driving all of the controlled switches present in the blocks 100, 200 and 300.

On va tout d'abord décrire successivement la structure de chacun des modules 100 à 500 précités.  We will firstly describe successively the structure of each of the aforementioned modules 100 to 500.

STRUCTURE DU MODULE 100 D'AMPLIFICATION, PROTECTiON ET
FILTRAGE
La structure de ce module 100 est illustrée sur la figure 2.STRUCTURE OF MODULE 100 AMPLIFYING, PROTECTING AND
SCREENING
The structure of this module 100 is illustrated in FIG.

Pour l'essentiel le module 100 comprend un étage diviseur 110, un étage suiveur 120, un étage passe-bas 130, un étage passe-haut 140, un filtre passe-haut 150 et deux étages amplificateurs 160, 170. Essentially, the module 100 comprises a divider stage 110, a follower stage 120, a low-pass stage 130, a high-pass stage 140, a high-pass filter 150 and two amplifier stages 160, 170.

On reconnaît sur la figure 2 l'entrée principale 102, les entrées auxiliaires 106, 108 et la sortie 104 du module 100. FIG. 2 shows the main entrance 102, the auxiliary inputs 106, 108 and the output 104 of the module 100.

L'entrée 102 est reliée à une borne d'alimentation positive +Vcc, par exemple de 5 volts, par l'intermédiaire d'une résistance R1 en série sur un interrupteur SB. Cet interrupteur 5W est fermé dans le cas de l'utilisation d'un capteur de point mort haut, pour l'alimen:ation de la bobine associée à une roue phonique. The input 102 is connected to a positive power supply terminal + Vcc, for example 5 volts, through a resistor R1 in series on a switch SB. This switch 5W is closed in the case of the use of a top dead center sensor, for the supply of the coil associated with a sound wheel.

Le pont diviseur 110 comprend des résistances R2, R3, R4,
R5, R23 susceptibles d'être mises sélectivement en circuit.The divider bridge 110 comprises resistors R2, R3, R4,
R5, R23 may be selectively switched on.

L'entrée 102 est de plus reliée à une première borne'de la résistance R2. La seconde borne de la résistance R2 est de plus reliée à la borne +Vcc par l'intermédiaire de la résistance R23 en série sur un interrupteur commandé S23. Input 102 is further connected to a first terminal of resistor R2. The second terminal of the resistor R2 is further connected to the + Vcc terminal via the resistor R23 in series on a controlled switch S23.

La seconde borne de la résistance R2 est reliée à une première borne de la résistance R4. La seconde borne de la résistance R4 est reliée, d'une part, à la borne +Vcc par l'intermédiaire d'un interrupteur commandé S4, d'autre part, à la masse du montage par l'intermédiaire d'un interrupteur commandé 53. The second terminal of the resistor R2 is connected to a first terminal of the resistor R4. The second terminal of the resistor R4 is connected, on the one hand, to the + Vcc terminal via a controlled switch S4, on the other hand, to the ground of the assembly via a controlled switch 53.

Une diode de protection D1 ayant sa cathode reliée à la borne +Vcc est intercalée entre celle-ci et la seconde borne de la résistance R2. Une seconde diode de protection D2 ayant son anode reliée à la masse du montage est intercalée entre celle-ci et la seconde borne de la résistance R2. A protection diode D1 having its cathode connected to the + Vcc terminal is interposed therebetween and the second terminal of the resistor R2. A second protection diode D2 having its anode connected to the mounting ground is interposed therebetween and the second terminal of the resistor R2.

La résistance R3 est reliée, par l'intermédiaire d'un interrupteur commandé S1 entre la seconde borne de la résistance R2 et la masse du montage. The resistor R3 is connected via a controlled switch S1 between the second terminal of the resistor R2 and the mounting ground.

La résistance R5 est reliée par l'intermédiaire d'un interrupteur commandé S2 entre la seconde borne de la résistance R2 et un point de polarisation X. Le point de polarisation X est prélevé au point milieu d'un pont diviseur comprenant deux résistances R21, R22 connectées entre la borne +Vcc et la masse du montage. The resistor R5 is connected via a controlled switch S2 between the second terminal of the resistor R2 and a polarization point X. The polarization point X is taken at the midpoint of a divider bridge comprising two resistors R21, R22 connected between the + Vcc terminal and the mounting ground.

L'étage suiveur 120 comprend pour l'essentiel un amplificateur opérationnel Al et une résistance R6. L'entrée non inverseuse de l'amplificateur opérationnel Al est reliée à la seconde borne de la résistance R2. L'entrée inverseuse de l'amplificateur opérationnel Al est rebouclé directement sur sa sortie. Cette sortie est reliée.à la masse du montage par l'intermédiaire de la résistance R6. The follower stage 120 essentially comprises an operational amplifier A1 and a resistor R6. The non-inverting input of the operational amplifier A1 is connected to the second terminal of the resistor R2. The inverting input of the operational amplifier A1 is looped back directly to its output. This output is connected to the ground of the assembly via the resistor R6.

La sortie de l'amplificateur opérationnel 120 attaque l'étage passe-bas 130. The output of the operational amplifier 120 drives the low pass stage 130.

Celui-ci comprend pour l'essentiel trois interrupteurs commandés SA, SB, 514 et trois capacités C1, C2 et C3 ainsi qu'un amplificateur opérationnel A2. This essentially comprises three controlled switches SA, SB, 514 and three capacitors C1, C2 and C3 as well as an operational amplifier A2.

Les interrupteurs commandés SA et SB sont connectés en série entre la sortie de l'amplificateur opérationnel Al et l'entrée non inverseuse de l'amplificateur opérationnel A2. Ils reçoivent sur leurs bornes de commande 106, 108, les signaux d'horloge H1, H2 délivrés par le module 400. The controlled switches SA and SB are connected in series between the output of the operational amplifier A1 and the non-inverting input of the operational amplifier A2. They receive on their control terminals 106, 108, the clock signals H1, H2 delivered by the module 400.

La capacité C1 est connectée entre le point commun aux interrupteurs SA, SB et la masse du montage. La capacité C2 est reliée entre l'entrée non inverseuse de l'amplificateur opérationnel A2 et la masse du montage. The capacitor C1 is connected between the point common to the switches SA, SB and the ground of the assembly. The capacitor C2 is connected between the non-inverting input of the operational amplifier A2 and the mounting ground.

La capacité C3 est reliée par l'intermédiaire de l'interrupteur S14 entre l'entrée non inverseuse de l'amplificateur opérationnel
A2 et la masse du montage.The capacitor C3 is connected via the switch S14 between the non-inverting input of the operational amplifier
A2 and the mass of the assembly.

L'entrée inverseuse de l'amplificateur opérationnel A2 est rebouclée directement sur sa sortie.  The inverting input of the operational amplifier A2 is looped back directly to its output.

La sortie de l'amplificateur opérationnel A2 est polarisée par un pont diviseur comprenant trois résistances R7, R10 et Rl I connectées en série entre la masse du montage et un point de polarisation Z. Plus précisément, la résistance R7 est connectée entre la sortie de l'amplificateur opérationnel A2 et la masse du montage. Les résistances R10 et R Il sont connectées en série entre la sortie de l'amplificateur opérationnel A2 et le point de polarisation Z. Ce point de polarisation Z correspond au point milieu d'un pont diviseur comprenant deux résistances Rl9 et R20 connectées en série entre la borne +Vcc et la masse du montage. The output of the operational amplifier A2 is biased by a divider bridge comprising three resistors R7, R10 and R1 connected in series between the ground of the mounting and a polarization point Z. More precisely, the resistor R7 is connected between the output of the operational amplifier A2 and the mounting ground. The resistors R10 and R11 are connected in series between the output of the operational amplifier A2 and the polarization point Z. This polarization point Z corresponds to the midpoint of a divider bridge comprising two resistors R19 and R20 connected in series between the + Vcc terminal and the mounting ground.

De façon symétrique la sortie de l'amplificateur opérationnel Al est reliée par l'intermédiaire de deux résistances R8, R9 connectées en série, au point de polarisation Z. In a symmetrical manner the output of the operational amplifier A1 is connected via two resistors R8, R9 connected in series, to the point of polarization Z.

L'étage 140 comprend pour l'essentiel un amplificateur opérationnel A3 et deux résistances R12, R13 associées. The stage 140 essentially comprises an operational amplifier A3 and two associated resistors R12, R13.

La résistance R12 est reliée par une première borne à l'entrée inverseuse de l'amplificateur opérationnel A3. Elle est de plus reliée par une seconde borne et par l'intermédiaire d'un interrupteur commandé S8 à la sortie de l'amplificateur opérationnel A2, et par l'intermédiaire d'un interrupteur commandé S6 à la sortie de l'amplificateur opérationnel Al.  The resistor R12 is connected by a first terminal to the inverting input of the operational amplifier A3. It is further connected by a second terminal and via a controlled switch S8 to the output of the operational amplifier A2, and via a controlled switch S6 at the output of the operational amplifier Al .

L'entrée non inverseuse de l'amplificateur opérationnel A3 est reliée, d'une part, par l'intermédiaire d'un interrupteur commandé S9 au point commun à la résistance R10 et à la résistance R Il et, d'autre part, par l'intermédiaire d'un interrupteur commandé 57 au point commun à la résistance R8 et à la résistance R9. The non-inverting input of the operational amplifier A3 is connected, on the one hand, via a controlled switch S9 at the point common to the resistor R10 and to the resistor R11 and, on the other hand, to via a controlled switch 57 at the point common to the resistor R8 and the resistor R9.

Les interrupteurs S6, S7, S8, S9 permettent d'inverser les signaux appliqués sur les entrées de l'amplificateur opérationnel A3. The switches S6, S7, S8, S9 make it possible to reverse the signals applied to the inputs of the operational amplifier A3.

La résistance R13 relie la sortie de l'amplificateur opérationnel A3 à son entrée inverseuse. The resistor R13 connects the output of the operational amplifier A3 to its inverting input.

La sortie de l'amplificateur opérationnel A3 attaque le filtre passe-haut 150. The output of the operational amplifier A3 attacks the high-pass filter 150.

Ce dernier comprend pour l'essentiel une capacité C4, un interrupteur commandé S10 et une résistance R14. The latter essentially comprises a capacitor C4, a controlled switch S10 and a resistor R14.

La capacité C4 est reliée par l'intermédiaire de l'interrupteur commandé S10 entre la sortie de l'amplificateur opérationnel A3 et la sortie du filtre passe-haut 150. La sortie de ce filtre est de plus reliée par l'intermédiaire de la résistance R14 au point de polarisation X. The capacitor C4 is connected via the controlled switch S10 between the output of the operational amplifier A3 and the output of the high-pass filter 150. The output of this filter is further connected via the resistor. R14 at the point of polarization X.

L'étage amplificateur 160 comprend pour l'essentiel un amplificateur opérationnel A4 et deux résistances R1S, R16. La sortie du filtre 150 est relié à l'entrée non inverseuse . de l'amplificateur opérationnel A4. L'entrée inverseuse de l'amplificateur opérationnel A4 est bouclée sur sa sortie par l'intermédiaire de la résistance R15. De plus, l'entrée inverseuse de l'amplificateur opérationnel A4 est reliée par l'intermédiaire de la résistance Rl6 au point de polarisation X. The amplifier stage 160 essentially comprises an operational amplifier A4 and two resistors R15, R16. The output of the filter 150 is connected to the non-inverting input. of the operational amplifier A4. The inverting input of the operational amplifier A4 is looped on its output via the resistor R15. In addition, the inverting input of the operational amplifier A4 is connected via the resistor R16 to the X bias point.

La sortie de l'amplificateur opérationnel A4 est reliée par l'intermédiaire de l'interrupteur commandé S11 à la sortie 104 du module 100. The output of the operational amplifier A4 is connected via the controlled switch S11 to the output 104 of the module 100.

Par ailleurs, L'entrée non inverseuse de l'amplificateur opérationnel A4 est reliée par l'intermédiaire d'un interrupteur commandé S5 à la sortie de l'amplificateur opérationnel A2. En d'autres termes, l'interrupteur commandé S5 est connecté en parallèle des étages 140 et 150 et permet de relier directement la sortie de l'étage passe-bas 13G à l'entrée de l'étage amplificateur 160. Furthermore, the non-inverting input of the operational amplifier A4 is connected via a controlled switch S5 to the output of the operational amplifier A2. In other words, the controlled switch S5 is connected in parallel with the stages 140 and 150 and makes it possible to directly connect the output of the low-pass stage 13G to the input of the amplifier stage 160.

La seconde borne de la résistance R2 est reliée par l'intermédiaire d'un interrupteur commandé S12 à la sortie 104 du module 100. L'interrupteur commandé 512 permet donc de relier directement l'entrée 102 ou le pont diviseur 110 à la sortie 104. The second terminal of the resistor R2 is connected via a controlled switch S12 to the output 104 of the module 100. The controlled switch 512 thus makes it possible to directly connect the input 102 or the divider bridge 110 to the output 104 .

L'étage amplificateur 170 comprend pour l'essentiel un amplificateur opérationnel A5 et deux résistances R 17, R 18.  The amplifier stage 170 essentially comprises an operational amplifier A5 and two resistors R 17, R 18.

L'entrée non inverseuse de l'amplificateur opérationnel A5 est reliée directement à la seconde borne de la résistance R2. L'entrée inverseuse de l'amplificateur opérationnel A5 est bouclée sur sa sortie par l'intermédiaire de la résistance R17. L'entrée inverseuse de l'amplificateur opérationnel A5 est de plus reliée, par l'intermédiaire de la résistance R18 au point de polarisation X. Enfin, la sortie de l'amplificateur opérationnel est reliée par l'intermédiaire, de l'interrupteur commandé S13 à la sortie 104 du module 100. The non-inverting input of the operational amplifier A5 is directly connected to the second terminal of the resistor R2. The inverting input of the operational amplifier A5 is looped on its output via the resistor R17. The inverting input of the operational amplifier A5 is further connected, via the resistor R18 to the X bias point. Finally, the output of the operational amplifier is connected via the controlled switch S13 at the output 104 of the module 100.

STRUCTURE DU MODULE 200 DE RETENTION DE CRETES
La structure de ce module 200 est illustrée sur la figure 8.STRUCTURE OF THE CRETE RETENTION MODULE 200
The structure of this module 200 is illustrated in FIG. 8.

Ce module comprend pour l'essentiel un étage 210 mémorisant les valeurs crêtes du signal reçu en entrée, un étage 220 délivrant une valeur seuil basée sur la valeur crête mémorisée, un étage 230 comparant le signal appliqué sur l'entrée 202 à la valeur seuil précitée, un monostable M1, un interrupteur commandé SD piloté par le monostable Ml, qui assure la remise à zéro de la valeur crête mémorisée, et un interrupteur commandé S16 de dérivation.This module essentially comprises a stage 210 storing the peak values of the signal received at the input, a stage 220 delivering a threshold value based on the stored peak value, a stage 230 comparing the signal applied to the input 202 with the threshold value. mentioned above, a monostable M1, a controlled switch SD controlled by the monostable M1, which resets the stored peak value, and a controlled switch S16 bypass.

L'interrupteur commandé S16 est relié entre l'entrée 202 et la sortie 204 du module 200. Ainsi, lorsque l'interrupteur commandé 516 est fermé, L'entrée 202 du module 200 est reliée directement à sa sortie 204. The controlled switch S16 is connected between the input 202 and the output 204 of the module 200. Thus, when the controlled switch 516 is closed, the input 202 of the module 200 is connected directly to its output 204.

L'étage 210 comprend une capacité C5. Une première borne de cette capacité C5 est reliée à la masse du montage. La seconde borne de la capacité C5 est reliée par l'intermédiaire d'une branche comprenant en série un interrupteur commandé SC et une résistance R24 à la borne +Vcc. Un amplificateur opérationnel Kl formant comparateur compare le signal appliqué sur l'entrée 202 à la tension de la capacité
C5. Pour cela, l'entrée non inverseuse de l'amplificateur opérationnel K1 est reliée à l'entrée 202. L'entrée inverseuse de l'amplificateur opérationnel K1 est reliée à la seconde borne de la capacité C5 et la sortie de l'amplificateur opérationnel K1 attaque l'entrée de commande de l'interrupteur SC.The stage 210 comprises a capacitor C5. A first terminal of this capacitor C5 is connected to the ground of the assembly. The second terminal of the capacitor C5 is connected via a branch comprising in series a controlled switch SC and a resistor R24 to the + Vcc terminal. An operational amplifier K1 comparator compares the signal applied on the input 202 to the voltage of the capacitor
C5. For this, the non-inverting input of the operational amplifier K1 is connected to the input 202. The inverting input of the operational amplifier K1 is connected to the second terminal of the capacitor C5 and the output of the operational amplifier K1 attacks the control input of the switch SC.

Lorsque la tension de la capacité C5 est supérieure au signal appliqué sur l'entrée 202 le comparateur K1 ouvre l'interrupteur
SC. Par contre, lorsque le signal appliqué sur l'entrée 202 dépasse la tension de la capacité C5, le comparateur Kl applique un signal à l'état haut sur l'interrupteur commandé SC. Celui-ci devient passant et laisse la capacité C5 se recharger à la valeur crête du signal par l'intermédiaire de la résistance R24, avec une constante de temps R24 C5.When the voltage of the capacitor C5 is greater than the signal applied to the input 202, the comparator K1 opens the switch
SC. On the other hand, when the signal applied to the input 202 exceeds the voltage of the capacitor C5, the comparator K1 applies a signal in the high state to the controlled switch SC. This becomes on and let the capacitor C5 recharge at the peak value of the signal through the resistor R24, with a time constant R24 C5.

La tension de la capacité C5 attaque l'entrée de l'étage 220. Celui-ci comprend un amplificateur opérationnel A6 et deux résistances R25 et R26 formant pont diviseur. The voltage of the capacitor C5 drives the input of the stage 220. This comprises an operational amplifier A6 and two resistors R25 and R26 forming a divider bridge.

-La seconde borne de la capacité C5 est reliée à l'entrée non inverseuse de l'amplificateur opérationnel A6. L'entrée inverse use de celui-ci est rebouclée directement sur sa sortie. La sortie de l'amplifi- cateur opérationnel A6 est reliée, par l'intermédiaire du pont diviseur série R25, R26, au point de polarisation X, la résistance R25 étant placée côté sortie de l'amplificateur opérationnel A6. The second terminal of the capacitor C5 is connected to the non-inverting input of the operational amplifier A6. The inverse input uses this one is looped back directly on its exit. The output of the operational amplifier A6 is connected, via the series divider bridge R25, R26, to the polarization point X, the resistor R25 being placed on the output side of the operational amplifier A6.

La valeur seuil recherchée est définie au point milieu du pont diviseur R25, R26. De préférence, ce pont diviseur est adapté pour délivrer une valeur seuil correspondant à environ 64 % de la valeur crête mémorisée en C5. Pour cela, on doit avoir R26/(R26 + R25) = 0,64, soit
R25/R26 = 0,5625. Cette disposition permet d'adapter la valeur seuil appliquée à l'étage comparateur 230 à l'amplitude crête du signal utile, donc d'éliminer de façon sur les oscillations parasites du siganl.The desired threshold value is defined at the midpoint of the divider bridge R25, R26. Preferably, this divider bridge is adapted to deliver a threshold value corresponding to about 64% of the peak value stored at C5. For this, we must have R26 / (R26 + R25) = 0.64, that is
R25 / R26 = 0.5625. This arrangement makes it possible to adapt the threshold value applied to the comparator stage 230 to the peak amplitude of the useful signal, and thus to eliminate on the parasitic oscillations of the siganl.

L'étage comparateur 230 comprend un amplificateur opérationnel K2. L'entrée non inverseuse de celui-ci est reliée à l'entrée 202 tandis que son entrée inverseuse est reliée au point milieu du pont diviseur R25 R26. The comparator stage 230 comprises an operational amplifier K2. The non-inverting input thereof is connected to the input 202 while its inverting input is connected to the midpoint of the divider bridge R25 R26.

La sortie de l'amplificateur opérationnel K2 est au niveau bas lorsque le signal appliqué sur l'entrée 202 est inférieur à la valeur seuil définie au point milieu du pont diviseur R2S R26. Inversement la sortie de l'amplificateur opérationnel est au niveau haut lorsque le signal appliqué sur l'entrée 202 est supérieur à la valeur seuil définie au point milieu du pont diviseur R25 R26. The output of the operational amplifier K2 is low when the signal applied to the input 202 is less than the threshold value defined at the midpoint of the divider R2S R26. Conversely, the output of the operational amplifier is high when the signal applied to the input 202 is greater than the threshold value defined at the midpoint of the divider bridge R25 R26.

La sortie de l'amplificateur opérationnel K2 est reliée par l'intermédiaire d'un interrupteur commandé S17 à la sortie 204 du module 200. The output of the operational amplifier K2 is connected via a controlled switch S17 to the output 204 of the module 200.

De plus, la sortie de l'amplificateur opérationnel K2 attaque l'entrée de commande d'un monostable Ml. La sortie de ce dernier attaque l'entrée de commande d'un interrupteur SD. Le trajet de conduction principale de cet interrupteur est connecté entre la seconde borne de la capacité C5 et la masse du montage. In addition, the output of the operational amplifier K2 drives the control input of a monostable M1. The output of the latter attacks the control input of an SD switch. The main conduction path of this switch is connected between the second terminal of the capacitor C5 and the mounting ground.

La durée de basculement du monostable M1 est réglée à l'aide d'une capacité C6 et d'une résistance ajustable P1. The switching time of the monostable M1 is set using a capacitor C6 and an adjustable resistor P1.

L'interrupteur commandé SD isole la capacité C5, à l'état ouvert. L'interrupteur commandé SD passe en revanche temporairement à l'état fermé lors de l'apparition d'une impulsion en sortie du monostable
M1. Cette impulsion coîncide avec la détection, par le comparateur K2, du franchissement de la valeur seuil par le signal appliqué sur l'entrée 202.The controlled switch SD isolates the capacitor C5, in the open state. On the other hand, the controlled switch SD temporarily goes to the closed state when a pulse is output at the output of the monostable
M1. This pulse coincides with the detection, by the comparator K2, of the crossing of the threshold value by the signal applied to the input 202.

En d'autres termes lors de l'apparition d'une crête de signal utile, lorsque le signal franchit la valeur seuil définie par R25-R26, le comparateur K2 passe au niveau haut et commande le monostable Ml et l'interrupteur SD pour décharger la capacité CS. Le comparateur Kl commande alors l'ouverture de l'interrupteur SC et la charge de la capacité C5 à la valeur crête nouvelle du signal d'entrée. Le comparateur KI repasse à l'état bas lorsque l'amplitude du signal d'entrée commence à redescendre. Le comparateur K2 repasse à l'état bas lorsque le signal d'entrée 202 repasse sous la valeur seuil. In other words, when a useful signal peak occurs, when the signal crosses the threshold value defined by R25-R26, the comparator K2 goes high and controls the monostable M1 and the switch SD to discharge. CS capacity. The comparator K1 then controls the opening of the switch SC and the load of the capacitor C5 at the new peak value of the input signal. The comparator KI returns to the low state when the amplitude of the input signal starts to go down. The comparator K2 returns to the low state when the input signal 202 goes back below the threshold value.

Par contre dans le cas d'une oscillation parasite, l'amplitude du signal d'entrée 202 ne franchit pas la valeur seuil définie par les résistances-R25-R16. Le comparateur K2 ne change donc pas d'état et aucune impulsion n'est générée sur la sortie 204. L'oscillation parasite est ainsi éliminée. On the other hand, in the case of parasitic oscillation, the amplitude of the input signal 202 does not exceed the threshold value defined by the resistors-R25-R16. The comparator K2 thus does not change state and no pulse is generated on the output 204. The parasitic oscillation is thus eliminated.

Le temps de basculement du monostable Ml, réglé par les composants C6 et P1 doit être au moins égal au temps nécessaire pour décharger la capacité C5. The switching time of the monostable M1 set by the components C6 and P1 must be at least equal to the time required to discharge the capacitor C5.

STRUCTURE DU MODULE 300 DE CADENCEMENT
La structure de ce module 300 est illustrée sur la figure 9.STRUCTURE OF THE STEERING MODULE 300
The structure of this module 300 is illustrated in FIG. 9.

Pour l'essentiel, ce module 300 comprend un étage trigger 310 et un étage monostable 320 définissant la durée des impulsions en sortie. Essentially, this module 300 comprises a trigger stage 310 and a monostable stage 320 defining the duration of the pulses at the output.

L'étage 310 est articulé sur un amplificateur opérationnel
K3 monté en comparateur.The stage 310 is articulated on an operational amplifier
K3 mounted in comparator.

L'entrée inverseuse de l'amplificateur opérationnel K3 est reliée à l'entrée 302. L'entrée non inverseuse de l'amplificateur opérationnel K3 est reliée à la sortie de l'amplificateur opérationnel K3 par l'intermédiaire d'une branche comprenant en série deux résistances
R27 et R28. La résistance R27 est susceptible d'être courtcircuitée par un interrupteur commandé S18 placé en parallèle de celle-ci.The inverting input of the operational amplifier K3 is connected to the input 302. The non-inverting input of the operational amplifier K3 is connected to the output of the operational amplifier K3 via a branch comprising series two resistors
R27 and R28. The resistor R27 is likely to be shortcircuited by a controlled switch S18 placed in parallel thereof.

L'entrée non inverseuse de l'amplificateur opérationnel K3 est reliée à une première borne d'une résistance R29. Une résistance R30 est reliée par l'intermédiaire d'un interrupteur commandé S19 entre la masse du montage et la seconde borne de la résistance R29. De façon similaire une résistance R33 est reliée par l'intermédiaire d'un interrupteur commandé S21 entre la borne +Vcc et la seconde borne de la résistance R29. Deux résistances R21, R22 sont placées en série entre le point commun à la résistance R30 et à l'interrupteur commandé S19, d'une part, et au point commun à la résistance R33 et à l'interrupteur commandé S21, d'autre part. Enfin, un interrupteur commandé 520 relie la seconde borne de la résistance R29 au point commun à la résistance
R31 et à la résistance R32.The non-inverting input of the operational amplifier K3 is connected to a first terminal of a resistor R29. A resistor R30 is connected via a controlled switch S19 between the mounting ground and the second terminal of the resistor R29. Similarly a resistor R33 is connected via a controlled switch S21 between the + Vcc terminal and the second terminal of the resistor R29. Two resistors R21, R22 are placed in series between the point common to the resistor R30 and the controlled switch S19, on the one hand, and at the point common to the resistor R33 and the controlled switch S21, on the other hand . Finally, a controlled switch 520 connects the second terminal of the resistor R29 to the point common to the resistor
R31 and resistance R32.

L'homme de l'art comprendra aisément que le contrôle des interrupteurs commandés S18, S19, 520 et 521 permet de modifier les résistances intervenant dans la contre réaction de l'amplificateur opérationnel K3, et par conséquent de modifier les seuils de basculement de l'étage trigger 310. Those skilled in the art will easily understand that the control of the controlled switches S18, S19, 520 and 521 makes it possible to modify the resistances involved in the feedback reaction of the operational amplifier K3, and consequently to modify the switching thresholds of the trigger stage 310.

La sortie de l'amplificateur opérationnel K3 pilote l'étage 320. The output of the operational amplifier K3 drives the stage 320.

La sortie de l'amplificateur opérationnel K3 est reliée par l'intermédiaire d'un inverseur 11 à une premiere entrée d'une porte NAND
N2. La seconde entrée de cette porte NAND N2 reçoit un signal d'horloge, par exemple à 1 MHz.The output of the operational amplifier K3 is connected via an inverter 11 to a first input of a NAND gate
N2. The second input of this NAND gate N2 receives a clock signal, for example at 1 MHz.

La sortie de la porte NAND N2 attaque l'entrée de commande du monostable M2. La durée de basculement du monostable M2 est définie par une capacité C7 et une résistance variable P2. Par ailleurs, la durée de basculement du monostable M2 peut faire l'objet d'une commutation à l'aide d'une capacité C8 connectée en parallèle de la capacité C7 par l'intermédiaire d'un interrupteur commandé S22. The output of the NAND gate N2 attacks the control input of the monostable M2. The switching time of the monostable M2 is defined by a capacitance C7 and a variable resistor P2. Furthermore, the switching time of the monostable M2 can be switched by means of a capacitor C8 connected in parallel with the capacitor C7 via a controlled switch S22.

La sortie du monostable M2 attaque une première entrée d'une porte NAND NI. La seconde entrée de celle-ci est reliée à la sortie de l'amplificateur opérationnel K3. The output of the monostable M2 attacks a first input of a NAND gate NI. The second input thereof is connected to the output of the operational amplifier K3.

La sortie 304 du module 300 est prélevée sur la sortie de la porte NAND NI. Par ailleurs, la sortie de cette porte NAND NI constitue la sortie 304 de l'ensemble du circuit de mise en forme. The output 304 of the module 300 is taken from the output of the NAND gate NI. Moreover, the output of this NAND gate NI constitutes the output 304 of the entire shaping circuit.

Le monostable M2 est redéclenché par le signal de
L'horloge appliqué à la porte N2 tant que la sortie de l'amplificateur opérationnel K3 est active à l'état bas.The monostable M2 is retriggered by the signal of
The clock applied to the gate N2 as the output of the operational amplifier K3 is active in the low state.

La porte NI assure la combinaison logique des sorties du monostable M2 et de l'étage 310 Ainsi l'application du signal de sortie de l'amplificateur opérationnel K3 et de l'impulsion de sortie du monostable
M2 sur les deux entrées de la porte NI permet d'obtenir un créneau sur la sortie 3û4 qui colncide avec la durée la plus longue du monostable M2 ou de l'impulsion obtenue en sortie du comparateur K3, ceci afin de ne pas raccourcir les signaux obtenus en sortie du comparateur K3 qui ont une durée supérieure à la durée de l'impulsion générée par le monostable M2.The NI gate ensures the logical combination of the outputs of the monostable M2 and the stage 310 Thus the application of the output signal of the operational amplifier K3 and the output pulse of the monostable
M2 on the two inputs of the NI gate allows to obtain a slot on the output 3û4 which colncide with the longest duration of the monostable M2 or the pulse obtained at the output of the comparator K3, so as not to shorten the signals obtained at the output of the comparator K3 which have a duration greater than the duration of the pulse generated by the monostable M2.

STRUCTURE DU MODULE 400 ASSURANT UNE MULTIPLICATION DE
FREQUENCE
La structure'du module 400 est illustrée sur la figure 10.STRUCTURE OF MODULE 400 PROVIDING MULTIPLICATION OF
FREQUENCY
The structure of the module 400 is illustrated in FIG.

Comme indiqué précédemment ce module 400 a essentiellement pour but de générer deux signaux d'horloge Hl et H2 , sans recouvrement utile, pour piloter le filtre à capacités commutées 130. As indicated above, this module 400 is essentially intended to generate two clock signals H1 and H2, without useful overlap, to drive the switched capacity filter 130.

L'entrée 402 du module 400 attaque l'entrée D d'une bascule 51. L'entrée CP de la bascule J1 reçoit le signal d'horloge par l'intermédiaire d'un inverseur 12. L'entrée S/ de la bascule J1 est reliée à la borne +Vcc. Dans le cadre de la présente demande l'annotation "/" suivant une lettre sera utilisée pour désigner l'entrée complémentée.La sortie Q de la bascule 51 attaque l'entrée C/ de 4 bascules J3, J4, J5 et 56. Les entrées S/ des bascules 53, 54, 55 et 56 sont reliées à la borne +Vcc.La sortie Q1 de la bascule 53 attaque l'entrée D de la bascule 54.  The input 402 of the module 400 drives the input D of a flip-flop 51. The input CP of the flip-flop J1 receives the clock signal via an inverter 12. The input S / of the flip-flop J1 is connected to the + Vcc terminal. In the context of the present application the annotation "/" following a letter will be used to designate the complemented entry. The Q output of the flip-flop 51 attacks the input C / of 4 flip-flops J3, J4, J5 and 56. The S / inputs flip-flops 53, 54, 55 and 56 are connected to the terminal + Vcc.La output Q1 of the flip-flop 53 attacks the input D of the flip-flop 54.

La sortie Q2 de la bascule 34 attaque l'entrée D de la bascule J5. La sortie Q3 de la bascule J5 attaque l'entrée D de la bascule 56. La sortie
Q4 de la bascule 56 est reliée à la première borne d'une porte OU P1. La seconde borne de la porte PI reçoit, ainsi que les entrées CP des bascules 53, 54 et J5, le signal d'horloge. La sortie de la porte Fl est reliée à l'entrée CP de la bascule 56. The output Q2 of the flip-flop 34 attacks the input D of the flip-flop J5. The Q3 output of the flip-flop J5 attacks the input D of the flip-flop 56. The output
Q4 of the flip-flop 56 is connected to the first terminal of an OR gate P1. The second terminal of the PI gate receives, as well as the CP inputs flip-flops 53, 54 and J5, the clock signal. The output of the gate Fl is connected to the CP input of the flip-flop 56.

Les 4 entrées d'une porte NOR P2 sont reliées respectivement aux sorties Ql, Q2, Q3 et Q4 des bascules 53, J4, 35 et 56. La sortie de la porte P2 attaque l'entrée D de la bascule 33.  The 4 inputs of a NOR gate P2 are respectively connected to the outputs Q1, Q2, Q3 and Q4 of the flip-flops 53, J4, 35 and 56. The output of the gate P2 attacks the input D of the flip-flop 33.

Les entrées d'une porte OU P3 à trois entrées sont reliées respectivement aux sorties Ql, Q2 et Q3 des bascules 53, 34 et J5. La sortie de la porte P3 qui génère un signal DISI est reliée à une première borne d'une porte OU P4 ainsi qu'à une première borne d'une porte OU
P5.The inputs of an OR gate P3 with three inputs are respectively connected to the outputs Q1, Q2 and Q3 of the flip-flops 53, 34 and J5. The output of the gate P3 which generates a signal DISI is connected to a first terminal of an OR gate P4 and to a first terminal of a gate OR
P5.

La seconde entrée de la porte OU P4 reçoit le signal d'horloge. La seconde entrée de la porte OU P5 reçoit un signal VAL dont la génération sera explicitée par la suite. The second input of OR gate P4 receives the clock signal. The second input of the OR gate P5 receives a signal VAL whose generation will be explained later.

La sortie de la porte OU P5 génère un signal DIS2 et attaque la première entrée d'une porte OU P6. La seconde entrée de la porte OU P6 reçoit le signal d'horloge. La sortie de la porte OU P6 attaque l'entrée de comptage d'un compteur Cl. L'entrée de remise à zéro MRI du compteur Cl est reliée à la sortie Q3 de la bascule J5 par l'intermédiaire d'un inverseur 14. De préférence le compteur Cl est un compteur asynchrone 18 bits. Les dix bits de poids fort du compteur Cl correspondant aux sorties Q8 à Q 17 du compteur Cl -sont reliées aux entrées d'un registre il. L'entrée de chargement du registre Ll reçoit un signal LOAD généré par la sortie d'une porte OU P7.L'une des entrées de celle-ci est reliée à la sortie Q2 de la bascule 34. La seconde entrée de la porte P7 reçoit le signal VAL précité. The output of the OR gate P5 generates a signal DIS2 and attacks the first input of an OR gate P6. The second input of the OR gate P6 receives the clock signal. The output of the OR gate P6 drives the counting input of a counter C1. The reset input MRI of the counter C1 is connected to the output Q3 of the flip-flop J5 via an inverter 14. Preferably the counter C1 is an 18-bit asynchronous counter. The ten most significant bits of the counter C1 corresponding to the outputs Q8 to Q17 of the counter C1 are connected to the inputs of a register 11. The loading input of the register L1 receives a signal LOAD generated by the output of an OR gate P7.One of the inputs thereof is connected to the output Q2 of the flip-flop 34. The second input of the gate P7 receives the aforementioned signal VAL.

Les sorties de poids fort Q15 à Q17 du compteur Cl attaquent les entrées d'une porte ET P8. Le signal VAL précité est disponible en sortie de celle-ci. De plus, la sortie de la porte ET P8 attaque la première entrée d'une porte OU P9. La seconde entrée de la porte OU P9 est rebouclée directement sur la sortie de celle-ci. Cette seconde entrée est de plus reliée à la masse du montage par l'intermédiaire d'une capacité C9. La sortie de la porte P9 attaque l'entrée C/ de la bascule J1.  The most significant outputs Q15 to Q17 of the counter C1 attack the inputs of an AND gate P8. The aforementioned signal VAL is available at the output thereof. In addition, the output of the AND gate P8 attacks the first input of an OR gate P9. The second input of the OR gate P9 is looped back directly to the output thereof. This second input is further connected to the ground of the assembly via a capacitor C9. The output of the gate P9 attacks the input C / of the J1 flip-flop.

La sortie de la porte OU P4 précitée attaque l'entrée de comptage d'un second compteur C2. De préférence le compteur C2 est un compteur asynchrone dix bits. Il est de plus prévu dix portes OU exclusif
X0...X9 à deux entrées. Les entrées des portes X0 à X9 sont reliées respectivement à une sortie DO à D9 du verrou LI et à une sortie QO à
Q9, de même poids du compteur C2. Ainsi, les portes XO à X9 comparent le contenu de verrou L1 au contenu du compteur C2.The output of the aforementioned OR gate P4 drives the count input of a second counter C2. Preferably the counter C2 is a ten-bit asynchronous counter. It is also planned ten doors OR exclusive
X0 ... X9 with two inputs. The inputs of the gates X0 to X9 are respectively connected to an output DO to D9 of the lock LI and to an output QO to
Q9, same weight of the counter C2. Thus, the gates X0 to X9 compare the lock contents L1 to the contents of the counter C2.

Les sorties des diverses portes X0 à X9 sont raccordées aux entrées d'une porte NOR PlG. La sortie de cette porte P10 attaque l'entrée D d'une bascule 52. Celle-ci est reliée par ses entrées C/ et SI à la borne +Vcc. La bascule J2 reçoit par ailleurs sur son entrée CP le signal d'horloge. La sortie Q/ de la bascule 52 attaque l'entrée de remise à zéro MR2 du compteur C2 ainsi qu'un monostabie M3. La sortie du monostable M3 attaque un inverseur 13. La sortie de l'inverseur 13 attaque l'entrée CP d'une bascule 37. La sortie Q/ de cette bascule 57 est rebouclée sur son entrée D.La sortie Q/ attaque par ailleurs une première entrée d'une porte ET Fl I, tandis quela sortie Q de la bascule 57 attaque une première entrée d'une porte ET P12. La sortie du monostable M3 est par ailleurs reliée directement à la seconde entrée de chacune des portes Fil et P12. Les signaux d'horloge H1 et H2 appliqués sur les interrupteurs de commande SA et SB du module 100 sont délivrés en sortie des portes P11 et P12.  The outputs of the various gates X0 to X9 are connected to the inputs of a NOR gate PlG. The output of this gate P10 attacks the input D of a flip-flop 52. This is connected by its inputs C / and S1 to the terminal + Vcc. The flip-flop J2 also receives on its input CP the clock signal. The output Q / of the flip-flop 52 attacks the reset input MR2 of the counter C2 and a monostabie M3. The output of the monostable M3 drives an inverter 13. The output of the inverter 13 drives the CP input of a flip-flop 37. The output Q / of this flip-flop 57 is looped back on its input D. The output Q / attack moreover a first input of an AND gate I, while the Q output of the flip-flop 57 drives a first input of an AND gate P12. The output of the monostable M3 is also connected directly to the second input of each of the doors Fil and P12. The clock signals H1 and H2 applied to the control switches SA and SB of the module 100 are output from the doors P11 and P12.

Les signaux d'horloge H1 et H2 sont illustrés sur la figure Il. Ils sont formés d'une suite d'impulsions carrées de mêmes fréquences f e et de mêmes largeurs, mais déphasées respectivement pour ne pas se recouvrir. The clock signals H1 and H2 are illustrated in FIG. They are formed of a series of square pulses of the same frequencies f e and of the same widths, but out of phase respectively so as not to overlap.

Le fonctionnement général du module 400 est le suivant. The general operation of the module 400 is as follows.

Quand un front de montée apparaît sur l'entrée 402 du module 400, le compteur C1 se met à compter au rythme des impulsions de l'horloge appliquées sur la porte P6 (de préférence de I MHz), soit avec une période T.. When a rising edge appears on the input 402 of the module 400, the counter C1 starts to count at the rhythm of the pulses of the clock applied to the gate P6 (preferably I MHz), ie with a period T.

Quand apparaît le front de montée suivant sur l'entrée 402, au bout d'un temps T, le nombre N stocké dans le compteur C1 est
N =
Les sorties de poids fort Q8-Q17 du compteur Cl étant raccordées aux entrées du registre Li, on extrait du compteur Cl la valeur N décalée à droite de 8 bits, soit N' = N/256 = T/256Ti. When the next rising edge appears on the input 402, after a time T, the number N stored in the counter C1 is
N =
Since the most significant outputs Q8-Q17 of the counter C1 are connected to the inputs of the register Li, the value N shifted to the right by 8 bits is extracted from the counter C1, ie N '= N / 256 = T / 256Ti.

Les portes OU exclusif XO à X9 comparent le contenu du registre LI au contenu du compteur C2. Ce dernier est lui aussi piloté par le signal d'horloge appliqué sur la porte P4. The exclusive OR gates X0 to X9 compare the contents of the register LI with the content of the counter C2. The latter is also controlled by the clock signal applied to the gate P4.

Quand le nombre stocké dans le compteur C2 atteint N', cette égalité est détectée par les portes XO à X9 et P10. La porte P10 fournit à sa sortie un signal de remise à zéro, appliqué à l'entrée de remise à zéro MR2 du compteur C2 via la bascule 32. Le compteur C2 reprend alors un cycle de Comptage N'. When the number stored in the counter C2 reaches N ', this equality is detected by the gates X0 to X9 and P10. The gate P10 provides at its output a reset signal applied to the reset input MR2 of the counter C2 via the flip-flop 32. The counter C2 then resumes a counting cycle N '.

Si N' est constant, la période entre deux signaux de remise à zéro MR2 est T' = N'Ti, soit T' = TTi/256Ti = T/256.  If N 'is constant, the period between two reset signals MR2 is T' = N'Ti, ie T '= TTi / 256Ti = T / 256.

Le signal de remise à zéro appliqué à l'entrée MR2 est divisé par la bascule 37 puis recombiné par les portes P11 et P12 pour donner les deux.signaux d'horloge H1, H2 illustrés sur la figure 11. Ces deux signaux ont une période identique T e = I/f e = T/128. The reset signal applied to the input MR2 is divided by the flip-flop 37 and then recombined by the gates P11 and P12 to give the two clock signals H1, H2 illustrated in FIG. 11. These two signals have a period identical T e = I / fe = T / 128.

En d'autres termes, le module 400 génère deux signaux d'horloge H1, H2, sans recouvrement, à une fréquence égale à 128 fois la fréquence du signal présenté à l'entrée 402. In other words, the module 400 generates two clock signals H1, H2, without overlap, at a frequency equal to 128 times the frequency of the signal presented at the input 402.

La bascule J1 fournit, sur sa sortie Q, un signal pilote appliqué aux bascules 53, 54, 35 et 56. Le signal pilote possède un front de montée qui colncide avec un front de descente de l'horloge. Cependant la bascule 31 ne génère le signal pilote que si la sortie de la porte P9 est à l'état haut, ce qui suppose que le signal VAL issu de la porte P8 soit passé une fois à l'état haut. The flip-flop J1 provides, at its output Q, a pilot signal applied to the flip-flops 53, 54, 35 and 56. The pilot signal has a rising edge which colncides with a falling edge of the clock. However, the flip-flop 31 generates the pilot signal only if the output of the gate P9 is in the high state, which supposes that the signal VAL coming from the gate P8 has once passed to the high state.

Les bascules 33 à 56 fournissent un signal DIS I, à la sortie de la porte P3, et un signal LOAD à la sortie de la porte P7. Le signal
DISI contrôle la séquence de comptage des compteurs Cl et C2. Le signal LOAD permet de transférer le contenu du compteur C1 dans le registre LI. The flip-flops 33 to 56 provide a signal DIS I at the output of the gate P3 and a signal LOAD at the output of the gate P7. The signal
DISI controls the counting sequence of counters C1 and C2. The signal LOAD makes it possible to transfer the contents of the counter C1 into the register LI.

On va maintenant expliciter plus en détail le fonction nement du module 400 en regard des chronogrammes illustrés sur les figures 14 et 15. We will now explain in more detail the operation of the module 400 against the timing diagrams illustrated in Figures 14 and 15.

Le chronogramme illustré sur la figure 14 correspond à une phase transitoire consécutive à la mise sous tension. The timing diagram illustrated in FIG. 14 corresponds to a transient phase following the power-up.

On supposera que la mise sous tension intervient à l'instant tG. A cet instant, L'entrée 402, la sortie Q de la bascule Jl, la sortie des portes P9, P8, P3, P5, P7 ainsi que la sortie Q3 de la bascule J5 sont au niveau logique bas. Le signal d'horloge est appliqué au circuit. Dans ces conditions, le signal d'horloge est appliqué par l'intermédiaire des portes P6 et PO.sur les entrées de comptage des compteurs CI et C2, comme illustré sur les deux dernières lignes du chronogramme de la figure 14. It will be assumed that the power up occurs at time tG. At this time, the input 402, the output Q of the flip-flop J1, the output of the doors P9, P8, P3, P5, P7 as well as the output Q3 of the flip-flop J5 are at the logic low level. The clock signal is applied to the circuit. Under these conditions, the clock signal is applied via the doors P6 and PO on the counting inputs of the counters CI and C2, as illustrated on the last two lines of the timing diagram of FIG. 14.

On supposera que le front montant d'un signal- appliqué sur l'entrée 402 intervient à l'instant tl. La sortie de la porte P9 reliée à l'entrée C/ de la bascule J1 étant au niveau bas, le front montant du signal d'entrée 402 est sans effet. Le signal d'entrée retombe au niveau bas à un instant t2. L'instant t2 est séparé de l'instant tl d'au moins 0,256 ms. It will be assumed that the rising edge of a signal applied to the input 402 occurs at time t1. Since the output of the gate P9 connected to the input C / of the J1 flip-flop is low, the rising edge of the input signal 402 has no effect. The input signal drops to the low level at a time t2. Time t2 is separated from time tl by at least 0.256 ms.

A l'instant t3, I'état du compteur Ci recevant les impulsions d'horloge par l'intermédiaire de la porte P6 est tel que les sorties Q15 à Q17 du compteur C1 sont au niveau logique haut. De ce fait, la sortie de la porte P8 passe au niveau logique haut. Il entraîne également le passage au niveau haut de la sortie de la porte P9, de la sortie de la porte P5 (signal DIS 2), et de la sortie de la porte P7 (signal
LOAD).At time t3, the state of the counter Ci receiving the clock pulses via the gate P6 is such that the outputs Q15 to Q17 of the counter C1 are at the high logic level. As a result, the output of the gate P8 goes to the logic high level. It also causes the high level of the output of the gate P9, the output of the gate P5 (signal DIS 2), and the output of the gate P7 (signal
LOAD).

Le passage au niveau logique haut de la sortie de la porte P9 permet de valider la bascule J1. De plus, la porte P9 reste au niveau haut par la suite. The passage to the logic high level of the output of the gate P9 makes it possible to validate the J1 flip-flop. In addition, the door P9 remains high afterwards.

Le passage du signal DIS2 au niveau haut bloque la porte
P6. Le comptage du compteur C1 est donc interrompu.The passage of signal DIS2 at the high level blocks the door
P6. The counting of the counter C1 is therefore interrupted.

Le passage du signal LOAD au niveau haut assure le transfert du contenu du compteur C1 dans le registre L1.  The passage of the LOAD signal at the high level ensures the transfer of the contents of the counter C1 into the register L1.

On supposera maintenant qu'un nouveau front montant du signal d'entrée 402 intervient à l'instant t4. It will now be assumed that a new rising edge of the input signal 402 occurs at time t4.

Le passage au niveau haut du signal d'entrée 402 induit le passage de la sortie Q de la bascule JI au niveau haut, à l'instant t5 qui coïncide avec le premier front descendant du signal d'horloge, consécutif à l'instant t4. A son tour, le passage au niveau haut de la sortie Q de la bascule J1 provoque le passage au niveau haut du signal DISI à un instant t6 qui coïncide avec le premier front montant du signal d'horloge consécutif à l'instant t5 et provoque le passage au niveau haut de la sortie Q3 de la bascule 55 à un instant t7 qui coincide avec le troisième front montant du signal d'horloge consécutif à l'instant t5. The transition to the high level of the input signal 402 induces the transition from the Q output of the flip-flop JI to the high level, at the instant t5 which coincides with the first falling edge of the clock signal, consecutive to the instant t4 . In turn, the transition to the high level of the output Q of the flip-flop J1 causes the high level of the signal DISI to be set at a time t6 which coincides with the first rising edge of the consecutive clock signal at time t5 and causes the high level of the output Q3 of the flip-flop 55 is set at a time t7 which coincides with the third rising edge of the consecutive clock signal at time t5.

Le passage au niveau haut du signal DISI bloque la porte P4 et interrompt le comptage du compteur'C2 à l'instant t6. The transition to the high level of the signal DISI blocks the gate P4 and interrupts the counting of the counter'C2 at the instant t6.

Le passage au niveau haut de la sortie Q3 de la bascule J5 provoque la remise à zéro du compteur Cl, donc le passage de la sortie de la porte P8 au niveau bas à l'instant t7. A son tour, le passage au niveau bas de la sortie de la porte P8 autorise le passage du signal LOAD au niveau bas à l'instant t7. The passage to the high level of the output Q3 of the flip-flop J5 causes the reset of the counter C1, thus the transition from the output of the gate P8 to the low level at the instant t7. In turn, the passage at the low level of the output of the gate P8 allows the passage of the signal LOAD low level at time t7.

Le signal DIS 1 ainsi que la sortie Q3 de la bascule 35 redescendent au niveau bas à un instant t8 qui coïncide avec le premier front montant du signal d'horloge consécutif à l'instant t7. The signal DIS 1 and the output Q3 of the flip-flop 35 go down to a low level at a time t8 which coincides with the first rising edge of the consecutive clock signal at time t7.

Simultanément, le passage au niveau bas du signal DISI induit le passage au niveau bas du signal DIS2. De ce fait, les portes P6 et P4 redeviennent transparentes aux signaux d'horloge à l'instant t8. Le comptage des compteurs C1 et C2 est donc réinitié à cet instant t8. Simultaneously, the passage of the low signal DISI induces the passage to the low level of the signal DIS2. As a result, the doors P6 and P4 become transparent again to the clock signals at time t8. The counting of the counters C1 and C2 is therefore reinitialized at this moment t8.

L'homme de l'art comprendra que la structure du module 400 permet de transférer à l'instant t3 un nombre maximal dans le compteur L1, et donc d'imposer par la suite, à partir de l'instant t8, un comptage avec une période maximale du compteur C2. De ce fait, à partir de l'instant t8 on obtient des signaux d'horloge Hl, H2 sur les sorties 404 et 406, à fréquence minimale. En d'autres termes, les dispositions du module 400 permettent d'obtenir à partir de l'instant t8 une fréquence de coupure minimale pour le filtre à capacités commutées intégré au module 100.  Those skilled in the art will understand that the structure of the module 400 makes it possible to transfer at time t3 a maximum number in the counter L1, and hence to impose thereafter, starting from the instant t8, a count with a maximum period of the counter C2. As a result, from time t8, clock signals H1, H2 are obtained at outputs 404 and 406 at minimum frequency. In other words, the provisions of the module 400 make it possible to obtain, from time t8, a minimum cut-off frequency for the switched capacity filter integrated in the module 100.

Le régime normal de fonctionnement du module 400 est illustré par le chronogramme de la figure 15. The normal operating mode of the module 400 is illustrated by the timing diagram of FIG.

On supposera que le front montant d'un signal d'entrée 45? intervient à l'instant t9. It will be assumed that the rising edge of an input signal 45? intervenes at time t9.

Ce front montant provoque le passage au niveau haut dePla sortie Q de la bascule J1 à l'instant tl0 qui coïncide avec le premier front descendant du signal d'horloge consécutif à l'instant t9. This rising edge causes the high level of the output Q of the flip-flop J1 to go to the instant tl0 which coincides with the first falling edge of the consecutive clock signal at time t9.

Le passage au niveau haut de la sortie Q de la bascule J1 provoque le passage au niveau haut du signal DIS1 à l'instant t11 le passage au niveau haut du signal- LOAD à l'instant tl2 et la passage au niveau haut de la sortie Q3 de la bascule J5 à l'instant t13. The passage to the high level of the output Q of the flip-flop J1 causes the high level of the signal DIS1 to be set at the instant t11 the high level of the signal-LOAD at the instant tl2 and the passage to the high level of the output Q3 of the flip-flop J5 at time t13.

L'instant tiI coïncide avec le premier front montant du signal d'horloge consécutif à l'instant t10. L'instant tl2 coïncide avec le deuxième front montant du signal d'horloge consécutif à l'instant tl0.  The time tiI coincides with the first rising edge of the consecutive clock signal at time t10. Time t12 coincides with the second rising edge of the consecutive clock signal at time t10.

Enfin, L'instant tel 3 coïncide avec le troisième front montant du signal d'horloge consécutif à l'instant tl G. Finally, the instant tel 3 coincides with the third rising edge of the consecutive clock signal at time tl G.

Le passage au niveau haut du signal DIS1 provoque simultanément le passage au niveau haut du signal DIS2. De ce fait, les portes P4 et P6 sont bloquées et le comptage des compteurs Cl et C2 est interrompu à l'instant tll.  The high level of the signal DIS1 simultaneously causes the high level of the signal DIS2 to be switched on. As a result, the doors P4 and P6 are blocked and the counting of the counters C1 and C2 is interrupted at time t11.

Le passage au niveau haut du signal LOAD à l'instant tl2 permet de transférer dans le registre Li le contenu du compteur C1. on rappelle que le nombre N transféré dans le registre L1 est proportionnel à la période du signal d'entrée 402. The transition to the high level of the signal LOAD at time t12 makes it possible to transfer the contents of counter C1 into the register Li. it is recalled that the number N transferred into the register L1 is proportional to the period of the input signal 402.

Le signal LOAD redescend à zéro à l'instant tl3. Le passage de la sortie Q3 de la bascule J5 au niveau haut au même instant
T13 permet de remettre à zéro le compteur C1. The LOAD signal goes back to zero at time tl3. The transition from the Q3 output of the J5 flip-flop to the high level at the same time
T13 resets counter C1.

La sortie Q3 de la bascule J5 redescend au niveau bas à l'instant tl4. Cet instant coïncide avec le premier fond montant du signal d'horloge consécutif à l'instant tel3. Au même.instant tel4, le signal DISI redescend au niveau bas. Il provoque simultanément la descente au niveau bas du signal DIS2
De ce fait, les portes P6 et P4 redeviennent transparentes au signal d'horloge à l'instant t14. Le comptage des compteurs C1 et C2 est réinitié à cet instant tel 4. The Q3 output of the J5 flip-flop goes down to the low level at time tl4. This instant coincides with the first rising background of the consecutive clock signal at time tel3. At the same tel4 time, the DISI signal goes down again. It simultaneously causes the descent to the low level of the signal DIS2
As a result, the doors P6 and P4 become transparent again to the clock signal at time t14. The counting of the counters C1 and C2 is reinitiated at this instant as 4.

La durée de comptage du compteur Cl . correspond sensiblement à la période du signal d'entrée 402. En effet, le compteur
Cl compte jusqu'à l'apparition d'un nouveau front montant du signal DIS2 provoqué par le passage au niveau haut de la sortie Q de la bascule J1, lui-même provoqué par le passage au niveau de l'entrée 402.The counting time of the counter Cl. corresponds substantially to the period of the input signal 402. Indeed, the counter
Cl counts until the appearance of a new rising edge of the signal DIS2 caused by the high passage of the output Q of the flip-flop J1, itself caused by the passage at the level of the input 402.

Par contre, le compteur C2 compte cycliquement jusqu'à l'obtention d'un nombre N' contenu dans le registre, qui correspond à
N/256. De ce fait, le compteur C2 détermine 256 cycles. de comptage pendant la période de comptage du compteur C1. Ces cycles de comptage du compteur C2 sont illustrés schématiquement sur la droite de la figure 15.On the other hand, the counter C2 counts cyclically until obtaining a number N 'contained in the register, which corresponds to
N / 256. As a result, the counter C2 determines 256 cycles. counting during the counting period of the counter C1. These counting cycles of the counter C2 are schematically illustrated on the right of FIG. 15.

L'instant tl5 coïncide avec la première égalité, consécutive à l'instant T14 entre le contenu du registre L1 et le contenu du compteur C2. La sortie de la porte P10 passe à l'état haut avec un léger retard par rapport à un front descendant du signal d'horloge. Le passage au niveau haut de la sortie de la porte P10 provoque le passage au niveau bas .de la sortie Q/ de la bascule 52, c'est-à-dire du signal de remise à zéro MR2 du compteur C2 à l'instant t16. Cet instant coïncide avec le premier front montant du signal d'horloge consécutif à l'instant tris. Le compteur C2 est remis à zéro à l'instant t16. La sortie de la porte P10 retombe au niveau bas avec un léger retard.Elle provoque le retour au niveau haut de la sortie Q/ de la bascule 52 à l'instant t17 qui coïncide avec le premier front montant du signal d'horloge consécutif à l'instant t16. Le compteur C2 initie alors un deuxième cycle de comptage. The instant t15 coincides with the first equality, consecutive at the instant T14 between the contents of the register L1 and the content of the counter C2. The output of the gate P10 goes high with a slight delay compared to a falling edge of the clock signal. The passage at the high level of the output of the gate P10 causes the low level of the output Q / of the flip-flop 52, that is to say the reset signal MR2 of the counter C2, to be reached at the instant t16. This instant coincides with the first rising edge of the clock signal consecutive to the sorted instant. Counter C2 is reset at time t16. The output of the gate P10 drops to the low level with a slight delay. It causes the high level of the output Q / of the flip-flop 52 to return to the instant t17 which coincides with the first rising edge of the consecutive clock signal. the moment t16. Counter C2 then initiates a second count cycle.

L'instant t18 coïncide avec la deuxième égalité consécutive à l'instant tl4 entre le contenu du registre L1 et le contenu du compteur C2. La sortie de la porte P10 passe au niveau haut avec un léger retard par rapport à un front descendant du signal d'horloge. Le passage au niveau haut de la sortie de la porte P10-provoque le passage au niveau bas de la sortie Q de la bascule 52, c'est-à-dire du signal de remise à zéro MR2 du compteur C2 à l'instant t19.Cet instantcolncide avec le premier front montant du signal d'horloge consécutif à l'instant t18. Le compteur C2 est remis à zéro à l'instant tel9. La sortie P10 redescend alors à zéro avec un léger retard elle provoque le retour au niveau haut de la sortie qu de la bascule 52 à l'instant t20 qui colncide avec le premier front montant du signal d'horloge consécutif à l'instant t19. Le compteur C2 initie un troisième cycle de comptage à l'instant t20, et ainsi de suite.Time t18 coincides with the second consecutive equality at time t14 between the contents of register L1 and the content of counter C2. The output of the gate P10 goes high with a slight delay compared to a falling edge of the clock signal. The passage at the high level of the output of the gate P10-causes the low level of the output Q of the flip-flop 52, that is to say the reset signal MR2 of the counter C2, to be set at time t19 This instantcolncides with the first rising edge of the consecutive clock signal at time t18. Counter C2 is reset at time tel9. The output P10 then goes back to zero with a slight delay it causes the high level of the output of the flip-flop 52 to return to the instant t20 which coincides with the first rising edge of the consecutive clock signal at time t19. Counter C2 initiates a third counting cycle at time t20, and so on.

STRUCTURE DU MODULE 500 DE CONFIGURATION DES BLOCS 100, 200, 300 ET 400
La structure du module 500 est illustrée sur la figure 12.STRUCTURE OF MODULE 500 CONFIGURING BLOCKS 100, 200, 300 AND 400
The structure of the module 500 is illustrated in FIG.

Le module 500 comprend trois entrées A, B, C susceptibles d'être placées sélectivement au niveau logique haut ou au niveau logique bas. Trois inverseurs 14, 15, I6 recevant respectivement en entrée les signaux A, B, C fournissent sur leur sortie des signaux A/, B/ et C/. The module 500 comprises three inputs A, B, C that can be selectively placed at the high logic level or at the low logic level. Three inverters 14, 15, I6 respectively receiving as input signals A, B, C provide on their output signals A /, B / and C /.

Une porte NOR P13 reçoit en entrée les signaux A, B, C. A NOR gate P13 receives as input the signals A, B, C.

Elle fournit en sortie le signal pilotant l'interrupteur de commande S1.It outputs the signal driving the control switch S1.

Une porte NOR P14 reçoit en entrée les signaux A/, B et C/. Elle fournit en sortie les signaux pilotant les interrupteurs commandés S2 et 513. A NOR gate P14 receives as input the signals A /, B and C /. It outputs the signals controlling the controlled switches S2 and 513.

Une porte NOR P15 reçoit en entrée le signaux A/, B/ et C. A NOR gate P15 receives as input the signals A /, B / and C.

Elle fournit un signal pilotant l'interrupteur commandé 54. Une porte
NOR P16 reçoit en entrée le signaux A et C/. Elle fournit en sortie un signal pilotant les interrupteurs commandés S3 et 518. It provides a signal controlling the controlled switch 54. A door
NOR P16 receives as input the signals A and C /. It outputs a signal controlling the controlled switches S3 and 518.

Une porte NQR P17 reçoit en entrée le signaux A/, B/ et
C/. Elle fournit en sortie un signal pilotant les interrupteurs commandés
S5, S14, S23 et S15.An NQR gate P17 receives as input the signals A /, B / and
C /. It outputs a signal controlling the controlled switches
S5, S14, S23 and S15.

Une porte NOR P18 reçoit en entrée les signaux A/, B et C. A NOR gate P18 receives the signals A /, B and C as input.

Elle fournit les signaux pilotant les interrupteurs commandés S7 et S8. It provides the signals controlling the S7 and S8 controlled switches.

Une porte OU exlcusif P19 reçoit en entrée les signaux A et B. An exclusive OR gate P19 receives the signals A and B as input.

Une porte NOR P20 reçoit en entrée les signaux A, B/ et
C/. Elle fournit en sortie le signal pilotant l'interrupteur commandé S20.A NOR gate P20 receives as input the signals A, B / and
C /. It outputs the signal driving the controlled switch S20.

Une porte NOR P21 reçoit en entrée le signaux A, B et C/. A NOR gate P21 receives as input the signals A, B and C /.

Les quatre entrées d'une porte OU P22 sont reliées aux sorties des portes P13, P14, P15 et F17. La sortie de la porte P22 délivre le signal pilotant l'interrupteur commandeS19.  The four inputs of an OR gate P22 are connected to the outputs of the gates P13, P14, P15 and F17. The output of the gate P22 delivers the signal driving the control switch S19.

Les trois entrées d'une porte OU P23 sont reliées aux sorties des portes P13, P15 et P16. La sortie de la porte P23 délivre un signal pilotant l'interrupteur commandé S12.  The three inputs of an OR gate P23 are connected to the outputs of the doors P13, P15 and P16. The output of the gate P23 delivers a signal controlling the controlled switch S12.

Un inverseur 47 a son entrée rélié à la sortie de la porte P18. La sortie de l'inverseur I7 délivre les signaux pilotant les itterrupteurs commandés S6 et S9. An inverter 47 has its input connected to the output of the gate P18. The output of the inverter I7 delivers the signals controlling the controlled itter switches S6 and S9.

Les entrées d'une porte ET P24 reçoivent la sortie de la porte P19 et le signal C/. La sortie de la porte P24 délivre les signaux pilotant les interrupteurs commandés S10, S17 et S22. The inputs of an AND gate P24 receive the output of the gate P19 and the signal C /. The output of the gate P24 delivers the signals controlling the controlled switches S10, S17 and S22.

La sortie d'un inverseur 18, dont l'entrée est raccordée à la sortie de la porte P24 délivre un signal pilotant l'interrupteur commandé
S16.The output of an inverter 18, the input of which is connected to the output of the gate P24, delivers a signal controlling the controlled switch
S16.

Les entrées d'une porte OU P25 sont raccordées à la sortie des portes P17 et P24. La sortie de la porte P25 délivre le signal pilotant l'interrupteur commandé Sîl.  The inputs of an OR gate P25 are connected to the output of the P17 and P24 gates. The output of the gate P25 delivers the signal controlling the controlled switch S11.

Les entrées d'une porte OU P26 sont raccordées à la sortie des portes P21 et P24. La sortie de la porte P26 pilote l'interrupteur commandé S21. The inputs of an OR gate P26 are connected to the output of the P21 and P24 gates. The output of the P26 gate drives the controlled switch S21.

EXEMPLE DE REALISATION
Selon un mode de réalisation particulier, donné à titre d'exemple non limitatif, les différents composants du circuit répondent aux caractéristiques suivantes - résistance R22 : 10 ohms, - résistances R1, R19, R20, R30 et R33 : 100 ohms, - résistance R31 : 270 ohms, - résistance R21 : 330 ohms, - résistance R32 : 470 ohms, - résistance R3 : 500 ohms, - résistances R6, R7 et R16 :I k-ohm, - résistance R5 : 1,5 k- ohm, - résistance R25 : 2, 2 k-ohms, - résistance R26 : 3,9 k-ohms, - résistance R24 : 4,7 k-ohms, - résistances R8, R9, R10, Roll, R15, R18 et R 29 : 10 k-ohms, - résistances R4 : 22 k-ohms, - résistance R2 : 47 k-ohms, - résistance R28 : 90' k-ohms, - résistances R12, R13 et R2-7 100 k-ohms, - résistance R 17 : 1 Mohm, - résistance R 23 : 1,5 Mohm - capacité C1 : 3,3 nF, - capacités C2 et C5 : 10 nF, et - capacité C3 : 22 nF.EXEMPLARY EMBODIMENT
According to a particular embodiment, given by way of non-limiting example, the various components of the circuit meet the following characteristics - resistor R22: 10 ohms, - resistors R1, R19, R20, R30 and R33: 100 ohms, - resistor R31 : 270 ohms, - resistor R21: 330 ohms, - resistor R32: 470 ohms, - resistor R3: 500 ohms, - resistors R6, R7 and R16: I k-ohm, - resistor R5: 1.5 k-ohm, - resistance R25: 2, 2 k-ohms, - resistor R26: 3.9 k-ohms, - resistor R24: 4.7 k-ohms, - resistors R8, R9, R10, Roll, R15, R18 and R29: 10 k-ohms, - resistors R4: 22 k-ohms, - resistor R2: 47 k-ohms, - resistor R28: 90 'k-ohms, - resistors R12, R13 and R2-7 100 k-ohms, - resistor R 17 : 1 Mohm, - resistor R 23: 1.5 Mohm - capacitance C1: 3.3 nF, - capacitances C2 and C5: 10 nF, and - capacitance C3: 22 nF.

- les interrupteurs commandés sont des transistors,et - les bascules J sont du type bascule D7474.the controlled switches are transistors, and the J flip-flops are of the D7474 flip-flop type.

FONCTIONNEMENT DU DISPOSITIF DANS LE CADRE DU TRAITEMENT
D'UN PREMIER TYPE DE SIGNAL
Le premier type de signal susceptible d'être mis en forme par le dispositif conforme à l'invention est illustré sur la figure 3A.FUNCTIONING OF THE DEVICE IN THE TREATMENT
OF A FIRST TYPE OF SIGNAL
The first type of signal that can be shaped by the device according to the invention is illustrated in FIG. 3A.

Ce signal correspond aux impulsions générées par exemple par un dispositif d'allumage classique ou magnétique. Ce signal comprend une succession d'impulsions périodiques. Chaque impulsion comprend une première composante de forme quelconque et d'amplitude Vb inférieure à 35 volts. Chaque impulsion comprend par ailleurs une seconde composante formée d'un pic d'amplitude Vh compris entre 100 et 450 volts. This signal corresponds to the pulses generated for example by a conventional ignition device or magnetic. This signal comprises a succession of periodic pulses. Each pulse comprises a first component of any shape and amplitude Vb less than 35 volts. Each pulse further comprises a second component formed of a peak amplitude Vh between 100 and 450 volts.

Ce pic correspond à l'extrêmum positif d'une forme oscillatoire amortie dont le temps de décroissance est inférieur 0,lms. La période de répétition de ces pics à supérieure à 1 mus.  This peak corresponds to the positive end of a damped oscillatory form whose decay time is less than 0.1 ms. The repetition period of these peaks to greater than 1 mus.

Comme indiqué sur le tableau de la figure 13 (CAS 1) pour le traitement de ce premier type de signal les trois entrées A, B et C du module 500 sont placées au niveau bas. Il en résulte que le module 500 pilote la fermeture des interrupteurs commandés SI, S12, S16 et Sl9 et l'ouverture des autres interrupteurs commandés. La configuration résultante du module 100 est illustrée sur la figure 3B. As indicated in the table of FIG. 13 (CAS 1) for processing this first type of signal, the three inputs A, B and C of the module 500 are placed at the low level. As a result, the module 500 controls the closing of the controlled switches SI, S12, S16 and Sl9 and the opening of the other controlled switches. The resulting configuration of the module 100 is illustrated in FIG. 3B.

Les résistances R2 et R3, en circuit, fonctionnent en pont diviseur. Celui-ci divise le signal présent sur l'entrée 102 par cent. Il en résulte que l'amplitude vb de la première composante du signal disponible sur la sortie 104 est inférieure à 0,35 volts, tandis que l'amplitude Vh de là seconde composante, c'est-à-dire du pic, du signal disponible sur la sortie 104 est supérieure à 1 volt. The resistors R2 and R3, in circuit, operate as a divider bridge. This divides the signal present on the entry 102 by one hundred. As a result, the amplitude vb of the first component of the signal available on the output 104 is less than 0.35 volts, while the amplitude Vh of the second component, that is to say the peak, of the signal available on output 104 is greater than 1 volt.

Liinterrupteur commandé S16 étant fermé, le signal traverse le module 200 sans être altéré. Il atteint le module 300. Since the controlled switch S16 is closed, the signal passes through the module 200 without being altered. It reaches module 300.

L'interrupteur S19 étant fermé, L'étage trigger 310 possède des seuils de basculement de 0,5 et 0,75 volts. L'étage trigger 310 ne sera jamais déclenché par la composante vb, mais toujours par la composante vh. Le signal issu de l'étage 310 est appliqué au monostable M2 qui délivre une impulsion de durée de 0,250 ms. Ce signal est délivré sur la sortie 304 du dispositif.Switch S19 being closed, the trigger stage 310 has tilting thresholds of 0.5 and 0.75 volts. The trigger stage 310 will never be triggered by the component vb, but always by the component vh. The signal from the stage 310 is applied to the monostable M2 which delivers a pulse duration of 0.250 ms. This signal is delivered on the output 304 of the device.

FONCTIONNEMENT DU DISPOSITIF DANS LE CADRE DU TRAITEMENT
D'UN SECOND TYPE DE SIGNAL
Le second type de signal susceptible d'être mis en forme par le dispositif selon l'invention est illustré sur la figure 4A. I1 correspond par exemple à un signal du type point mort haut, délivré par une bobine alimentée en courant, placée devant une roue phonique.FUNCTIONING OF THE DEVICE IN THE TREATMENT
A SECOND TYPE OF SIGNAL
The second type of signal that can be shaped by the device according to the invention is illustrated in FIG. 4A. I1 corresponds for example to a signal of the top dead center type, delivered by a coil supplied with current, placed in front of a phonic wheel.

Ce signal comprend une tension d'offset V0, des pics P comprenant deux alternances opposées, qui constituent le signal proprement dit (la première alternance pouvant être soit positive soit négative mais de plus forte amplitude que la seconde), d'un "faux-rond" F dont l'amplitude est au plus 10 % du signal, et des parasites p dont l'amplitude est au plus 40 % du signal. La période P des pics utiles est généralement comprise entre 2;5 ms et 200 ms. This signal comprises an offset voltage V0, peaks P comprising two opposite half-waves, which constitute the actual signal (the first alternation can be either positive or negative but of greater amplitude than the second), a "false round "F whose amplitude is at most 10% of the signal, and parasites p whose amplitude is at most 40% of the signal. The period P of the useful peaks is generally between 2.5 ms and 200 ms.

Comme illustré sur le tableau de la figure 13 (CAS 2 et 3), pour le traitement de ce deuxième type de signal, les entrées A, B, C du module 500 sont placées à l'état logique 1, 0, 0, lorsque la première alternance des pics utiles est positive et à l'état. logique 0, 1, 0 > lorsque la première alternance des pics utiles est négative. As illustrated in the table of FIG. 13 (CAS 2 and 3), for the processing of this second type of signal, the inputs A, B, C of the module 500 are placed in the logic state 1, 0, 0, when the first alternation of the useful peaks is positive and in the state. logic 0, 1, 0> when the first alternation of the useful peaks is negative.

Il en résulte que dans la première hypothèse (première alternance positive), le module 500 pilote la fermeture des interrupteurs
S7, S8, S10, Sll, S17 et S22, et l'ouverture des autres interrupteurs commandés, tandis que dans le cadre de la seconde hypothèse (première alternance négative), le module 500 pilote la fermeture des interrupteurs commandés 56, S9, S10, Sîl, 517 et S22 et l'ouverture des autres interrupteurs commandés.As a result, in the first hypothesis (first positive half-cycle), the module 500 controls the closing of the switches
S7, S8, S10, S11, S17 and S22, and the opening of the other controlled switches, while in the context of the second hypothesis (first negative alternation), the module 500 controls the closing of the controlled switches 56, S9, S10 , S11, 517 and S22 and the opening of the other controlled switches.

La configuration résultante du module 100 est illustrée sur la figure 4C. The resulting configuration of the module 100 is illustrated in FIG. 4C.

Le signal appliqué sur l'entrée 102 est dirigé vers un filtre passe-haut à capacités commutées de fréquence de coupure asservie par la fréquence du signal lui-même. Cette opération a pour but de supprimer le faux rond F. The signal applied to the input 102 is directed to a high-pass filter with switching capacity of the cutoff frequency controlled by the frequency of the signal itself. This operation is intended to remove the false round F.

En fait, comme illustré sur les figures annexées, le passe-haut est obtenu en utilisant un passe-bas 130 à capacités commutées pour isoler la composante basse fréquence du signal, puis soit en retranchant du signal sa composante basse fréquence, dans l'étage A3 (cas d'une première alternance positive des pics utiles P avec fermeture des interrupteurs 57 et 58), soit en retranchant le signal de la composante basse fréquence dans l'étage A3 (cas d'une première alternance négative des pics utiles P avec fermeture des interrupteurs 56 et S9). In fact, as illustrated in the appended figures, the high-pass is obtained by using a switched-capacitor low pass 130 to isolate the low-frequency component of the signal, and then by subtracting its low frequency component from the signal in the stage A3 (case of a first positive alternation of the useful peaks P with closing of the switches 57 and 58), or by subtracting the signal of the low frequency component in the stage A3 (case of a first negative halfwave of the useful peaks P with closing switches 56 and S9).

La possibilité d'inversion de la soustraction dans l'étage A3, grâce à l'agencement des interrupteurs 56, S7, S8 et S9 permet d'obtenir en sortie un signal dont les pics positifs correspondent toujours à ceux d'amplitude maximale, c'est-à-dire en fait à la première alternance des pics utiles. Les interrupteurs S10 et Sll étant fermés, le signal issu de l'étage passe haut, c'est-à-dire de l'étage A3 est dirigé vers le filtre passe haut C4-R14 qui élimine la tension d'offset, puis sur l'étage amplificateur A4. On récupère ainsi sur la sortie 104 du module 100 des pics périodiques d'amplitude positive, comprise entre 0,5 volts et 4 volts. The possibility of inverting the subtraction in the stage A3, thanks to the arrangement of the switches 56, S7, S8 and S9 makes it possible to obtain at the output a signal whose positive peaks always correspond to those of maximum amplitude, c that is to say, at the first alternation of the useful peaks. With the switches S10 and S11 closed, the signal coming from the stage going high, that is to say from the stage A3, is directed towards the high pass filter C4-R14 which eliminates the offset voltage, then on the amplifier stage A4. On the output 104 of the module 100, periodic peaks of positive amplitude, between 0.5 volts and 4 volts, are thus recovered.

Ce signal est dirigé vers le module 200 illustré sur la figure 8 et dont le fonctionnement a été décrit précédemment. On rappellera que le comparateur K1 commande l'ouverture de l'interrupteur SC forsque la tension de la capacité C5 est inférieure à l'amplitude du signal présent sur l'entrée 202. Ainsi, la capacité C5 mémorise les crêtes du signal d'entrée. L'étages220 définit une valeur seuil qui correspond de préférence à 64 %'de la tension cree mémorisée dans la capacité C5. La sortie du comparateur K2 est au niveau bas tant que le niveau du signal d'entrée est inférieur à la valeur seuil (par exemple lors de l'apparition des oscillations parasites p).La sortie du comparateur K2 passe au niveau haut lorsque le niveau du signal appliqué à l'entrée 202 devient supérieur à la valeur seuil, c'est-à-dire lors de l'apparition de pics utiles P. Le rafraîchissement de la tension crête mémorisée sur la capacité C5 est obtenu grâce au monostable M1 et à l'interrupteur commandé SD.This signal is directed to the module 200 shown in Figure 8 and whose operation has been described previously. It will be recalled that the comparator K1 controls the opening of the switch SC when the voltage of the capacitor C5 is smaller than the amplitude of the signal present on the input 202. Thus, the capacitor C5 stores the peaks of the input signal . The stage 220 defines a threshold value which preferably corresponds to 64% of the created voltage stored in the capacitor C5. The output of the comparator K2 is at the low level as long as the level of the input signal is below the threshold value (for example during the appearance of parasitic oscillations p). The output of the comparator K2 goes high when the level the signal applied to the input 202 becomes greater than the threshold value, that is to say when the appearance of useful peaks P. The refresh of the peak voltage stored on the capacitor C5 is obtained thanks to the monostable M1 and to the controlled switch SD.

Les créneaux obtenus sur la sortie 204 du module 200 qui coïncident avec les pics utiles P, sont appliqués à l'entrée 302 du module 300. Ces créneaux vont donc activer l'étage trigger 310 et de là le monostable M2 qui génère des impulsions de durée 2,5 ms. Ces impulsions sont délivrées sur la sortie 304 qui correspond à la sortie dp dispositif. The slots obtained on the output 204 of the module 200 which coincide with the useful peaks P, are applied to the input 302 of the module 300. These slots will therefore activate the trigger stage 310 and hence the monostable M2 which generates pulses of 2.5 ms duration. These pulses are delivered to the output 304 which corresponds to the output of the device.

On rappellera par ailleurs de ces impulsions de sortie sont utilisées dans le module 400 pour générer les signaux d'horloge H1, H2 commandant l'étage filtre 130 à capacités commutées. Ainsi, la fréquence de coupure est asservie à la fréquence du signal lui-même.  In addition, these output pulses are used in the module 400 to generate the clock signals H1, H2 controlling the filter stage 130 with switched capacitors. Thus, the cutoff frequency is slaved to the frequency of the signal itself.

FONCTIONNEMENT DU DISPOSITIF DANS LE CADRE DU TRAITEMENT
D'UN TROISIEME TYPE DE SIGNAL
Le troisième type de signal susceptible d'être mis en forme à l'aide du dispositif selon l'invention correspond au signal délivré par un transistor de type NPN à collecteur ouvert, ou encore par un élément du type relais.FUNCTIONING OF THE DEVICE IN THE TREATMENT
A THIRD TYPE OF SIGNAL
The third type of signal capable of being shaped by means of the device according to the invention corresponds to the signal delivered by an NPN type transistor with an open collector, or else by a relay-type element.

Comme illustré sur le tableau de la figure 13 (CAS 4), pour le traitement de ce troisième type de signal, les entrées A, B, C du module 500 sont placées au niveau logique 1, 1, 0. Il en résulte que le module 500 pilote la fermeture des interrupteurs S4, S12, S16 et S19 et l'ouverture des autres interrup'teurs commandés. As illustrated in the table of FIG. 13 (CAS 4), for the processing of this third type of signal, the inputs A, B, C of the module 500 are placed at the logic level 1, 1, 0. As a result, the module 500 controls the closing of switches S4, S12, S16 and S19 and the opening of the other controlled switches.

La configuration résultanté du module 100 est illustrée sur la figure 5A. Les interrupteurs S4 et 512 étant passants, les résistances
R2 et R4 forment un pont diviseur. De plus, I'interrupteur commandé 16 étant fermé, le signal divisé issu de la sortie I0'4 traverse'le module 200 sans être altéré. I1 atteint le module 300. Le signal actionne alors l'étage trigger 310 de niveaux 4 volts-4,5 volts puis l'étage monostable 320.The resulting configuration of the module 100 is illustrated in Figure 5A. S4 and 512 switches being on, the resistors
R2 and R4 form a divider bridge. In addition, the controlled switch 16 being closed, the split signal from the output I0 '4 passes through the module 200 without being tampered with. I1 reaches the module 300. The signal then actuates the trigger stage 310 of levels 4 volts-4.5 volts then the monostable stage 320.

Celui-ci génère une impulsion de 0,250 ms qui efface l'effet parasite éventuel de rebond d'un relais délivrant le signal d'entrée. This generates a pulse of 0.250 ms which erases the possible interference effect of rebound of a relay delivering the input signal.

FONCTIONNEMENT DU DISPOSITIF DANS LE CADRE DU TRAITEMENT
D'UN QUATRIEME TYPE DE SIGNAL
Le quatrième type de signal susceptible d'être mis en forme à l'aide du dispositif selon l'invention correspond au signal délivré par un transistor de type PNP à collecteur ouvert.FUNCTIONING OF THE DEVICE IN THE TREATMENT
A FOURTH TYPE OF SIGNAL
The fourth type of signal that can be shaped using the device according to the invention corresponds to the signal delivered by an open-collector type PNP transistor.

Comme illustré sur le tableau de la figure 13 (CAS 5), pour le traitement de ce quatrième type de signal, les entrées A, B, C du module 500 sont placées au niveau logique O, O, 1. I1 en résulte que le module 500 pilote la fermeture des interrupteurs S3, S12, S16, S18 et
S21, et l'ouverture des autres interrupteurs commandés.As illustrated in the table of FIG. 13 (CAS 5), for the processing of this fourth type of signal, the inputs A, B, C of the module 500 are placed at the logic level O, O, 1. module 500 controls the closing of switches S3, S12, S16, S18 and
S21, and the opening of the other controlled switches.

La configuration résultante du module 100 est illustrée sur la figure 5B.  The resulting configuration of the module 100 is illustrated in FIG. 5B.

Les interrupteurs S3 et S12 étant passants, les résistances
R2 et R4 sont montées en pont diviseur entre le collecteur du transistor et la masse du montage.S3 and S12 switches being on, resistors
R2 and R4 are mounted as a divider bridge between the transistor collector and the mounting ground.

L'interrupteur commandé 516 étant fermé, le signal issu de la sortie 104 du module 100 traverse le module 200 sans être altéré. Il atteint le module 300. Ainsi, le signal issu de la sortie 104 du module 100 actionne l'étage trigger 310 possédant des seuils de 0,5 volts-0,75 volts et de là l'étage monostable 320 qui délivre en sortie des impulsions de 0,250 ms. The controlled switch 516 being closed, the signal from the output 104 of the module 100 passes through the module 200 without being tampered with. It reaches the module 300. Thus, the signal from the output 104 of the module 100 actuates the trigger stage 310 having thresholds of 0.5 volts-0.75 volts and thence the monostable stage 320 which outputs pulses of 0.250 ms.

FONCTIONNEMENT DU DISPOSITIF DANS LE CADRE DU TRAITEMENT
D'UN CINQUIèME TYPE DE SIGNAL
Le cinquièsne type de signal susceptible d'être mis en forme par le dispositif conforme à l'invention correspond au signal sinusoïdal délivré par un capteur magnétique dont l'amplitude est proportionnelle à la vitesse de rotation du moteur.FUNCTIONING OF THE DEVICE IN THE TREATMENT
A FIFTH TYPE OF SIGNAL
The fifth type of signal that can be shaped by the device according to the invention corresponds to the sinusoidal signal delivered by a magnetic sensor whose amplitude is proportional to the speed of rotation of the motor.

D'une façon générale, cette amplitude est au moins de 1,2 volts et peut atteindre 150 volts en régime maximal de rotation du moteur. On notera que le cas échéant le signal à traiter peut être formé seulement de morceaux de sinusoïdes. In general, this amplitude is at least 1.2 volts and can reach 150 volts at maximum engine rotation speed. It will be noted that, if necessary, the signal to be processed may consist only of pieces of sinusoids.

Les fréquences utiles du signal sont généralement comprises entre 20 et 3300 Hz. The useful frequencies of the signal are generally between 20 and 3300 Hz.

Comme illustré sur le tableau de la figure 13, (cas 6) pour le traitement de ce cinquième type de signal les entrées A, B et C du module 500 sont placées aux niveaux logiques 1, 0, 1. As illustrated in the table of FIG. 13, (case 6) for the processing of this fifth type of signal the inputs A, B and C of the module 500 are placed at logic levels 1, 0, 1.

II en résulte que le module 500 pilote la fermeture des interrupteurs commandés S2, S13, S16 et Sl9, et par contre l'ouverture des autres interrupteurs commandés. As a result, the module 500 controls the closing of the controlled switches S2, S13, S16 and Sl9, and against the opening of the other controlled switches.

La configuration résultante du module 100 est illustrée sur la figure 6. The resulting configuration of the module 100 is illustrated in FIG.

L'interrupteur S2 étant passant, les résistances R2 et R5 sont montées en pont diviseur. Ainsi, L'étage 110 du module 100 opère une division par trente de l'amplitude du signal appliqué sur l'entrée 102. Switch S2 being on, resistors R2 and R5 are mounted as a divider bridge. Thus, the stage 110 of the module 100 operates a division by thirty of the amplitude of the signal applied to the input 102.

Le signal divisé est en suite dirigé sur l'étage amplificateur 170. Celui-ci opère une multiplication par cent du signal.The divided signal is then directed to the amplifier stage 170. This operates a multiplication by one hundred of the signal.

On récupère ainsi sur la sortie 104 du module 100 les amplitudes positives du signal, multipliées par 3,3, ce qui fournit sur la sortie 104 des crêtes d'amplitude comprises entre 3 volts et la tension de saturation de l'étage amplificateur 170. The positive amplitudes of the signal, multiplied by 3.3, are thus recovered on the output 104 of the module 100, which provides on the output 104 peaks of amplitude of between 3 volts and the saturation voltage of the amplifier stage 170.

L'interrupteur commandé 16 étant fermé, le signal traverse le module 200 sans être altéré. Il atteint le module 300. L'interrupteur S19 étant fermé, L'étage trigger 310 possède des seuils de basculement de 0,5 volts et 0,75 volts. La sortie de l'étage trigger 310, combinée dans la porte N1 avec l'impulsion de 0,250ms issue du monostable M2 constitue le signal de sortie mis en forme, sur la sortie 304. The controlled switch 16 being closed, the signal passes through the module 200 without being altered. It reaches module 300. With switch S19 closed, trigger stage 310 has tilt thresholds of 0.5 volts and 0.75 volts. The output of the trigger stage 310, combined in the gate N1 with the 0.250 ms pulse from the monostable M2 constitutes the output signal shaped on the output 304.

FONCTIONNEMENT DU DISPOSITIF DANS LE CADRE DU TRAITEMENT
D'UN SIXIEME TYPE DE SIGNAL
Le sixième type de signal susceptible d'erre mis en forme par le dispositif selon l'invention est illustré sur la figure 7A. Ce sixième type de signal correspond à un signal sinusoldal sans offset dont l'amplitude est au moins 0,2 volts à sa fréquence utile minimale, avec superposition d'un bruit de fréquence supérieure au signal.FUNCTIONING OF THE DEVICE IN THE TREATMENT
A SIXTH TYPE OF SIGNAL
The sixth type of signal that can be shaped by the device according to the invention is illustrated in FIG. 7A. This sixth type of signal corresponds to a sinusoidal signal without offset, the amplitude of which is at least 0.2 volts at its minimum useful frequency, with superposition of a frequency noise greater than the signal.

Comme illustré sur le tableau de la figure 13 (cas 8) pour le traitement de sixième type de signal, les entrées A, 13 et C du module 500 sont placées aux niveaux logiques 1, 1, 1. As illustrated in the table of FIG. 13 (case 8) for the sixth signal type processing, the inputs A, 13 and C of the module 500 are placed at logic levels 1, 1, 1.

I1 en résulte que le module 500 pilote la fermeture des interrupteurs S5, Sll, S14, S16, S19 et S23, ainsi que l'ouverture des autres interrupteurs commandés. As a result, the module 500 controls the closing of the switches S5, S11, S14, S16, S19 and S23, as well as the opening of the other controlled switches.

La configuration résultante du module 100 est illustrée sur la figure. 7B. The resulting configuration of the module 100 is illustrated in the figure. 7B.

L'interrupteur S23 étant passant, les résistances R2 et R3 sont montées en pont diviseur. Le signal ainsi divisé est dirigé vers le filtre passe-bas 130 à capacités commutées dont la fréquence coupure est asservie par la fréquence du signal lui-même. Le signal filtré issu du filtre passe-bas 130 est disponible sur la sortie de l'amplificateur opérationnel A2 et dirigé par l'intermédiaire de l'interrupteur S5 vers l'étage amplificateur 160. Celui-ci assure une amplification de l'amplituide du signal de l'ordre de 10. On récupère ainsi, par l'intermédiaire de l'interrupteur commandé S11 sur la sortie 104 du module 100 des pics d'amplitude positive. L'interrupteur commandé 16 étant fermé, ces pics traversent le module 200. sans être altéré.Ils atteignent le module 300 et actionnent l'étage trigger 310 rayant des seuils de 0,5 volts - 0,75 volts. Les pics obtenus en sortie de l'étage trigger 310 sont combinés dans la porte N1 avec les impulsions de 0,250 ms issues du monostable N2. Le signal de sortie du dispositif est présent sur la sortie 3.04 du module 300. Switch S23 being on, resistors R2 and R3 are mounted as a divider bridge. The signal thus divided is directed to the low-pass filter 130 with switched capacitors whose cutoff frequency is controlled by the frequency of the signal itself. The filtered signal from the low-pass filter 130 is available at the output of the operational amplifier A2 and directed via the switch S5 to the amplifier stage 160. This amplifies the amplifier of the amplifier. signal of the order of 10. It is thus recovered, through the controlled switch S11 on the output 104 of the module 100 positive amplitude peaks. The controlled switch 16 being closed, these peaks pass through the module 200 without being altered. They reach the module 300 and actuate the trigger stage 310 scribing the thresholds of 0.5 volts - 0.75 volts. The peaks obtained at the output of the trigger stage 310 are combined in the gate N1 with the pulses of 0.250 ms from the monostable N2. The output signal of the device is present on the output 3.04 of the module 300.

FONCTIONNEMENT DU DISPOSITIF DANS LE CADRE DU TRAITEMENT
D'UN SEPTIEME TYPE DE SIGNAL
Le septième type de signal correspond au signal carré issu d'un débitmètre, ou encore à un signal en forme de sinusolde écrêté, pris au borne d'un alternateur. Dans le cas d'un signal carré issu d'un débitmètre, le niveau bas est généralement compris entre 3,5 volts et 4,5 volts, tandis que le niveau haut est généralement compris entre 8 volts et 13 volts. Dans le cas d'un signal en forme de sinusoïde écrêté, pris au borne d'un alternateur, le niveau bas du signal est généralement compris entre 0 et -1 volts, tandis que le niveau haut du signal est généralement compris entre la tension batterie et la tension batterie + I volt.FUNCTIONING OF THE DEVICE IN THE TREATMENT
A SEVENTH TYPE OF SIGNAL
The seventh type of signal corresponds to the square signal coming from a flowmeter, or to a signal in the form of a clipped sinusoid, taken at the terminal of an alternator. In the case of a square signal from a flowmeter, the low level is generally between 3.5 volts and 4.5 volts, while the high level is generally between 8 volts and 13 volts. In the case of a clipped sinusoidal signal taken at the terminal of an alternator, the low level of the signal is generally between 0 and -1 volts, while the high level of the signal is generally between the battery voltage. and the battery voltage + I volt.

Comme illustré sur le tableau de la figure 13 (cas 7) pour le traitement de septième type de signal, les entrées A, B et C du module 500 sont placées aux niveaux logiques 0, 1, 1. As illustrated in the table of FIG. 13 (case 7) for the processing of the seventh type of signal, the inputs A, B and C of the module 500 are placed at logic levels 0, 1, 1.

Il en résulte que le module pilote la fermeture des interrupteurs commandés S3, S12, S16, 518 et S20, et l'ouverture des autres interrupteurs commandés. As a result, the module controls the closing of the controlled switches S3, S12, S16, 518 and S20, and the opening of the other controlled switches.

La configuration résultante du module 100 correspond par conséquent à celle illustrée sur la figure 5B. On rappelle que les interrupteurs commandés 53 et S12 étant passants, les résistances R2 et
R4 sont montées en pont diviseur entre l'entrée 102 et la masse du montage.The resulting configuration of the module 100 therefore corresponds to that illustrated in FIG. 5B. It is recalled that the controlled switches 53 and S12 being on, the resistors R2 and
R4 are mounted as a divider bridge between the input 102 and the mounting ground.

L'interrupteur commandé 516 étant fermé, le signal divisé issu de la sortie 104 traverse le module 200 sans être altéré. Il atteint le module 300; Ce signal actionne l'étage trigger 310 de seuil 1,75 volts 2,25 volts (fermeture des interrupteurs 518 et 520), le signal issu de l'étage trigger 310 est combiné dans la porte N1 avec les impulsions de 0,250 ms issues du monostable M2. Le signal de sortie du dispositif est disponible sur la sortie 304. The controlled switch 516 being closed, the split signal from the output 104 passes through the module 200 without being altered. It reaches module 300; This signal actuates the threshold trigger stage 310 1.75 volts 2.25 volts (closing switches 518 and 520), the signal from the trigger stage 310 is combined in the gate N1 with pulses of 0.250 ms from the monostable M2. The output signal of the device is available at output 304.

Dans le cadre de la présente invention les interrupteurs commandés SI à S23 ainsi que SA, Sb SC et SD seront de préférence formés de transistors. Le dispositif précédemment décrit peut être suivi d'un module assurant un calcul numérique de fréquence, lui-même suivi d'un module convertisseur parallèle/série. In the context of the present invention the controlled switches S1 to S23 as well as SA, Sb SC and SD will preferably be formed of transistors. The device described above can be followed by a module providing a digital frequency calculation, itself followed by a parallel / serial converter module.

On notera que selon une caractéristique avantageuse de l'invention, le dispositif comprend une seule entrée 102 quel que soit le type de signal à mettre en forme. Note that according to an advantageous characteristic of the invention, the device comprises a single input 102 regardless of the type of signal to be shaped.

On notera par ailleurs que le dispositif de mise en forme précédemment décrit peut être aisément intégré. Cependant, dans le cadre d'une telle intégration, il est souhaitable de remplacer des monostables précités par des compteurs, de façon connue en soi par l'homme de l'art. Note also that the shaping device described above can be easily integrated. However, in the context of such integration, it is desirable to replace the aforementioned monostable by counters, in a manner known per se by those skilled in the art.

Bien entendu la présente invention n'est pas limitée au mode de réalisation qui vient d'être décrit mais s'étend à toutes variantes conformes à son esprit.  Naturally, the present invention is not limited to the embodiment which has just been described but extends to any variant within its spirit.

Claims (27)

REVENDICATIONS 1. Dispositif de mise en forme de signaux analogiques fréquentiels, en particulier de signaux fréquentiels générés par des capteurs équipant les véhicules automobiles, caractérisé par le fait qu'il comprend des moyens de traitement (110, 120, 130, 140, 150, 160, 170) associés à une pluralité d'interrupteurs commandés (S1-S23), et des moyens de contrôle (500) agissant sur les interrupteurs commandés (S1-S23) pour modifier la configuration des moyens de traitement en fonction de la nature du signal à traiter. 1. Device for shaping analog frequency signals, in particular frequency signals generated by sensors fitted to motor vehicles, characterized in that it comprises processing means (110, 120, 130, 140, 150, 160 170) associated with a plurality of controlled switches (S1-S23), and control means (500) acting on the controlled switches (S1-S23) for changing the configuration of the processing means according to the nature of the signal treat. 2. Dispositif selon la revendication 1, caractérisé par le fait qu'il comprend un module (100) assurant une fonction d'amplication, protection et filtrage, un module (200) assurant'une fonction de rétention de crêtes, un module (300) assurant une fonction de cadencement, et un module (400) assurant une fonction de multiplication de fréquence du signal d'entrée. 2. Device according to claim 1, characterized in that it comprises a module (100) providing a function of amplification, protection and filtering, a module (200) providing a peak retention function, a module (300). ) providing a timing function, and a module (400) providing a frequency multiplication function of the input signal. 3. Dispositif selon l'une des revendications 1 ou 2, caractérisé par le fait qu'il comprend un module de traitement (100) comprenant au moins un étage diviseur (110), un filtre passe-haut (130, 140) et un étage amplificateur (160, 170). 3. Device according to one of claims 1 or 2, characterized in that it comprises a processing module (100) comprising at least one divider stage (110), a high-pass filter (130, 140) and a amplifier stage (160, 170). 4. Dispositif selon la revendication 3, caractérisé par le fait que le filtre passe-haut (130, 140) est du type à capacités commutées (Cl, C2). 4. Device according to claim 3, characterized in that the high-pass filter (130, 140) is of the type with switched capacitors (C1, C2). 5. Dispositif selon l'une des revendications 3 ou 4, caractérisé par le fait qu'il comprend un étage diviseur (110) comportant une pluralité de résistances (R3, R4, R5, R23) associée à une pluralité d'interrupteurs (S1, 52, S3, S4, S23) permettant de modifier la configuration de l'étage diviseur (110). 5. Device according to one of claims 3 or 4, characterized in that it comprises a divider stage (110) having a plurality of resistors (R3, R4, R5, R23) associated with a plurality of switches (S1 , 52, S3, S4, S23) for changing the configuration of the divider stage (110). 6. Dispositif selon l'une des revendications 3 à 5, caractérisé par le fait que le filtre. passe-haut (130, 140) est précédé d'un étage suiveur (120).  6. Device according to one of claims 3 to 5, characterized in that the filter. high pass (130, 140) is preceded by a follower stage (120). 7. Dispositif selon l'une des revendications 3 à 6, caractérisé par le fait que le filtre passe-haut (130, 140) comprend un filtre passe-bas (130) et un étage soustracteur (140). 7. Device according to one of claims 3 to 6, characterized in that the high-pass filter (130, 140) comprises a low-pass filter (130) and a subtractor stage (140). 8. Dispositif selon la revendication 7, caractérisé par le fait -qu'il comprend en outre des interrupteurs commandés (S6, S7, S8, S9) permettant de modifier la configuration du filtre passe-haut afin, sélectivement, de soustraire la composante basse fréquence du signal issu du filtre passe-bas, du signal d'entrée, ou alternativement de soustraire le signal d'entrée de . la composante basse fréquence issu du filtre passe-bas. 8. Device according to claim 7, characterized in that it further comprises controlled switches (S6, S7, S8, S9) for changing the configuration of the high-pass filter to selectively subtract the low component frequency of the signal from the low-pass filter, the input signal, or alternatively to subtract the input signal from. the low frequency component derived from the low-pass filter. 9. Dispositif selon l'une des revendications 7 ou 8, caractérisé par le fait que le filtre passe-bas (130) est du type à capacités commutées (C1, C2). 9. Device according to one of claims 7 or 8, characterized in that the low-pass filter (130) is of the type with switched capacitors (C1, C2). 10. Dispositif selon l'une des revendications 3 à 9, caractérisé par le fait qu'il comprend deux étages amplificateurs (160, 170) susceptibles d'être mis sélectivement en circuit par des interrupteurs commandés (sil, S13). 10. Device according to one of claims 3 to 9, characterized in that it comprises two amplifier stages (160, 170) may be selectively switched by controlled switches (sil, S13). 11. Dispositif selon- l'une des revendications 3 à 10, caractérisé par le fait qu'il comprend un interrupteur commandé (S12) apte à relier directement la sortie d'un étage diviseur (110) à la sortie du module de traitement (100). 11. Device according to one of claims 3 to 10, characterized in that it comprises a controlled switch (S12) adapted to directly connect the output of a divider stage (110) to the output of the processing module ( 100). 12. Dispositif selon l'une des revendications 3 à 11, caractérisé par le fait qu'il comprend des interrupteurs commandés (S1,  12. Device according to one of claims 3 to 11, characterized in that it comprises controlled switches (S1, S21, S3, 54, S23) aptes à mettre hors service l'étage diviseur (100) et des interrupteurs commandés (S6, S7, S8, S9, S10, Sll) aptes à mettre en service le filtre passe-haut (130, 140) etiun étage amplificateur (160).S21, S3, 54, S23) adapted to deactivate the divider stage (100) and controlled switches (S6, S7, S8, S9, S10, S11) able to put the high-pass filter (130, 140) andan amplifier stage (160). 13. Dispositif selon l'une des revendications 3 à 12, caractérisé par le fait qu'il comprend des interrupteurs commandés (52, S13) aptes à mettre en service un pont diviseur (110) et un étage amplificateur (170). 13. Device according to one of claims 3 to 12, characterized in that it comprises controlled switches (52, S13) adapted to put into operation a divider bridge (110) and an amplifier stage (170). 14. Dispositif selon l'une des revendications 3 à 13, caractérisé par le fait qu'il comprend des interrupteurs commandés (S23, 14. Device according to one of claims 3 to 13, characterized in that it comprises controlled switches (S23, S5, 511) aptes à mettre en service un pont diviseur (110), un filtre passe-bas (130) et un étage amplificateur (16Q).S5, 511) adapted to operate a divider bridge (110), a low-pass filter (130) and an amplifier stage (16Q). 15. Dispositif selon l'une des revendications 1 à 14, caractérisé par le fait qu'il comprend un étage de rétention de crêtes (200) comprenant une capacité (C5) apte'à mémoriser les crêtes du signal d'entrée, un étage (220) définissant une valeur seuil proportionnelle à la valeur crête mémorisée, et un étage comparateur (230) comparant le signal d'entrée à la valeur crête mémorisée. 15. Device according to one of claims 1 to 14, characterized in that it comprises a peak retention stage (200) comprising a capacitor (C5) capable of storing the peaks of the input signal, a stage (220) defining a threshold value proportional to the stored peak value, and a comparator stage (230) comparing the input signal to the stored peak value. 16. Dispositif selon la revendication 15, caractérisé par le fait que la capacité (C5) apte à mémoriser les crêtes du signal d'entrée est associée à un comparateur (K1) qui compare la valeur du signal d'entrée à la valeur crête mémorisée et un interrupteur commandé (SC) qui contrôle la charge de la capacité (C5) pour rafraîchir la valeur crête mémorisée lorsque le comparateur associé (Kl) détecte que la valeur du signal.d'entrée est supérieure à la valeur crête précédemment mémorisée. Device according to Claim 15, characterized in that the capacitance (C5) capable of storing the peaks of the input signal is associated with a comparator (K1) which compares the value of the input signal with the stored peak value. and a controlled switch (SC) which controls the charge of the capacitor (C5) to refresh the stored peak value when the associated comparator (K1) detects that the value of the input signal is greater than the previously stored peak value. 17. Dispositif selon l'une des revendications 15 ou i6, caractérisé par le fait que la valeur crête mémorisée sur la capacité (C5) est rafraîchie par décharge de la capacité (C5) lorsque l'étage comparateur (230) détecte que l'amplitude du signal d'entrée est supérieure à la valeur seuil définie. 17. Device according to one of claims 15 or i6, characterized in that the peak value stored on the capacitor (C5) is refreshed by discharging the capacitor (C5) when the comparator stage (230) detects that the amplitude of the input signal is greater than the set threshold value. 18. Dispositif selon la revendication 17, caractérisé par le fait que le rafraîchissement de la valeur crête mémorisée, par décharge de la capacité (C5), est contrôlé par un interrupteur de commande (SD) piloté par un monostable (M1). 18. Device according to claim 17, characterized in that the refresh of the stored peak value by discharge of the capacitor (C5) is controlled by a control switch (SD) controlled by a monostable (M1). 19. Dispositif selon l'une des revendications 15 à 18, caractérisé par le fait qu'il comprend un interrupteur (S16) placé en dérivation entre l'entrée et la sortie du module de rétention de crêtes (200) pour relier sélectivement celles-ci. 19. Device according to one of claims 15 to 18, characterized in that it comprises a switch (S16) placed in shunt between the input and the output of the peak retention module (200) to selectively connect those this. 20. Dispositif selon l'une des revendications I à 19, caractérisé par le fait qu'il comprend un module de cadencement (300) qui comprend un étage trigger d'entrée (310) et un étage monostable (320) en sortie. 20. Device according to one of claims I to 19, characterized in that it comprises a timing module (300) which comprises an input trigger stage (310) and an output monostable stage (320). 21. Dispositif selon la revendication 20, caractérisé par le fait que le module de cadencement comprend en outre une porte logique (N1) apte à assurer une combinaison logique de la sortie de l'étage trigger (310) et dey'étage monostable (320). 21. Device according to claim 20, characterized in that the timing module further comprises a logic gate (N1) capable of ensuring a logical combination of the output of the trigger stage (310) and monostable stage (320). ). 22. Dispositif selon l'une des revendications 20 ou 21, caractérisé par le fait qu'il comprend des interrupteurs commandés (518, S19, S20, S21) aptes à modifier les seuils de basculement de l'étage trigger (310). 22. Device according to one of claims 20 or 21, characterized in that it comprises controlled switches (518, S19, S20, S21) adapted to change the tilting thresholds of the trigger stage (310). 23. Dispositif selon l'une des revendications 20 à 22, caractérisé par le fait qu'il comprend au moins un interrupteur (S22) apte à modifier la durée d'impulsion délivrée par. l'étage monostable (320). 23. Device according to one of claims 20 to 22, characterized in that it comprises at least one switch (S22) adapted to change the pulse duration delivered by. the monostable stage (320). 24. Dispositif selon lune des revendications 1 à 23, caractérisé par le fait qu'il comprend des moyens (400) aptes à générer deux signaux d'horloge (H1, H2)', sans recouvrement, de fréquence multiple du signal d'entrée, pour piloter un filtre à capacités commutées (130). 24. Device according to one of claims 1 to 23, characterized in that it comprises means (400) capable of generating two clock signals (H1, H2) ', without overlap, of multiple frequency of the input signal. to control a switched capacity filter (130). 25. Dispositif selon l'une des revendications I à 24, caractérfsé par le fait qu'il comprend un étage multiplicateur de fréquence comprenant un premier compteur (cul) qui compte les impulsions d'un signal d'horloge pendant une période du signal d'entrée, un registre (LI), des moyens (Q8-Q17, 33, 54, J5, J6, P7) qui divisent le contenu du premier compteur et transfèrent le résultat divisé dans le registre (L1) à la fin de la période de comptage, un second compteur (C2) qui compte les impulsions du même signal d'horloge, des moyens de comparaison (X0-X9) qui comparent le contenu du registre au contenu du second compteur et délivrent en sortie un signal de fréquence multiple de la fréquence du signal d'entrée, selon un facteur de multiplication égal au facteur de division. 25. Device according to one of claims I to 24, characterized in that it comprises a frequency multiplier stage comprising a first counter (ass) which counts the pulses of a clock signal during a period of the signal d input, a register (LI), means (Q8-Q17, 33, 54, J5, J6, P7) which divide the contents of the first counter and transfer the divided result to the register (L1) at the end of the period counter, a second counter (C2) counting the pulses of the same clock signal, comparing means (X0-X9) which compare the contents of the register with the contents of the second counter and output a frequency signal multiple of the frequency of the input signal, according to a multiplication factor equal to the division factor. 26. Dispositif selon la revendication 25, caractérisé par le fait que le signal (MR2) obtenu en sortie des moyens de comparaison est divisé par une bascule (57) puis recombiner par des portes logiques (PlI, P12) pour délivrer deux signaux d'horloge (Hl, H2) à fréquence multiple du signal d'entrée, sans recouvrement. 26. Device according to claim 25, characterized in that the signal (MR2) obtained at the output of the comparison means is divided by a flip-flop (57) and then recombined by logic gates (P11, P12) to deliver two signals of clock (H1, H2) with multiple frequency of the input signal, without overlap. 27. Dispositif selon la revendication 26,caractérisé par le 27. Device according to claim 26, characterized by the fait que les signaux d'horloge (HI, H2) pilotent un filtre à capacités that the clock signals (HI, H2) drive a capacitance filter commutées (130).  switched (130).
FR8714199A 1987-10-14 1987-10-14 DEVICE FOR SHAPING FREQUENTIAL ANALOG SIGNALS Expired - Fee Related FR2622071B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8714199A FR2622071B1 (en) 1987-10-14 1987-10-14 DEVICE FOR SHAPING FREQUENTIAL ANALOG SIGNALS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8714199A FR2622071B1 (en) 1987-10-14 1987-10-14 DEVICE FOR SHAPING FREQUENTIAL ANALOG SIGNALS

Publications (2)

Publication Number Publication Date
FR2622071A1 true FR2622071A1 (en) 1989-04-21
FR2622071B1 FR2622071B1 (en) 1993-06-25

Family

ID=9355824

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8714199A Expired - Fee Related FR2622071B1 (en) 1987-10-14 1987-10-14 DEVICE FOR SHAPING FREQUENTIAL ANALOG SIGNALS

Country Status (1)

Country Link
FR (1) FR2622071B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19946699B4 (en) * 1998-09-30 2004-07-08 Aisin Seiki K.K., Kariya Device for determining the speed of DC motors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4406265A (en) * 1982-03-26 1983-09-27 General Motors Corporation Peak combustion pressure controlled spark timing control system with engine speed dependent filter
JPS58164308A (en) * 1982-03-24 1983-09-29 Nec Corp Binary coding circuit
FR2538974A1 (en) * 1982-12-29 1984-07-06 Alps Electric Co Ltd Wave-forming circuit for vehicle engine monitoring apparatus
EP0124166A2 (en) * 1983-04-29 1984-11-07 Philips Electronics Uk Limited Waveform converter circuit
DE3518845A1 (en) * 1984-05-25 1985-11-28 Honda Giken Kogyo K.K., Tokio/Tokyo METHOD FOR DETECTING THE OPENING OF A THROTTLE VALVE IN A FULLY CLOSED POSITION IN AN INTERNAL COMBUSTION ENGINE
US4575677A (en) * 1984-05-25 1986-03-11 Mobil Oil Corporation Motor speed detector
US4578755A (en) * 1982-11-12 1986-03-25 Snap-On Tools Corporation Microprocessor controlled timing/tachometer apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164308A (en) * 1982-03-24 1983-09-29 Nec Corp Binary coding circuit
US4406265A (en) * 1982-03-26 1983-09-27 General Motors Corporation Peak combustion pressure controlled spark timing control system with engine speed dependent filter
US4578755A (en) * 1982-11-12 1986-03-25 Snap-On Tools Corporation Microprocessor controlled timing/tachometer apparatus
FR2538974A1 (en) * 1982-12-29 1984-07-06 Alps Electric Co Ltd Wave-forming circuit for vehicle engine monitoring apparatus
EP0124166A2 (en) * 1983-04-29 1984-11-07 Philips Electronics Uk Limited Waveform converter circuit
DE3518845A1 (en) * 1984-05-25 1985-11-28 Honda Giken Kogyo K.K., Tokio/Tokyo METHOD FOR DETECTING THE OPENING OF A THROTTLE VALVE IN A FULLY CLOSED POSITION IN AN INTERNAL COMBUSTION ENGINE
US4575677A (en) * 1984-05-25 1986-03-11 Mobil Oil Corporation Motor speed detector

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 7, no. 288 (E-218)[1433], 22 décembre 1983; & JP-A-58 164 308 (NIPPON DENKI K.K.) 29-09-1983 *
TOUTE L'ELECTRONIQUE, no. 415, novembre 1976, pages 49-53, Paris, FR; Ch.BURNIAUX: "Amplificateurs programmables: conception et applications" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19946699B4 (en) * 1998-09-30 2004-07-08 Aisin Seiki K.K., Kariya Device for determining the speed of DC motors

Also Published As

Publication number Publication date
FR2622071B1 (en) 1993-06-25

Similar Documents

Publication Publication Date Title
FR2568014A1 (en) PULSE-SHAPED PULSE DETECTION DEVICE AND PULSE-SHAPED PULSE SUPPRESSION DEVICE WITH PULSE-SHAPED DEVICE DETECTION DEVICE
FR2578701A1 (en) DEVICE FOR DETECTING A PULSE TRAIN IN NOISE AND APPLICATION TO AN EMR SYSTEM
EP0346211A1 (en) Touch switch using the properties of a liquid crystal
FR2622071A1 (en) Device for shaping analogue frequency signals
CA1191613A (en) Electronic measuring device with accelerated low-pass filtering, particularly for the scales
EP0267422B1 (en) Method and device for assisting at phase-locked loop acquisition
FR2622070A1 (en) Device for shaping analogue frequency signals of top dead centre type
EP0230817A1 (en) Device for elaborating a speed signal of unlimited resolution and without undulation originating from an inductive position detector
FR2461958A1 (en) PHASE COMPARISON CIRCUIT
FR2542529A1 (en) LINEAR INTERPOLATION PULSE NOISE REDUCTION CIRCUIT WITH WHITE NOISE INSENSITIVITY
EP0519805B1 (en) Detection of the voltage between phases in an alternator-regulator
EP0358145B1 (en) Screened tension-measuring appliance for a triphase installation
EP0521742A1 (en) Electronic delay measuring device
FR2473637A1 (en) IGNITION INSTALLATION FOR INTERNAL COMBUSTION ENGINES
EP0465334B1 (en) Apparatus and method for filtering electrical signals, in particular for driving crossed-coil instruments
EP0267072A1 (en) Circuit for processing electric signals, particularly for shaping motor vehicle sensor signals
JP2000206128A (en) Wheel speed detecting device
FR2697696A1 (en) Driving switched reluctance motor without rotor position sensor - using HF carrier injection in selected series resonant phase circuit to produce switching control signal
FR2607594A1 (en) FREQUENCY-VOLTAGE CONVERTER
JP2553680B2 (en) Digital signal processing circuit
FR2576421A1 (en) CAPACITY-FREQUENCY TRANSDUCER, IN PARTICULAR FOR CAPACITIVE SENSORS
EP0660116B1 (en) Device for measuring the rotational speed of an internal combustion engine, especially for motor vehicle
FR2660429A1 (en) DEVICE FOR SHAPING A PULSE SENSOR SIGNAL.
FR2642586A1 (en) Device for shaping frequency analog signals, exhibiting useful pulses of positive or negative polarity
EP0404642B1 (en) Repeater apparatus for rotational movement

Legal Events

Date Code Title Description
ST Notification of lapse