FR2619972A1 - Differential amplifier stage and circuit configurations using such a stage - Google Patents
Differential amplifier stage and circuit configurations using such a stage Download PDFInfo
- Publication number
- FR2619972A1 FR2619972A1 FR8712097A FR8712097A FR2619972A1 FR 2619972 A1 FR2619972 A1 FR 2619972A1 FR 8712097 A FR8712097 A FR 8712097A FR 8712097 A FR8712097 A FR 8712097A FR 2619972 A1 FR2619972 A1 FR 2619972A1
- Authority
- FR
- France
- Prior art keywords
- stage
- transistors
- transistor
- differential
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
La présente invention a pour objet un étage amplificateur différentiel formé par des éléments électroniques tels que des transistors bipolaires, tubes électroniques ou transistors à effet de champs, du type comprenant deux éléments électroniques notamment des transistors dont les bases et les collecteurs constituent respectivement les entrées et les sorties de l'étage et dont les émetteurs sont alimentés en courant à partir d'une source de courant continue, et des configurations de circuits utilisant un tel étage amplificateur différentiel. The subject of the present invention is a differential amplifier stage formed by electronic elements such as bipolar transistors, electronic tubes or field effect transistors, of the type comprising two electronic elements in particular transistors whose bases and collectors respectively constitute the inputs and the outputs of the stage and the transmitters of which are supplied with current from a direct current source, and circuit configurations using such a differential amplifier stage.
Dans les étages amplificateurs différentiels connus de ce type, les émetteurs des deux éléments électroniques, en général des transistors, sont réunis et reliés à la source de courant. Dans une telle configuration la pente de commutation dI/dU est égale à 1/re où re = tgI. ~ Pour que la commutation d'un tel étage se fasse dans des conditions admissibles (par exemple jusqu'à un courant de 5 à partir de 1o > il faut que la tension d'entrée soit environ 3 tG ce qui représente approximativement 90 mV pour Wo = 30 mV, valeur qui croit encore avec l'élévation de la température. D'autre part, le coefficient d'amplification de la tension d'entrée par rapport à la tension à une sortie est égale à 1/2.Entre les deux sorties il est égale à 1. In the known differential amplifier stages of this type, the emitters of the two electronic elements, in general transistors, are combined and connected to the current source. In such a configuration the switching slope dI / dU is equal to 1 / re where re = tgI. ~ For the switching of such a stage to be carried out under admissible conditions (for example up to a current of 5 from 1o> the input voltage must be approximately 3 tG which represents approximately 90 mV for Wo = 30 mV, a value which increases further with the rise in temperature. On the other hand, the coefficient of amplification of the input voltage compared to the voltage at an output is equal to 1/2. two outputs it is equal to 1.
Les étages amplificateurs différentiels connus présentent ainsi des inconvénients considérables dans la mesure où la tension d'entrée nécessaire pour une commutation de l'étage est trop grande pour de nombreuses applications, notamment dans le domaine numérique, et le coefficient d'amplication en fonction de la tension est trop petit pour des applications analogiques. The known differential amplifier stages thus have considerable drawbacks insofar as the input voltage required for switching the stage is too large for many applications, in particular in the digital domain, and the amplification coefficient as a function of the voltage is too small for analog applications.
La présente invention a pour objectif de proposer un étage amplificateur différentiel qui ne présente plus les inconvénients qui viennent d'être énoncés. The object of the present invention is to propose a differential amplifier stage which no longer has the drawbacks which have just been stated.
Pour atteindre ce but, un étage différentiel selon l'invention est caractérisé en ce que l'émetteur de chacun de ces deux transistors principaux est relié au collecteur d'un transitor supplémentaire dont la base est reliée à l'émetteur de l'autre émetteur principal, tandis que les émetteurs des deux émetteurs supplémentaires sont réunis et connectés à la source de courant. To achieve this goal, a differential stage according to the invention is characterized in that the transmitter of each of these two main transistors is connected to the collector of an additional transitor whose base is connected to the transmitter of the other transmitter main, while the transmitters of the two additional transmitters are combined and connected to the current source.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre d'un étage amplificateur différentiel de l'invention et d'une pluralité d'utilisations d'un tel étage, en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple et dans lesquels
- la figure 1 est un schéma bloc d'un étage amplificateur différentiel selon la présente invention
- la figure 2 est une courbe caractéristique et illustre la pente différentielle d'un étage selon la figure 1 par rapport à un étage différentiel classique
- la figure 3 donne le schéma d'un étage différentiel selon l'invention, adapté pour présenter un coefficient d'amplification pouvant aller jusqu'à l'infini ;;
- les figure 4 à 9 et 11 illustrent les schémas de plusieurs amplificateurs utilisant un étage différentiel selon l'invention
- la figure 10 donne le schéma d'une source de courant stabilisée utilisable dans un amplificateur selon la figure 9
- les figures 12, 13, 15, 16, 19 et 20 donnent des schémas de configurations de circuit formant des éléments logiques utilisant un étage différentiel selon l'invention
- la figure 14 montre un circuit déclencheur utilisant un étage différentiel selon l'invention ; et
- les figures 17,18 et 21 montrent des schémas de circuits additionneurs utilisant un étage différentiel selon la présente invention.The invention will be better understood and other objects, characteristics, details and advantages thereof will appear more clearly during the explanatory description which follows of a differential amplifier stage of the invention and of a plurality of uses of such a stage, with reference to the appended schematic drawings given solely by way of example and in which
- Figure 1 is a block diagram of a differential amplifier stage according to the present invention
- Figure 2 is a characteristic curve and illustrates the differential slope of a stage according to Figure 1 compared to a conventional differential stage
- Figure 3 gives the diagram of a differential stage according to the invention, adapted to present an amplification coefficient which can go up to infinity ;;
- Figures 4 to 9 and 11 illustrate the diagrams of several amplifiers using a differential stage according to the invention
- Figure 10 gives the diagram of a stabilized current source usable in an amplifier according to Figure 9
- Figures 12, 13, 15, 16, 19 and 20 give diagrams of circuit configurations forming logic elements using a differential stage according to the invention
- Figure 14 shows a trip circuit using a differential stage according to the invention; and
- Figures 17,18 and 21 show diagrams of adder circuits using a differential stage according to the present invention.
En se référant à la figure 1, on constate qu'un étage amplificateur différentiel selon l'invention comprend deux transistors principaux T1,T2 dont les bases constituent les deux entrées El et E2 de l'étage. Les émetteurs des transistors T1, T2 sont reliés respectivement aux collecteurs des transistors supplémentaires T3 et R4 dont les émetteurs sont réunis et reliés à une source de courant formée par exemple par un transistor T5. Les bases des transistors T3 et T4 sont reliées respectivement aux émetteurs des transistors T2 et T1. Les deux sorties de l'étage sont désignées par S1,
S2. La charge des circuits collecteurs peut etre formée par une résistance R1 ou un transistor T6 monté en diode.Referring to Figure 1, we see that a differential amplifier stage according to the invention comprises two main transistors T1, T2 whose bases constitute the two inputs El and E2 of the stage. The emitters of the transistors T1, T2 are respectively connected to the collectors of the additional transistors T3 and R4, the emitters of which are joined together and connected to a current source formed for example by a transistor T5. The bases of the transistors T3 and T4 are connected respectively to the emitters of the transistors T2 and T1. The two outputs of the floor are designated by S1,
S2. The load of the collector circuits can be formed by a resistor R1 or a transistor T6 mounted as a diode.
Le rapport de la tension de commande d'entrée Ubl du transistor T1 et du courant collecteur i Cl de ce transistor peut être exprimé par la formule suivante
où les termes Cc î, d 3et X 4sont des coefficients d'amplification du courant des transistors T1, T3 et T4 (#=ic/ie) et Wo =kT /q, k étant la constante de
BOLTZMANN, T la température et q étant la charge élémentaire. 1o désigne le courant de la source de courant T5. Si X 1 = X3 = t4 = Mç , la formule devient
where the terms Cc î, d 3 and X 4 are coefficients of amplification of the current of transistors T1, T3 and T4 (# = ic / ie) and Wo = kT / q, k being the constant of
BOLTZMANN, T the temperature and q being the elementary charge. 1o designates the current of the current source T5. If X 1 = X3 = t4 = Mç, the formula becomes
La figure 2 représente le courant i /IoXen fonction de la tension ubl/ po .La courbe 1 indique le rapport courant/tension d'entrée de l'étage amplificateur différentiel selon l'invention, tandis que la courbe 2 représente ce même rapport pour un étage différentiel connu, dans lequel les émetteurs des transistors T1 et T2 seraient réunis et directement reliés à la source de courant T5. En comparant les deux figures, on constate que la pente différentielle au niveau deicl/Io =0,5 est beaucoup plus important dans le cas de l'invention que pour un étage classique. De plus, dans le cas de l'invention, contrairement au cas d'un étage classique, la pente différentielle est négative. Il ressort des formules précédentes que le gain en courant d'un étage différentiel selon l'invention est ss/2 soit celui d'une étage connu, ss désignant ce gain.Ainsi si l'on emploie des transistors ayant un coefficient ss = 100, l'amplification est de 50. Par conséquent, pour produire une commutation complète d'un étage selon l'invention (entre des valeurs 1 et O de icl/Io t ) il suffit une tension d'entrée de l'ordre de 1,8 millivolt. On constate en outre que la dérive des paramètres de chargement et de la source de courant diminuent d'un nombre correspondant de fois par rapport à un étage classique. FIG. 2 represents the current i / IoX as a function of the voltage ubl / in. Curve 1 indicates the current / input voltage ratio of the differential amplifier stage according to the invention, while curve 2 represents this same ratio for a known differential stage, in which the emitters of transistors T1 and T2 would be combined and directly connected to the current source T5. By comparing the two figures, it can be seen that the differential slope at deicl / Io = 0.5 is much greater in the case of the invention than for a conventional stage. In addition, in the case of the invention, unlike the case of a conventional stage, the differential slope is negative. It follows from the above formulas that the current gain of a differential stage according to the invention is ss / 2 or that of a known stage, ss denoting this gain. Thus if transistors having a coefficient ss = 100 are used , the amplification is 50. Consequently, to produce a complete switching of a stage according to the invention (between values 1 and O of icl / Io t) an input voltage of the order of 1 is sufficient , 8 millivolt. It is further noted that the drift of the loading parameters and of the current source decrease by a corresponding number of times compared to a conventional stage.
La pente différentielle négative de l'étage selon l'invention signifie que la résistance d'entrée de cet étage est négative. En disposant en amont de chaque entrée El, E2 de l'étage selon l'invention une configuration en émetteur suiveur utilisant les transistors respectivement T7, T8, comme cela est indiqué à la figure 3, on peut augmenter la résistance d'entrée d'un étage différentiel selon l'invention de façon que les coefficients d'amplification de la tension seraient infinis lorsque la résistance de sortie des transistors émetteurs suiveurs, qui est positive, égale à la grandeur des résistances d'entrée négatives de l'étage différentiel. Un circuit du type représenté à la figure 3 peut ainsi etre utilisé avantageusement dans des comparateurs différentiels. The negative differential slope of the stage according to the invention means that the input resistance of this stage is negative. By having upstream of each input E1, E2 of the stage according to the invention a configuration in emitter follower using the transistors respectively T7, T8, as indicated in FIG. 3, it is possible to increase the input resistance of a differential stage according to the invention so that the voltage amplification coefficients would be infinite when the output resistance of the follower emitting transistors, which is positive, equal to the magnitude of the negative input resistors of the differential stage. A circuit of the type shown in Figure 3 can thus be used advantageously in differential comparators.
En se repportant aux figures 4 à 21 on décrira ci-après un certain nombre de circuits qui utilisent tous un étage différentiel I tel que représenté à la figure 1. Referring to FIGS. 4 to 21, a number of circuits will be described below which all use a differential stage I as shown in FIG. 1.
Sur ces figures, les composantes circuit identiques ou similaires portent les mêmes références.In these figures, identical or similar circuit components have the same references.
La figure 4 montre un amplificateur dont l'entrée est formée par l'entrée El de l'étage différentiel I, c'est à dire par la base du transistor
T1. La sortie S3 de l'amplificateur est formée par la deuxième entrée E2 de l'étage différentiel I. Entre la sortie S2 de l'étage et la sortie S3 de l'amplificateur est monté un étage amplificateur comprenant deux transistors T9 et T10 du type complémentaire à celui des transistors T1 à T4 de l'étage différentiel I. Plus précisément la sortie S2 est reliée à la base du transistor T9 dont l'émetteur et le collecteur sont reliés respectivement à la borne d'alimentation 0 par l'intermédiaire d'une résistance R2 et à la sortie S3, c'est à dire la base du transistor T2.La borne de sortie S3 est également reliée au collecteur du transistor T10 dont la base et l'émetteur sont reliés respectivement à l'émetteur du transistor T9 et à la borne 0 de la source d'alimentation.FIG. 4 shows an amplifier whose input is formed by the input El of the differential stage I, that is to say by the base of the transistor
T1. The output S3 of the amplifier is formed by the second input E2 of the differential stage I. Between the output S2 of the stage and the output S3 of the amplifier is mounted an amplifier stage comprising two transistors T9 and T10 of the type complementary to that of the transistors T1 to T4 of the differential stage I. More precisely, the output S2 is connected to the base of the transistor T9, the emitter and the collector of which are respectively connected to the supply terminal 0 via d a resistor R2 and at the output S3, that is to say the base of the transistor T2.The output terminal S3 is also connected to the collector of the transistor T10 whose base and the emitter are connected respectively to the emitter of the transistor T9 and to terminal 0 of the power source.
La figure 5 montre un amplificateur ayant deux entrées qui sont formées par les entrées El et E2 d'un étage différentiel I selon la figure 1. Les charges dans les circuits collecteurs des transistors T1, T2 de l'étage I sont formés par des transistors T6 montés en diode. Un étage III formé par deux transistors montés en émetteurs suiveurs transfèrent la tension de travail de la sortie du transistor T2 de l'étage différentiel I à un niveau approprié pour un étage amplificateur IV. Cet amplificateur, en utilisant comme charge de l'étage différentiel I des transistors T6 montés en diode permet d'éliminer l'influence des variations du courant d'alimentation et des charges tel que des résistances de grandes valeurs tout en permettant de travailler dans une gamme importante de tension d'alimentation de par exemple 30 à 3 volt grâce au transfert approprié du point de travail. FIG. 5 shows an amplifier having two inputs which are formed by the inputs El and E2 of a differential stage I according to FIG. 1. The charges in the collector circuits of the transistors T1, T2 of the stage I are formed by transistors T6 diode mounted. A stage III formed by two transistors mounted as follower transmitters transfer the working voltage of the output of the transistor T2 of the differential stage I to a level suitable for an amplifier stage IV. This amplifier, using diode-mounted transistors T6 as the load of the differential stage I, eliminates the influence of variations in the supply current and loads such as resistors of large values while allowing work in a large supply voltage range of for example 30 to 3 volts thanks to the appropriate transfer of the work point.
La figure 6 montre une façon avantageuse d'utiliser un étage amplificateur différentiel I comme premier étage d'un amplificateur opérationnel. On constate que les entrées E3 et E4 sont reliées aux émetteurs des transistors principaux T1 et T2 dont les bases sont réunies et reliées au collecteur de transistors Tll formant source de courant. Un deuxième transistor T12 produit le courant de base au transistor
T5 qui constitue la source de courant continu pour l'étage différentiel I. Les sorties de l'amplificateur sont formées par les sorties S1, S2 de l'étage différentiel.FIG. 6 shows an advantageous way of using a differential amplifier stage I as the first stage of an operational amplifier. It can be seen that the inputs E3 and E4 are connected to the emitters of the main transistors T1 and T2, the bases of which are joined and connected to the collector of transistors T11 forming a current source. A second transistor T12 produces the base current to the transistor
T5 which constitutes the direct current source for the differential stage I. The outputs of the amplifier are formed by the outputs S1, S2 of the differential stage.
L'amplificateur selon la figure 6 permet de faire en sorte, en prévoyant un courant de base ib pour les transistors T3 et T4, que la différence des tensions aux sorties Si et S2 soit O tout en assurant un courant d'entrée aux entrées El et E2 égale à O. Le montage selon la figure 6 assure ainsi une neutralisation du courant de polarisation d'entrée. Il est à noter dans cet amplificateur à compensation du courant de polarisation d'entrée que le transistor T12 produit un courant de base pour le transistor T5 qui est égal à 2ib tandis que le courant de base pour les transistors T1 et T2, fourni par le transistor T10 est égal à 2 ib i s quand le courant fourni par le transistor T5 est égale à 2 ib . The amplifier according to FIG. 6 makes it possible, by providing a base current ib for the transistors T3 and T4, that the difference of the voltages at the outputs Si and S2 is O while ensuring an input current at the inputs El and E2 equal to O. The assembly according to FIG. 6 thus ensures neutralization of the input bias current. It should be noted in this amplifier for compensating the input bias current that the transistor T12 produces a base current for the transistor T5 which is equal to 2ib while the base current for the transistors T1 and T2, supplied by the transistor T10 is equal to 2 ib is when the current supplied by transistor T5 is equal to 2 ib.
La figure 7 montre également un montage pouvant servir de premier étage d'un amplificateur opérationnel, avec en compensation du courant de polarisation d'entrée et du courant de décalage d'entrée. Les entrées de l'amplificateur sont formées par les entrées El et E2 de l'étage différentiel I. Les sorties de l'amplificateur sont formées par les sorties S1 et S2 de cet étage. On constate que dans cette structure symétrique de l'amplificateur, chaque sortie S1 ou S2 est reliée à l'émetteur d'un transistor supplémentaire T14, dont le collecteur est relié à la borne positive 0 de la source d'alimentation (l'étage différentiel utilise des transistors du type NPN).La base du transistor T14 du type NPN est reliée au collecteur et à la base d'un transistor T15 du type complémentaire au transistor T14 c'est à dire du type PNP. L'émetteur de ce transistor monté par conséquent en ~diode est relié à la borne positive de l'alimentation. Un autre transistor supplémentaire T16, également du type PNP est relié par son émetteur et sa base respectivement à l'émetteur et la base du transistor T15, tandis que son collecteur sert de source de courant de base du transistor T1 de l'étage différentiel. Ainsi cet amplificateur utilise une charge en forme d'une diode et le transistor de charge renvoie un courant en miroir sur le transistor correspondant de l'étage différentiel, ce qui permet la compensation des courants de polarisation et de décalage d'entrée.Les transistors de courant en miroir permettent en outre d'augmenter les résistances équivalentes de charge d'un facteur 2 et le coefficient d'amplification de la tension croit de façon correspondante. FIG. 7 also shows an assembly which can serve as the first stage of an operational amplifier, with compensation for the input bias current and the input offset current. The inputs of the amplifier are formed by the inputs El and E2 of the differential stage I. The outputs of the amplifier are formed by the outputs S1 and S2 of this stage. It can be seen that in this symmetrical structure of the amplifier, each output S1 or S2 is connected to the emitter of an additional transistor T14, the collector of which is connected to the positive terminal 0 of the power source (the stage differential uses NPN type transistors). The base of transistor T14 of NPN type is connected to the collector and to the base of a transistor T15 of the complementary type to transistor T14 i.e. of PNP type. The emitter of this transistor therefore mounted in ~ diode is connected to the positive terminal of the power supply. Another additional transistor T16, also of the PNP type, is connected by its emitter and its base respectively to the emitter and the base of the transistor T15, while its collector serves as the base current source of the transistor T1 of the differential stage. Thus this amplifier uses a charge in the form of a diode and the charge transistor returns a current in mirror on the corresponding transistor of the differential stage, which allows the compensation of the bias currents and input offset. current mirrors also allow the equivalent load resistances to be increased by a factor of 2 and the voltage amplification coefficient increases correspondingly.
La figure 8 illustre un amplificateur avec compensation des courants de polarisation et de décalage d'entrée, les entrées El et E2 de l'étage amplificateur différentiel I servant d'entrées de l'amplificateur. Le montage est symétrique et le collecteur du transistor principal T1 de l'étage I est relié à l'émetteur d'un transistor T18 dont le collecteur est relié à l'émetteur d'un transistor T19, tandis que la base du transistor 18 est connectée au collecteur d'un transistor T20 et aux bases réunies de ce dernier et d'un transistor T21. Le collecteur de ce dernier est relié à l'entrée El tandis que son émetteur est connecté à l'émetteur du transistor
T20 et à la base du transistor T19.Le collecteur de ce dernier qui constitue une sortie désignée par S4 de l'amplificateur est reliée. par l'intermédiaire d'un transistor T22 monté en diode à la borne positive O de la source d'alimentation. Les transistors T22, T19 et T18 sont du même type de conductivité que les transistors de l'étage I, c'est à dire du type NPN, tandis que les transistors T21 et T20 sont du type complémentaire, c'est à dire du type PNP. Entre la base du transistor T19 et la borne négative -U de la source d'alimentation est montée une série de quatre transistors T23 à T26 du type PNP. On constate que l'émetteur du transistor T26 est relié à la base du transistor Tl9 tandis que la base du transistor
T23 est reliée au collecteur du transistor T5 formant source de courant pour l'étage différentiel I. Les collecteurs des quatre transistors T23 à T26 sont reliés à la borne négative de la source d'alimentation, tandis que leurs émetteurs sont connectés chacun au collecteur d'un transistor supplémentaire du type PNP formant source de courant, relié par son émetteur à la borne positive de la source d'alimentation. Les bases de ces transistors supplémentaires non référencés sont réunis.FIG. 8 illustrates an amplifier with compensation for input bias and offset currents, the inputs El and E2 of the differential amplifier stage I serving as amplifier inputs. The assembly is symmetrical and the collector of the main transistor T1 of stage I is connected to the emitter of a transistor T18 whose collector is connected to the emitter of a transistor T19, while the base of the transistor 18 is connected to the collector of a transistor T20 and to the combined bases of the latter and of a transistor T21. The collector of the latter is connected to the input El while its emitter is connected to the emitter of the transistor
T20 and at the base of transistor T19. The collector of the latter which constitutes an output designated by S4 of the amplifier is connected. by means of a transistor T22 mounted as a diode at the positive terminal O of the power source. The transistors T22, T19 and T18 are of the same type of conductivity as the transistors of stage I, that is to say of the NPN type, while the transistors T21 and T20 are of the complementary type, that is to say of the type PNP. Between the base of the transistor T19 and the negative terminal -U of the power source is mounted a series of four transistors T23 to T26 of the PNP type. It can be seen that the emitter of transistor T26 is connected to the base of transistor Tl9 while the base of transistor
T23 is connected to the collector of transistor T5 forming a current source for the differential stage I. The collectors of the four transistors T23 to T26 are connected to the negative terminal of the power source, while their emitters are each connected to the collector d an additional PNP type transistor forming a current source, connected by its emitter to the positive terminal of the power source. The bases of these non-referenced additional transistors are gathered.
On comprend que ce montage assure une isolation complète de tout le groupe de transistors T1 à T9 des variations de la tension. La configuration des transistors 23 à 26 procure une parfaite stabilisation de la tension, par exemple contre les effets de la température. On note aussi qu'un changement du courant I n'entraîne pas un changement de la tension de polarisation d'entrée. Concernant les courants qui traversent ce montage, on a indiqué à la figure 8 que le transistor T5 formant source de courant fournit un courant égal à 21.Par conséquent chacun des transitors principaux T1, T2 de l'étage différentiel I est traversé par un courant de collecteur égal à I tandis que le courant de collecteur du transistor 21 qui s'écoule dans la base du transistor T1 est égale à (1-i)I. On constate que cet amplificateur utilise le principe de configuration de transistors en miroir. Il est encore à noter dans ce schéma qu'il n'y a pas de résistances, ce qui permet de réduire les courants de l'étage différentiel et les courants d'entrée. It is understood that this arrangement provides complete isolation of the entire group of transistors T1 to T9 from voltage variations. The configuration of transistors 23 to 26 provides perfect stabilization of the voltage, for example against the effects of temperature. It is also noted that a change in current I does not cause a change in the input bias voltage. Concerning the currents which cross this assembly, it was indicated in figure 8 that the transistor T5 forming current source provides a current equal to 21. Consequently each current of the main transistors T1, T2 of the differential stage I is crossed by a current of collector equal to I while the collector current of transistor 21 which flows in the base of transistor T1 is equal to (1-i) I. It can be seen that this amplifier uses the principle of configuration of mirror transistors. It should also be noted in this diagram that there are no resistors, which makes it possible to reduce the currents of the differential stage and the input currents.
La figure 9 présente un amplificateur avec compensation des courants de polarisation et de décalage d'entrée, dont la structure est similaire à celle illustrée à la figure 8, mais qui n'utilise que des transistors d'un même type de conductivité, à savoir du type NPN dans l'exemple représenté, ce qui procure une stabilisation plus fine que dans le cas de l'amplificateur selon la figure 8. Par rapport à la structure selon cette dernière, la configuration des transistors T18, T20 et T21 est remplacée par un seul transistor T27 monté en diode, dont l'émetteur est maintenant relié à la base du transistor principal T1 et ainsi à l'entrée de l'emplificateur constituée par l'entrée El de l'étage différentiel I. La base et le collecteur réunis du transistor 21 sont reliés au collecteur du transistor T2 de' l'étage différentiel I. FIG. 9 shows an amplifier with compensation for input bias and offset currents, the structure of which is similar to that illustrated in FIG. 8, but which only uses transistors of the same type of conductivity, namely of the NPN type in the example shown, which provides finer stabilization than in the case of the amplifier according to FIG. 8. With respect to the structure according to the latter, the configuration of the transistors T18, T20 and T21 is replaced by a single transistor T27 mounted as a diode, the emitter of which is now connected to the base of the main transistor T1 and thus to the input of the amplifier constituted by the input El of the differential stage I. The base and the collector of transistor 21 are connected to the collector of transistor T2 of the differential stage I.
Bien entendu le collecteur du transistor T1 est relié de la même manière à un transistor T27 associé à l'entrée E2 de l'étage différentiel et donc à la deuxième entrée de l'amplificateur. La base du transistor 19 dont l'émetteur est relié au collecteur du transistor T1 est relié à une chaîne étalon V formée par un montage en série de plusieurs transistors, à savoir des transistors T28 à
T31, qui imitent la structure de la configuration des transistors entre la base du transistor T19 et les émetteurs réunis des transistors T3 et T4 de l'étage différentiel I.On constate notamment que le transistor
T28 est monté en diode, avec la base et le collecteur réunis reliés à sa base du transistor 19, tandis que l'émetteur de ce transistor T28 est relié à une configuration des deux transistors T29 et T30 qui correspond au montage des transistors T27 et T1 de l'étage amplificateur. Le transitor T31 également monté en diode est relié par son collecteur réuni à sa base à l'émetteur dudit transistor T30, tandis que l'émetteur du transistor T31 est relié à une entrée d'un étage VI qui présente la configuration de l'étage amplificateur différentiel I et dont l'autre entrée est connectée aux émetteurs réunis des transistors T3 et T4 de l'étage I.Of course, the collector of transistor T1 is connected in the same way to a transistor T27 associated with the input E2 of the differential stage and therefore with the second input of the amplifier. The base of transistor 19 whose emitter is connected to the collector of transistor T1 is connected to a standard chain V formed by a series connection of several transistors, namely transistors T28 to
T31, which imitate the structure of the configuration of the transistors between the base of the transistor T19 and the emitters joined together of the transistors T3 and T4 of the differential stage I. We note in particular that the transistor
T28 is mounted as a diode, with the base and the collector combined connected to its base of transistor 19, while the emitter of this transistor T28 is connected to a configuration of the two transistors T29 and T30 which corresponds to the mounting of transistors T27 and T1 of the amplifier stage. The transistor T31 also mounted as a diode is connected by its collector joined at its base to the emitter of said transistor T30, while the emitter of transistor T31 is connected to an input of a stage VI which presents the configuration of the stage differential amplifier I and the other input of which is connected to the combined transmitters of the transistors T3 and T4 of stage I.
Le montage VI assure que les tensions à ses deux entrées sont identiques, c'est à dire que la tension entre les émetteurs réunis T3 et T4 et la base du transistor T19 est toujours égale à la tension entre les bornes de la chaîne étalon. Une source de courant S est montée entre la borne positive de la source d'alimentation de l'amplificateur et la base du transistor T19 qui est relié au collecteur du transistor T1 du montage VI. Pour faciliter la compréhension de l'amplificateur selon la figure 9, on a indiqué les valeurs de courant significatives. Il est aussi à noter pour la compréhension que ce qui compte c'est la densité des courants.The assembly VI ensures that the voltages at its two inputs are identical, that is to say that the voltage between the combined emitters T3 and T4 and the base of the transistor T19 is always equal to the voltage between the terminals of the standard chain. A current source S is mounted between the positive terminal of the power source of the amplifier and the base of the transistor T19 which is connected to the collector of the transistor T1 of the assembly VI. To facilitate understanding of the amplifier according to FIG. 9, the significant current values have been indicated. It should also be noted for understanding that what matters is the density of the currents.
En effet, c'est la densité du courant dans la channe étalon V qui est égale à la densité du courant dans la partie d'amplificateur, dans les conditions représentées. Indeed, it is the current density in the standard channel V which is equal to the current density in the amplifier part, under the conditions shown.
La figure 10 montre un montage formant une source de courant stabilisé, qui peut être utilisé par exemple dans l'amplificateur selon la figure 9 à la place de la source S et comporte un étage amplificateur différentiel I selon l'invention. Le montage selon la figure 10 comprend essentiellement un élément T du type transistor à effet de champs ou transistor-unijonction qui fournit un courant de sortie Is stabilisé. FIG. 10 shows an arrangement forming a stabilized current source, which can be used for example in the amplifier according to FIG. 9 in place of the source S and comprises a differential amplifier stage I according to the invention. The assembly according to FIG. 10 essentially comprises an element T of the field effect transistor or transistor-junction type which supplies a stabilized output current Is.
L'électrode formant source du transistor T est relié aux émetteurs réunis de deux transistors T33, T34 qui sont tous les deux montés en diode et connectés par leurs bases et collecteurs réunis à la borne positive de la source d'alimentation. La source du transistor T est également reliée à la base d'un transistor T35 dont l'émetteur est connecté à la fois à la borne d'entrée E2 de l'étage différentiel I et au collecteur d'un transistor T36 dont la base est reliée à la base du transistor T5 formant source de courant de l'étage amplificateur I et à la base d'un transistor T37 le collecteur duquel est connecté à la première entrée El de l'étage différentiel I et à l'émetteur d'un transistor
T38.Le collecteur de ce transistor est relié à la borne positive de la source d'alimentation tandis que sa base est reliée par l'intermédiaire d'un transistor T39 monté en diode à cette même borne positive. On constate en outre que le collecteur du transistors T1 de l'étage différentiel I est relié à l'électrode de grille du transistor T et à la borne positive de l'alimentation par l'intermédiaire d'un transistor T40 monté en diode. Il est à noter que tous les transistors sont du même type de conductivité, à savoir du type NPN dans l'exemple représenté.The source electrode of transistor T is connected to the joined emitters of two transistors T33, T34 which are both mounted as a diode and connected by their bases and collectors joined to the positive terminal of the power source. The source of transistor T is also connected to the base of a transistor T35, the emitter of which is connected both to the input terminal E2 of the differential stage I and to the collector of a transistor T36, the base of which is connected to the base of the transistor T5 forming the current source of the amplifier stage I and to the base of a transistor T37 the collector of which is connected to the first input El of the differential stage I and to the emitter of a transistor
The collector of this transistor is connected to the positive terminal of the power source while its base is connected by means of a transistor T39 mounted as a diode to this same positive terminal. It is further noted that the collector of the transistors T1 of the differential stage I is connected to the gate electrode of the transistor T and to the positive terminal of the power supply via a transistor T40 mounted as a diode. It should be noted that all the transistors are of the same type of conductivity, namely of the NPN type in the example shown.
Dans cette structure de source de courant stabilisé, les courants aux entrées El et E2 de l'étage différentiel I sont en principe identiques dans la mesure où les circuits à leur base sont les mêmes. En effet en utilisant dans le circuit de source du transistor T et dans le circuit de base du transistor T35 les deux transistors T33 et T34, on crée pour le transistor T35 les mêmes conditions d'alimentation en courant de base que pour le transistor T38 (un des transistors T33, T34 correspondant au transistor T39). Lorsqu'il y a un déséquilibre, le collecteur du transistor T1 agit sur la grille du transistor formant source de courant T de façon à assurer un rééquilibrage. In this stabilized current source structure, the currents at the inputs El and E2 of the differential stage I are in principle identical insofar as the circuits at their base are the same. Indeed by using in the source circuit of transistor T and in the basic circuit of transistor T35 the two transistors T33 and T34, the same basic power supply conditions are created for transistor T35 as for transistor T38 ( one of the transistors T33, T34 corresponding to the transistor T39). When there is an imbalance, the collector of transistor T1 acts on the gate of the transistor forming current source T so as to ensure rebalancing.
La figure 11 représente schématiquement un amplificateur qui, dans le but d'améliorer la compensation pour des signaux en phase, est formés par deux étages amplificateurs différentiels I selon l'invention. On constate que les deux entrées de l'amplificateur sont formées par les entrées El non inversées des étages I, tandis que leurs sorties inversées E2 sont réunies et reliées à une source de tension étalon Ue pouvant être réalisée par exemple des manières qui ont été décrites en se référant aux figures telles que les figures 8 et 9. Les sorties S1 non inversées des deux étages sont également réunies et reliées à une source de courant S. L'amplificateur représentré à la figure 11 possède deux sorties constituées par les deux sorties S2 des étages différentiels I. FIG. 11 schematically represents an amplifier which, with the aim of improving compensation for signals in phase, is formed by two differential amplifier stages I according to the invention. It can be seen that the two inputs of the amplifier are formed by the non-inverted inputs El of the stages I, while their inverted outputs E2 are combined and connected to a standard voltage source Ue which can be produced for example in the ways which have been described with reference to the figures such as FIGS. 8 and 9. The non-inverted outputs S1 of the two stages are also combined and connected to a current source S. The amplifier shown in FIG. 11 has two outputs constituted by the two outputs S2 differential stages I.
En raison de la très grande pente différentielle et de la tension très faible nécessaire pour sa commutation d'un état de fonctionnement stable à une autre, comme cela ressort de la figure 2, l'étage amplificateur différentiel I selon l'invention est particulièrement propice pour la réalisation d'éléments de circuit logique. En effet, comme cela était indiqué plus haut, une tension externe de commande d'une valeur d'un dixième ou même d'un centième de volt est suffisante pour assurer la commutation d'un étage différentiel. Due to the very large differential slope and the very low voltage required for its switching from one stable operating state to another, as shown in FIG. 2, the differential amplifier stage I according to the invention is particularly favorable. for making logic circuit elements. Indeed, as indicated above, an external control voltage of a value of one tenth or even one hundredth of a volt is sufficient to ensure the switching of a differential stage.
La figure 12 illustre la structure d'un élément logique de majorité "2 sur 3" qui comprend essentiellement un étage amplificateur différentiel I selon l'invention. On constate qu'aux transistors T1 et
T2 du circuit selon la figure 1 sont montés en parallèle respectivement deux transistors supplémentaires T38, T38 et T40, T41. Ainsi on obtient du côté du transistor T1 les trois entrées X1, X2 et X3 tandis que du côté du transistor T2, l'élément comporte les trois entrées devant être solicitées de façon à constituer les entrées
X1, X2, X3. L'élément logique comprend deux sorties désignées respectivement Y et Y. Les circuits collecteurs comporte chacun une résistance R4. Le circuit de source de courant est également pourvu d'une résistance, indiquée par R5.Tous les transistors sont du même type de conductivité, à savoir du type NPN dans l'exemple représenté.FIG. 12 illustrates the structure of a majority logic element "2 of 3" which essentially comprises a differential amplifier stage I according to the invention. It can be seen that at the transistors T1 and
T2 of the circuit according to FIG. 1 are mounted in parallel respectively two additional transistors T38, T38 and T40, T41. Thus one obtains on the side of the transistor T1 the three inputs X1, X2 and X3 while on the side of the transistor T2, the element comprises the three inputs to be solicited so as to constitute the inputs
X1, X2, X3. The logic element comprises two outputs designated Y and Y respectively. The collector circuits each include a resistor R4. The current source circuit is also provided with a resistor, indicated by R5. All the transistors are of the same type of conductivity, namely of the NPN type in the example shown.
L'élément logique sur la figure 12 est dimensionné de façon que la sortie Y peut être à l'état logique 1 lorsque les entrées X1 et X2 sont à l'état 1. The logic element in FIG. 12 is dimensioned so that the output Y can be in logic state 1 when the inputs X1 and X2 are in state 1.
Par contre Y sera à l'état logique 0 lorsque seulement une des trois entrées présente un état 1.On the other hand, Y will be in logic state 0 when only one of the three inputs has a state 1.
La figure 13 montre le schéma d'un élément logique de majorité qui est similaire à l'élément selon la figure 12, avec la différence cependant que les résistances dans les circuits collecteurs des transistors
T1, T2 de l'étage différentiel I ont été remplacés par des transistors T43 montés en diode. Etant donné que ces transistors ont besoin d'un courant de polarisation même lorsque les trois entrées X1, X2 et X3 sont à l'état 0, on a associer à chaque transistor 43 un transistor T44 qui assure dans ce cas l'écoulement d'un courant de par exemple 0,11, si le courant fourni par le transistor T5 formant source de courant présente la valeur de I.FIG. 13 shows the diagram of a majority logic element which is similar to the element according to FIG. 12, with the difference however that the resistances in the collector circuits of the transistors
T1, T2 of the differential stage I have been replaced by transistors T43 mounted as a diode. Since these transistors need a bias current even when the three inputs X1, X2 and X3 are in state 0, we have associated with each transistor 43 a transistor T44 which ensures in this case the flow of a current of for example 0.11, if the current supplied by the transistor T5 forming the current source has the value of I.
Concernant les éléments logiques, il s'avère qu'une tension de 20 mV du coté positif et négatif, c'est à dire 40 mV en tout est suffisante pour un fonctionnement à commutation fiable de l'élément. -De plus, quand la sortie correspondante se trouve à l'état 1, le courant qui s'écoule à travers la charge formée par le transistor 43 est formée par le courant de base de ce transistor, qui est A- fois plus petit que celui du collecteur. La chute logique résultante de 120 mV n'est pas nécessaire et au contraire excessive pour le travail de l'élément.Pour la diminuer jusqu'à une valeur acceptable de par exemple 20 à 50 mV, on utilise une source supplémentaire de courant de par exemple 0,3 à 0,1 fois du courant de commutation 10. Les éléments logiques dont la charge est formée par une diode ou un transistor monté en diode permet de changer dans des larges limites le courant nécessaire pour le changement de tension pour les transistors. En changeant le courant toutes les tensions ou entrées sont automatiquement changées, les chutes logiques restant inchangées par la diminution du courant d'alimentation jusqu'à un dixième de micro-ampère. Malgré cela, les transistors conservent leurs propriétés amplificatrices. Ceci permet de réaliser un régime de travail avec une petite consommation de puissance. Regarding the logic elements, it turns out that a voltage of 20 mV on the positive and negative side, ie 40 mV in all is sufficient for reliable switching operation of the element. Furthermore, when the corresponding output is in state 1, the current flowing through the charge formed by the transistor 43 is formed by the base current of this transistor, which is A- times smaller than that of the collector. The resulting logic drop of 120 mV is not necessary and on the contrary excessive for the work of the element. To decrease it to an acceptable value of for example 20 to 50 mV, an additional source of current is used. example 0.3 to 0.1 times the switching current 10. The logic elements whose charge is formed by a diode or a transistor mounted as a diode allows the current required for the voltage change for the transistors to be changed within wide limits. . By changing the current all the voltages or inputs are automatically changed, the logic drops remaining unchanged by the decrease in the supply current to one tenth of a micro-amp. Despite this, the transistors retain their amplifying properties. This allows a working regime to be achieved with a small consumption of power.
La figure 14 montre un circuit déclencheur qui est obtenu à partir du montage selon la figure 13. On constate que les bases de deux des trois transistors de chaque côté de l'élément logique de la figure 13, par exemple les transistors 38 et 39 sont réunis, tandis que le transistor T1 est monté en diode ce qui signifie que la troisième entrée de l'élément selon la figure 13 est relié à la sortie. Dans cette configuration le transistor
T1 sert de moyen de mémoire, ce qui permet à l'ensemble de fonctionner comme élément déclencheur.FIG. 14 shows a trip circuit which is obtained from the assembly according to FIG. 13. It can be seen that the bases of two of the three transistors on each side of the logic element of FIG. 13, for example the transistors 38 and 39 are together, while the transistor T1 is mounted as a diode which means that the third input of the element according to FIG. 13 is connected to the output. In this configuration the transistor
T1 serves as a memory medium, which allows the assembly to function as a trigger.
La figure 15 montre un élément logique à seuil. Figure 15 shows a threshold logic element.
On constate que le transistor T1 de l'étage différentiel
I est remplacé par cinq transistors T47 à T51 dont les collecteurs et émetteurs sont réunis respectivement et dont les bases constituent cinq bornes d'entrée. Le seuil de cet élément est établi par le potentiel que l'on applique à la base du transistor T2. En fonction de ce seuil, le circuit peut fonctionner en élément de majorité en mode de "2 sur 5", "3 sur 5" ou "4 sur 5". Une variation de la tension de transistor de 11,4 mV, soit moins de 6 mV de chaque côté de la configuration est encore suffisant pour faire fonctionner l'étage amplificateur différentiel.It can be seen that the transistor T1 of the differential stage
I is replaced by five transistors T47 to T51 whose collectors and transmitters are joined together respectively and whose bases constitute five input terminals. The threshold of this element is established by the potential which is applied to the base of the transistor T2. Depending on this threshold, the circuit can operate as a majority element in "2 of 5", "3 of 5" or "4 of 5" mode. A variation of the transistor voltage of 11.4 mV, i.e. less than 6 mV on each side of the configuration is still sufficient to operate the differential amplifier stage.
La figure 16 montre le schéma d'un élément à seuil, qui se distingue de celui représenté à la figure 15 par le seul fait que les charges sont formées par des transistors T52 auxquels sont ajoutés des transistors T53 formant source de courant comme cela a été expliqué à l'occasion de la figure 13. Le seuil est établi par une configuration avantageuse comprenant une source de tension Us et un transistor T54 monté en diode comme les transistors de charge T52. FIG. 16 shows the diagram of a threshold element, which differs from that represented in FIG. 15 by the only fact that the charges are formed by transistors T52 to which are added transistors T53 forming current source as has been explained on the occasion of FIG. 13. The threshold is established by an advantageous configuration comprising a voltage source Us and a transistor T54 mounted as a diode like the load transistors T52.
La figure 17 donne le schéma d'un circuit additionneur qui comprend deux parties respectivement VII et VIII dont chacune comporte un étage amplificateur différentiel I. La première partie est réalisé en circuit logique de majorité du type "2 sur 3". Comme dans le cas de la figure 12, le transistor T1 de la figure 1 est remplacé par trois transistors dont les émetteurs et collecteurs sont réunis respectivement, tandis que les trois bases constituent les trois entrées Xi, Yi et Pi 1
La base du transistor T2 est maintenu à un seuil Sel ayant par exemple la valeur ff#= 1,41. FIG. 17 gives the diagram of an adder circuit which comprises two parts respectively VII and VIII each of which comprises a differential amplifier stage I. The first part is produced in majority logic circuit of the "2 of 3" type. As in the case of FIG. 12, the transistor T1 of FIG. 1 is replaced by three transistors whose emitters and collectors are joined together respectively, while the three bases constitute the three inputs Xi, Yi and Pi 1
The base of transistor T2 is maintained at a threshold Sel having for example the value ff # = 1.41.
La partie VIII est réalisée sous forme d'un élément logique de majorité "3 sur 5", dans lequel le transistor T1 de l'étage différentiel I de la figure 1 est remplacé par cinq transistor dont les collecteurs et émetteurs sont réunis respectivement. Les bases de trois de ces transistors sont reliés respectivement aux trois entrées Xi, Yi et Pi 1 Les bases des deux autres transistors sont réunis et reliés à la sorties Pi du transistor T2, l'autre sortie de la première partie étant indiquée par Pi. Le deuxième transistor T2 de l'étage différentiel de la partie VIII présente un potentiel de base Se2 de par exemple
Les sorties de cette partie VIII qui forment les sorties de l'additionneur présentent les référence Si et Si. La liaison des deux parties VII et VIII de l'additionneur est fait de façon à réaliser un transport en cascade. Le circuit fonctionne avec des signaux de) 6 mV.The outputs of this part VIII which form the outputs of the adder have the references Si and Si. The connection of the two parts VII and VIII of the adder is made so as to carry out a cascade transport. The circuit operates with signals of) 6 mV.
Le fonctionnement de l'additionneur est exprimé par le tableau logique suivant
S y Pi
1
O O O
1 1 0
2 0 1
3 1 1
La figure 18 montre l'additionneur du type représenté à la figure 17 avec la différence cependant que les charges ne sont plus constituées par des résistances mais par des diodes ou plus précisément par des transistors montés en diode. La figure montre en outre que dans ce cas le transistor T1 de l'étage différentiel de la partie VIII n'est remplacé que par les trois transistors de la figure 17 dont les bases sont reliées respectivement aux trois entrées de l'additionneur et qu'au transistor T2 de la figure 17 est monté en parallèle un transistor T56 dont la base est reliée à la sortie Pi de la partie VII.The operation of the adder is expressed by the following logic table
S y Pi
1
OOO
1 1 0
2 0 1
3 1 1
FIG. 18 shows the adder of the type represented in FIG. 17 with the difference however that the charges are no longer constituted by resistors but by diodes or more precisely by transistors mounted as a diode. The figure further shows that in this case the transistor T1 of the differential stage of part VIII is replaced only by the three transistors of FIG. 17 whose bases are respectively connected to the three inputs of the adder and that the transistor T2 in FIG. 17 is mounted in parallel with a transistor T56, the base of which is connected to the output Pi of part VII.
La figure 19 montre un élément logique à seuil pourvu d'un circuit extenseur IX. L'élément logique comprend aussi un étage différentiel I. La base du transistor T1 de cet étage comporte un certain nombre d'entrée X1 à X5 et est relié par une résistance R7 à la borne positive 0 de la source d'alimentation. A la base du transistor T2 de l'étage est appliqué un potentiel
ECM. Si ce potentiel présente la valeur (-m+l/2)xU1, le circuit peut fonctionner en mode "m sur n", n constituant le nombre d'entrée. U1 est la chute de tension dans la résistance R7 produite par un courant I, c'est à dire la moitié du courant Ios fourni à l'étage I. Les signaux de sortie de l'élément logique sont prélevés des sorties Y et Y sous forme de signaux de courant.Par conséquent l'élément logique selon la figure 19 est du type à courant d'entrée et de sortie.FIG. 19 shows a threshold logic element provided with an expander circuit IX. The logic element also includes a differential stage I. The base of the transistor T1 of this stage has a certain number of inputs X1 to X5 and is connected by a resistor R7 to the positive terminal 0 of the power source. At the base of the transistor T2 of the stage is applied a potential
ECM. If this potential has the value (-m + l / 2) xU1, the circuit can operate in "m on n" mode, n constituting the number of inputs. U1 is the voltage drop in the resistor R7 produced by a current I, that is to say half of the current Ios supplied to stage I. The output signals of the logic element are taken from the outputs Y and Y under form of current signals. Therefore the logic element according to figure 19 is of the input and output current type.
A la différence des éléments à tension, la structure représentée implique une commutation seulement de quatre transistors ce qui permet d'augmenter la vitesse de commutation et de rendre la structure indépendante du nombre d'entrées. Unlike voltage elements, the structure shown involves switching only four transistors, which increases the switching speed and makes the structure independent of the number of inputs.
Lorsque l'on désire avoir plus d'une sortie, on peut utiliser le circuit extenseur IX qui comporte deux transistors T58, T59 dont les émetteurs sont réunis et reliés à un transistor T60 formant source de courant et relié par sa base à la base du transistor T5 formant source de l'étage différentiel I. Pour multiplier le nombre de sorties, on relie les bases des transistors T58 et T59 respectivement aux émetteurs des transistor T1 et
T2 comme cela est indiqué en lignes interrompues. Des collecteurs des transistors T58 et T59, on peut alors prélever les sorties Y et Y.When it is desired to have more than one output, it is possible to use the expander circuit IX which comprises two transistors T58, T59 whose emitters are joined together and connected to a transistor T60 forming a current source and connected by its base to the base of the transistor T5 forming the source of the differential stage I. To multiply the number of outputs, the bases of the transistors T58 and T59 are connected respectively to the emitters of the transistors T1 and
T2 as indicated in broken lines. From the collectors of the transistors T58 and T59, it is then possible to take the outputs Y and Y.
La figure 20 montre un circuit logique à seuil du type représenté à la figure 19 avec la différence cependant que la résistance R7 est remplacée par une diode réalisée par un transistor T61 dont la base et le collecteur sont réunis. Le circuit qui établit le seuil est maintenant formé par un montage en série d'un transistor T62 monté en diode et d'une source de tension
ECM.Figure 20 shows a threshold logic circuit of the type shown in Figure 19 with the difference however that the resistor R7 is replaced by a diode made by a transistor T61 whose base and collector are combined. The circuit which establishes the threshold is now formed by a series connection of a transistor T62 mounted as a diode and of a voltage source.
ECM.
La figure 21 enfin montre un additionneur du type à entrée et sortie de courant et réalisé par un montage en cascade de deux circuits X et XI comportant chacun un étage amplificateur différentiel I selon la présente invention. La base du transistor T1 de l'étage I du premier circuit X formant circuit d'entrée comporte les trois entrées Xi, Yi, et Pi 1 et est reliée par une résistance R8 à la borne positive O de la source d'alimentation en énergie électrique. La base est en outre connectée par l'intermédiaire d'une deuxième résistance R8 à la base du transistor T1 de l'étage I du circuit XI de sortie. Cette base est en outre relié par une troisième résistance R8 à la borne positive d'alimentation.Le collecteur du transistor T1 du circuit d'entrée X constitue la sortie Pi tandis que les collecteurs des transistors T1 et T2 du circuit de sortie XI constituent respectivement les sorties Si et
Si. Aux bases des transistors T2 de chaque étage différentiel I sont appliques des potentiel de seuil respectivement et Esl et Es2. Ces potentiels présente une valeur qui sera expliquée ci-après. On constate que l'additionneur selon la figure 21 ne comprend que quinze composants ce que lui confère une structure très simple où tous les transistors sont du même type de conductivité, et une trés grande rapidité de fonctionnement.FIG. 21 finally shows an adder of the current input and output type and produced by a cascade arrangement of two circuits X and XI each comprising a differential amplifier stage I according to the present invention. The base of the transistor T1 of the stage I of the first circuit X forming the input circuit comprises the three inputs Xi, Yi, and Pi 1 and is connected by a resistor R8 to the positive terminal O of the power supply source electric. The base is also connected via a second resistor R8 to the base of the transistor T1 of stage I of the output circuit XI. This base is further connected by a third resistor R8 to the positive supply terminal. The collector of transistor T1 of the input circuit X constitutes the output Pi while the collectors of the transistors T1 and T2 of the output circuit XI respectively constitute the outputs Si and
If. At the bases of the transistors T2 of each differential stage I are applied threshold potentials respectively and Esl and Es2. These potentials have a value which will be explained below. It can be seen that the adder according to FIG. 21 only comprises fifteen components, which gives it a very simple structure where all the transistors are of the same type of conductivity, and a very high speed of operation.
Cette additionneur fonctionne de la manière suivante. Les états logiques "O" et "1" correspondent respectivement à une présence et une absence de courant. This adder works as follows. The logic states "O" and "1" correspond respectively to a presence and an absence of current.
Quand les trois entrées Xi, Yi et Pi-l sont à l'état "0" et reçoivent donc chacune un courant, la chute de tension provoquée par ces trois courants d'entrée dans la résistance R8 est suffisante pour rendre le transistor
T1 conducteur. En effet, comme il ressort de la figure 2, le transistor T1 est conducteur lorsque sa tension de base est négative. La sortie Pi présente l'état 0, car on constate au collecteur du transistor T1 la présence d'un courant. La configuration et la valeur des trois résistances R8 ainsi que la valeur du potentiel de polarisation Es2 à la base du transistor T2 de l'étage XI sont choisies de façon que le transistor T1 de l'étage de sortie XI soit conducteur. Par conséquent la sortie Si de l'additionneur est à l'état 0, car on constate la présence d'un courant à cette sortie.When the three inputs Xi, Yi and Pi-l are in the "0" state and therefore each receive a current, the voltage drop caused by these three input currents in the resistor R8 is sufficient to make the transistor
T1 driver. In fact, as can be seen from FIG. 2, the transistor T1 is conductive when its basic voltage is negative. The output Pi has the state 0, because the collector of the transistor T1 is found to have a current. The configuration and the value of the three resistors R8 as well as the value of the bias potential Es2 at the base of the transistor T2 of the stage XI are chosen so that the transistor T1 of the output stage XI is conductive. Consequently, the output Si of the adder is in state 0, because there is a presence of a current at this output.
Lorsque l'on applique l'état 0 à l'une des trois entrées Xi, Yi, P1-i de l'additionneur, (absence de courant à cette entrée) le potentiel à la base du transistor T1 augmente, mais le seuil Esl à la base du transistor T2 de l'étage d'entrée et de transfert est choisi de telle façon que le-transistor T1 reste conducteur. La sortie Ti est donc toujours à l'état 0. When the state 0 is applied to one of the three inputs Xi, Yi, P1-i of the adder, (absence of current at this input) the potential at the base of the transistor T1 increases, but the threshold Esl at the base of transistor T2 of the input and transfer stage is chosen so that the transistor T1 remains conductive. The output Ti is therefore always at state 0.
Par contre le potentiel à la base de T1 est maintenant suffisamment positif pour qu'à la base du transistor T1 de l'étage de sortie XI s'établisse un potentiel suffisament positif pour faire basculer l'étage de sortie
XI. Cet effet est assuré par le choix approprié du potentiel de seuil Es2 à la base du transistor T2 de l'étage de sortie. Etant donné que maintenant le transistor T2 de l'étage de sortie est conducteur et le conducteur T1 est bloqué, la sortie Si passe à l'état 1.On the other hand, the potential at the base of T1 is now sufficiently positive for the base of the transistor T1 of the output stage XI to establish a sufficiently positive potential to cause the output stage to switch
XI. This effect is ensured by the appropriate choice of the threshold potential Es2 at the base of the transistor T2 of the output stage. Since now the transistor T2 of the output stage is conductive and the conductor T1 is blocked, the output Si goes to state 1.
Lorsque deux entrées de l'additionneur sont mis à l'état 0, l'étage d'entrée et de transfert X bascule. When two inputs of the adder are set to state 0, the input and transfer stage X switches.
Le transistor T2 de cet étage devient conducteur, ce qui provoque le blocage du transistor T1. La borne Pi présente alors l'état logique 1. Le transistor T2 étant conducteur, le potentiel à sa sortie redescend en raison des chutes de tension aux résistances R8, à une valeur qui provoque à nouveau le basculement de l'étage de sortie XI. Le transistor T1 de cet étage est à nouveau conducteur et la sortie Si de l'additionneur passe à l'état 0.The transistor T2 of this stage becomes conductive, which causes blocking of the transistor T1. The terminal Pi then has the logic state 1. Since the transistor T2 is conductive, the potential at its output drops due to the voltage drops at the resistors R8, to a value which again causes the output stage XI to switch over. The transistor T1 of this stage is again conductive and the output Si of the adder goes to state 0.
Lorsqu'on applique l'état O à toutes les trois entrées de l'additionneur, à l'étage d'entrée et de transfert X le potentiel à la base du transistor T1 devient encore plus positif par rapport à l'émetteur de ce transistor et ce dernier reste bloqué. L'état de l'étage X ne change donc pas. Par contre le potentiel élevé à la base du transistor T1 de l'étage X entrasse, par l'intermédiaire des résistances R8, la base du transistor T1 de l'étage de sortie XI à une valeur qui provoque le basculement de cet étage, c'est à dire le blocage du transistor T1. Il n'y a pas de courant à la sortie Si de l'additionneur, ce qui signifie que la sortie passe à l'état 0. When the state O is applied to all three inputs of the adder, at the input and transfer stage X the potential at the base of the transistor T1 becomes even more positive compared to the emitter of this transistor and the latter remains blocked. The state of stage X therefore does not change. On the other hand, the high potential at the base of the transistor T1 of the stage X leads, via the resistors R8, the base of the transistor T1 of the output stage XI to a value which causes the tilting of this stage, c is to say the blocking of transistor T1. There is no current at the output Si of the adder, which means that the output goes to state 0.
Bien que dans les exemples qui viennent d'être décrits en se référant aux figures, les éléments électroniques actifs étaient formés par des transistors, il va de soi que tout élément électronique équivalent tel que par exemple des tubes électronique ou des transistors à effet de champs peuvent être employés à cette fin. La particularité de l'invention et de ses très nombreuses utilisations réside notamment dans le fait que l'on obtient des circuits que l'on peut faire fonctionner avec des tensions très faibles jusqu a une dizaine de mV, en raison de la pente différentielle très raide de l'élément de base de circuit selon l'invention, c'est à dire de l'étage amplificateur différentiel qui est utilisé dans ces circuits.Ceci permet d'obtenir des grands coefficient d'amplification, une très bonne reproduction du signal de commande et une grande rapidité de commutation, ce qui est un avantage considérable notamment dans des circuits logiques qui peuvent fonctionner avec des très faibles tensions de commande. Although in the examples which have just been described with reference to the figures, the active electronic elements were formed by transistors, it goes without saying that any equivalent electronic element such as for example electronic tubes or field effect transistors may be used for this purpose. The peculiarity of the invention and of its very numerous uses resides in particular in the fact that circuits are obtained which can be operated with very low voltages up to ten mV, due to the very differential slope steep of the basic circuit element according to the invention, i.e. of the differential amplifier stage which is used in these circuits. This makes it possible to obtain large amplification coefficients, very good reproduction of the signal control and high switching speed, which is a considerable advantage especially in logic circuits which can operate with very low control voltages.
Un autre avantage considérable de l'invention réside dans le fait que l'on utilise pour la réalisation de circuits très performants une technologie classique que l'on maitrise bien et qui est peu coûteuse. En effet selon l'invention on propose des circuits qui ne peuvent être composés que de transistors d'un même type de conductivité. Il est à souligner que bien que les circuits selon l'invention sont réalisés selon une technologie classique et peu onéreuse, ils ont des propriétés et de performances de circuits pour l'obtension desquels il faut actuellement employer une technologie de pointe, c'est à dire très avancée et très coûteuse. Another considerable advantage of the invention resides in the fact that a conventional technology which is well understood and which is inexpensive is used for the production of very efficient circuits. According to the invention, circuits are proposed which can only be composed of transistors of the same type of conductivity. It should be emphasized that although the circuits according to the invention are produced according to a conventional and inexpensive technology, they have properties and performance of circuits for which it is currently necessary to use state-of-the-art technology. say very advanced and very expensive.
Claims (23)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8712097A FR2619972B1 (en) | 1987-08-31 | 1987-08-31 | DIFFERENTIAL AMPLIFIER STAGE AND CIRCUIT CONFIGURATIONS USING SUCH A STAGE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8712097A FR2619972B1 (en) | 1987-08-31 | 1987-08-31 | DIFFERENTIAL AMPLIFIER STAGE AND CIRCUIT CONFIGURATIONS USING SUCH A STAGE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2619972A1 true FR2619972A1 (en) | 1989-03-03 |
| FR2619972B1 FR2619972B1 (en) | 1992-01-03 |
Family
ID=9354517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8712097A Expired - Fee Related FR2619972B1 (en) | 1987-08-31 | 1987-08-31 | DIFFERENTIAL AMPLIFIER STAGE AND CIRCUIT CONFIGURATIONS USING SUCH A STAGE |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2619972B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0485969A2 (en) * | 1990-11-16 | 1992-05-20 | Kabushiki Kaisha Toshiba | Low-voltage detecting circuit |
| US5136258A (en) * | 1989-04-28 | 1992-08-04 | Sgs-Thomson Microelectronics S.R.L. | Circuit arrangement for enhancing the transconductance of a differential amplifier stage comprising MOS transistors |
| US5532644A (en) * | 1994-02-24 | 1996-07-02 | Kabushiki Kaisha Toshiba | Variable gain amplifying circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB969070A (en) * | 1961-03-10 | 1964-09-09 | Philco Corp | Improvements in or relating to electrical data transfer apparatus |
| JPS5815331A (en) * | 1981-07-20 | 1983-01-28 | Matsushita Electric Ind Co Ltd | Majority circuit |
| EP0095824A2 (en) * | 1982-05-27 | 1983-12-07 | Trw Inc. | NPN operational amplifier |
| US4648058A (en) * | 1984-04-03 | 1987-03-03 | Trw Inc. | Look-ahead rounding circuit |
-
1987
- 1987-08-31 FR FR8712097A patent/FR2619972B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB969070A (en) * | 1961-03-10 | 1964-09-09 | Philco Corp | Improvements in or relating to electrical data transfer apparatus |
| JPS5815331A (en) * | 1981-07-20 | 1983-01-28 | Matsushita Electric Ind Co Ltd | Majority circuit |
| EP0095824A2 (en) * | 1982-05-27 | 1983-12-07 | Trw Inc. | NPN operational amplifier |
| US4648058A (en) * | 1984-04-03 | 1987-03-03 | Trw Inc. | Look-ahead rounding circuit |
Non-Patent Citations (4)
| Title |
|---|
| ELECTRONICS LETTERS, vol. 19, no. 9, avril 1983, pages 349-350, Londres, GB; A.J.KEMP: "Translinear logic - A new technique in bipolar technology" * |
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 2, juillet 1980, pages 621-622, New York, US; N.G.ANANTHA et al.: "On-chip fet gate voltage regulator" * |
| IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, vol. 24, février 1981, pages 190-191,272, New York, US; R.A.BLAUSCHILD: "An open-loop programmable amplifier with a maximum gate-bandwidth product of 1GHz" * |
| PATENT ABSTRACTS OF JAPAN, vol. 7, no. 88 (E-170)[1233], 12 avril 1983; & JP-A-58 15 331 (MATSUSHITA DENKI SANGYO K.K.) 28-01-1983 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5136258A (en) * | 1989-04-28 | 1992-08-04 | Sgs-Thomson Microelectronics S.R.L. | Circuit arrangement for enhancing the transconductance of a differential amplifier stage comprising MOS transistors |
| EP0485969A2 (en) * | 1990-11-16 | 1992-05-20 | Kabushiki Kaisha Toshiba | Low-voltage detecting circuit |
| EP0485969A3 (en) * | 1990-11-16 | 1992-10-28 | Kabushiki Kaisha Toshiba | Low-voltage detecting circuit |
| US5402020A (en) * | 1990-11-16 | 1995-03-28 | Kabushiki Kaisha Toshiba | Low voltage detecting circuit |
| US5532644A (en) * | 1994-02-24 | 1996-07-02 | Kabushiki Kaisha Toshiba | Variable gain amplifying circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2619972B1 (en) | 1992-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0181664B1 (en) | Synchronized comparator | |
| EP0660512B1 (en) | Phase shifter amplifier and its application in a recombiner circuit | |
| EP0658977B1 (en) | Variable gain amplifier | |
| FR2474228A1 (en) | MONOLITHIC DIFFERENTIAL SAMPLER-BLOCKER CIRCUIT | |
| FR2606954A1 (en) | FULLY DIFFERENTIAL CMOS OPERATIONAL POWER AMPLIFIER | |
| EP0201136B1 (en) | Digital multiplexer module with n inputs and multiplexer with n-squared inputs containing such a module | |
| EP0913931B1 (en) | High gain amplifier with limited output dynamic | |
| EP0230693B1 (en) | High-frequency differential amplifier stage and amplifier with such a differential amplifier stage | |
| EP0737003B1 (en) | CCD register readout amplifier | |
| EP0649079B1 (en) | Regulated voltage generating circuit of bandgap type | |
| EP0695035A1 (en) | Multiple comparison A/D-converter using the interpolation principle | |
| WO2005011104A2 (en) | Low-consumption voltage amplifier | |
| FR2619972A1 (en) | Differential amplifier stage and circuit configurations using such a stage | |
| EP3654534A1 (en) | Capacitive logic cell | |
| EP1931030B1 (en) | Current preamplifier and associated current comparator | |
| EP1569332B1 (en) | Power amplifier and operational amplifier including the same | |
| EP0645884B1 (en) | Current mode amplifier chain, operational amplifier, gain cell and corresponding amplifying elements | |
| EP0998031A1 (en) | Current amplifier with low input impedance | |
| EP0467450B1 (en) | Broad band amplifier with separate outputs | |
| FR3134487A1 (en) | Device for copying a current | |
| EP0556927B1 (en) | Differential circuit with high linearity | |
| EP0777322A1 (en) | Voltage amplifier with wide dynamic range and A/D converter using such amplifier | |
| EP0109106A1 (en) | Circuit for converting signal levels between a saturated logic and a non-saturated logic | |
| EP0777321B1 (en) | Amplification of a voltage having wide variation and A-D converter comprising such an amplifier | |
| EP1265356B1 (en) | Amplifier with low input impedance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |