FR2615336A1

FR2615336A1 - Attenuator for digital signal and modulator using such an attenuator

Info

Publication number: FR2615336A1
Application number: FR8706647A
Authority: FR
Inventors: Jean-Paul Woillez; Catherine Colson; Georges Berry
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1987-05-12
Filing date: 1987-05-12
Publication date: 1988-11-18

Abstract

The invention relates to the attenuation, and even the amplification of digital signals. The digital signal to be attenuated Es is applied to the input of a serial/parallel register 1 so as to serve as addressing signal for a pre-programmed read-only memory 2. To each value of the signal to be attenuated Es there corresponds, according to a predetermined law, a value in memory. The attenuated signal delivered by the memory 2 is put into serial form by a parallel/serial register 4. Addressing by the signal to be attenuated can take place in one of several areas of the memory, each area corresponding to a given law and the choice of the area being made by a control signal Ec. Application to the attenuation, amplification and modulation of a signal Es; modulation may be achieved using a control signal Ec with sinusoidal level as carrier.

Description

Atténuateur pour signal numérique et
modulateur utillsant un tel atténuateur.Attenuator for digital signal and
modulator using such an attenuator.

La présente invention se rapporte à un atténuateur pour signal numérique. The present invention relates to an attenuator for digital signal.

1l est connu d'effectuer l'atténuation d'un signal numérique en faisant passer successivement le signal dans un convertisseur numérique-analogique, dans un atténuateur analogique et dans un convertisseur analogique-numérique. Une telle façon de procéder présente l'inconvénient d'une dégradation du signal due aux deux transcodages par les convertisseurs. It is known to attenuate a digital signal by passing the signal successively through a digital-analog converter, through an analog attenuator and through an analog-digital converter. Such a procedure has the drawback of signal degradation due to the two transcodings by the converters.

La présente invention a pour but d'éviter cet inconvénient. The present invention aims to avoid this drawback.

Ceci est obtenu en effectuant l'atténuation sans passer en analogique. This is achieved by performing the attenuation without switching to analog.

Selon l'inventlon un atténuateur pour signal numérique, est caractérisé en ce qutil comporte: un accès de réception pour recevoir un signal à atténuer ; une mémoire morte pré-programmée ayant des entrées d'adressage- dont au moins une partie est couplée à l'accès de réception et des sorties et un accès de transmission couplé aux sorties de la mémoire; et en ce que la mémoire est pré-programmée pour que, à l'adresse désignée par des signaux appllqués sur les entrées d'adressage, soit stockée une valeur proportionnelle à la valeur des signaux appllqués sur les entres d'adressage. According to the invention, an attenuator for digital signal, is characterized in that it comprises: a reception access for receiving a signal to be attenuated; a pre-programmed read only memory having addressing inputs - at least part of which is coupled to the reception access and outputs and a transmission access coupled to the outputs of the memory; and in that the memory is pre-programmed so that, at the address designated by signals applied to the addressing inputs, a value proportional to the value of the signals applied to the addressing inputs is stored.

La présente invention sera mieux comprise et d'autres caractéristiques apparaitront à l'aide de la description ci-après et de la figure s'y rapportant qui représente un atténuateur selon l'invention. The present invention will be better understood and other characteristics will appear with the aid of the description below and the related figure which represents an attenuator according to the invention.

Sur la figure des conducteurs multifilaires, représentés par un seul trait, sont repérés par une petite barre en travers du trait et un chiffre à côté de la barre ; le chiffre correspond au nombre de liaisons établies par le conducteur multifilaire considéré. In the figure of the multi-wire conductors, represented by a single line, are identified by a small bar across the line and a number next to the bar; the figure corresponds to the number of connections established by the multi-wire conductor considered.

La figure est un schéma électrique d'un atténuateur qui comporte un registre d'entrée, 1, de type série-parallèle dont l'entrée de signal, qui reçoit un signal Es, constitue l'entrée de l'atténuateur, dont l'entrée de synchronisation reçoit un signal d'horloge, H, qui sera décrit plus loin, et dont les huit sorties repérées de AO à A7 sont respectivement rellées à huit des entrées d'adressage, repérées BO à B7, d'une mémoire programmable, 2, d'une capacité de 32K x 8, dite REPROM c'est à-dire d'une mémoire à lecture seule, reprogrammable, effaçable par ultraviolet. The figure is an electrical diagram of an attenuator which comprises an input register, 1, of series-parallel type whose signal input, which receives a signal Es, constitutes the input of the attenuator, whose synchronization input receives a clock signal, H, which will be described later, and the eight outputs of which are marked AO to A7 are respectively connected to eight of the address inputs, marked BO to B7, of a programmable memory, 2, with a capacity of 32K x 8, called REPROM, that is to say a read-only memory, reprogrammable, erasable by ultraviolet.

Un registre de commande, 3, de type série-parallèle reçoit sur son entrée de signal un signal de commande d'atténuation, Ec, et sur son entrée d'horloge le signal d'horloge H ; les sept sorties, repérées C1 à C7, de ce registre sont respectivement rellées à sept des entrées d'adressage, repérées B8 à B14, de la mémoire 2. A control register, 3, of series-parallel type receives on its signal input an attenuation control signal, Ec, and on its clock input the clock signal H; the seven outputs, marked C1 to C7, of this register are respectively linked to seven of the addressing inputs, marked B8 to B14, of memory 2.

La mémoire 2 présente huit sorties, repérées DO à D7, qui sont respectivement reliées aux huit entrées de signal d'un registre de sortie, 4, du type parallèle-série, sur l'entrée d'horloge duquel est appliqué le signal H; le registre 4 fournit sur sa sortie un signal S. The memory 2 has eight outputs, marked DO to D7, which are respectively connected to the eight signal inputs of an output register, 4, of the parallel-series type, on the clock input from which the signal H is applied; register 4 provides a signal S at its output.

Le signal H est formé d'impulsions régulièrement espacées déterminant des créneaux de temps. Le signal Es est formé d'octets dont chacun est contenu dans un intervalle de temps défini par le signal H (8 créneaux). Le signal Ec est également formé d'octets compris chacun dans un intervalle de temps défini par le signal H, mais seuls les sept bits de poids fort de ces octets sont pris en compte dans le registre 3 ; dans l'exemple présentement décrit ce signal de sept bits peut prendre, en tout, sept valeurs différentes ; ces sept valeurs vont définir, dans la mémoire 2, sept zones de 256 octets correspondant à sept niveaux d'atténuation.Ainsi, pour un intervalle de temps donné le registre 3 indique un niveau d'atténuation qui désigne une zone de codage de 256 octets pré-programmés selon une loi de codage donnée ; pour ce même intervalle de temps le registre 1 fournit, aux entrées d'adressage BO à B7, un signal à atténuer. The signal H is formed of regularly spaced pulses determining time slots. The signal Es is formed by bytes each of which is contained in a time interval defined by the signal H (8 slots). The signal Ec is also formed of bytes each included in a time interval defined by the signal H, but only the seven most significant bits of these bytes are taken into account in the register 3; in the example now described, this seven-bit signal can take a total of seven different values; these seven values will define, in memory 2, seven zones of 256 bytes corresponding to seven levels of attenuation. Thus, for a given time interval register 3 indicates a level of attenuation which designates a coding zone of 256 bytes pre-programmed according to a given coding law; for this same time interval the register 1 supplies, to the addressing inputs BO to B7, a signal to be attenuated.

La mémoire 2 est pré-programmée pour que, à l'adresse désignée par les signaux appliqués sur ses entrées d'adressage
BO à B14, soit stockée une valeur proportionnelle aux valeurs des signaux appllqués sur ses entrées d'adressage ou, en d'autres termes, une valeur proportionnelle au signal Es dans un rapport indiqué par le signal Ec.Memory 2 is pre-programmed so that, at the address designated by the signals applied to its addressing inputs
BO to B14, either stored a value proportional to the values of the signals applied to its addressing inputs or, in other words, a value proportional to the signal Es in a ratio indicated by the signal Ec.

n est à noter que, en fonction de la pré-programmation des sdresses de la mémoire, le traitement du signal par la mémoire peut être une atténuation, une amplification ou un simple transfert; de ce fait, aussi bien dans la présente description que dans les revendications, les termes atténuateur, atténuer, atténuation sont à prendre au sens large et peuvent se rapporter aussi bien å un gain négatif en décibels qu'a un gain positif ou nul. It should be noted that, depending on the pre-programming of the memory addresses, the signal processing by the memory can be an attenuation, an amplification or a simple transfer; therefore, both in the present description and in the claims, the terms attenuator, attenuate, attenuation are to be taken in the broad sense and may relate as well to a negative gain in decibels as to a positive or zero gain.

Le registre de sortie 4 transforme l'octet présenté sous forme parallèle sur les sorties de la mémoire 2 en un octet présenté sous forme série et fournit ainsi le signal S qui est le signal Es atténué par l'atténuateur selon la figure. The output register 4 transforms the byte presented in parallel form on the outputs of memory 2 into a byte presented in serial form and thus supplies the signal S which is the signal Es attenuated by the attenuator according to the figure.

La présente invention n'est pas limitée à l'exemple décrit, c'est ainsi en particulier que lorsque l'atténuation à faire subir au signal Es n'a pas å être effectuée en fonction d'un signal de commande mais doit être effectuée seulement en fonction d'une loi donnée, le registre de commande 3 de la figure est supprimé et la mémoire 2 ne comporte qu'une seule zone de 256 octets, cette zone étant pré-programmée en fonction de la loi donnée. The present invention is not limited to the example described, it is thus in particular that when the attenuation to be subjected to the signal Es has not to be carried out as a function of a control signal but must be carried out only as a function of a given law, the command register 3 in the figure is deleted and the memory 2 comprises only a single zone of 256 bytes, this zone being pre-programmed as a function of the given law.

I)e même l'exemple décrit comporte trois registres 1, 3, 4 qui n'ont plus lieu d'être, respectivement, si les signaux Es et
Ec sont sous forme d'éléments binaires parallèles et si le signal S doit. être utilisé sous forme d'éléments binaires parallèles tels que fournis par les sorties de la mémoire 2.I) e even the example described comprises three registers 1, 3, 4 which no longer need to be, respectively, if the signals Es and
Ec are in the form of parallel binary elements and if the signal S must. be used in the form of parallel binary elements as supplied by the outputs of memory 2.

Il est également possible de réallser un atténuateur pour des signaux d'entrée Es sutres que des octets. Ainsi, par exemple, dans le cas d'un signai d'entrée Es formé de 6 bits, le registre 1 aura 6 sorties, la mémoire 2 aura une ou plusieurs zones de 64 éléments de 6 bits, préprogrammées et le registre 4 aura six entrées ; quant au registre 3, s'il existe, c'est-8-dire si l'atténuation doit être effectuée en fonction d'un signal de commande, son nombre de sorties sera étalé au nombre de bits utiles pour adresser les zones pré-programmées de la mémoire 2. It is also possible to reallocate an attenuator for input signals Es other than bytes. Thus, for example, in the case of an input signal Es formed of 6 bits, the register 1 will have 6 outputs, the memory 2 will have one or more zones of 64 elements of 6 bits, preprogrammed and the register 4 will have six starters; as for register 3, if it exists, that is to say if the attenuation must be carried out as a function of a control signal, its number of outputs will be spread over the number of bits useful for addressing the pre- programmed from memory 2.

Il est à remarquer que l'atténuateur selon l'invention peut être utilisé en modulateur de fréquence, ceci peut etre obtenu, dans le css de la figure, en prenant comme signal Ec un signal à niveau sinusoïdal; d'une façon plus générale ceci est obtenu en couplant un signal de porteuse aux entrées d'adressage des zones de la mémoire. It should be noted that the attenuator according to the invention can be used in frequency modulator, this can be obtained, in the css of the figure, by taking as signal Ec a signal at sinusoidal level; more generally this is achieved by coupling a carrier signal to the addressing inputs of the memory areas.

Il est å noter aussi que les niveaux d'atténuation (sur les sorties C1 à C7) peuvent être codés et donc présenter 128 niveaux d'atténuation, 128 zones de 256 octets de la mémoire étant alors programmées. It should also be noted that the attenuation levels (on outputs C1 to C7) can be coded and therefore present 128 attenuation levels, 128 areas of 256 bytes of memory then being programmed.

Claims

1. Attenuator for digital signal, characterized in that it comprises: a reception access for receiving a signal to be attenuated (Es); a pre-programmed read only memory (2) having addressing inputs (BO-B14) at least part of which (BO-B7) is coupled to the reception access and outputs (DO-D7); and a transmission access coupled to the outputs of the memory (2); and in that the memory is pre-programmed so that, at the address designated by signals applied to the addressing inputs (BO-B14), a value proportional to the value of the signals applied to the inputs is stored addressing.

2. Attenuator according to claim 1, characterized in that it comprises: a serial-parallel input register (1) having a signal input coupled to the reception access and outputs (AO-A7) connected to those of addressing inputs (B0-B?) which are coupled to the receiving access; and a parallel-serial output register (4) having inputs coupled to the outputs (DO-D7) of the memory and an output coupled to the transmission port.

3. Attenuator according to any one of the preceding claims, characterized in that it comprises a control access for receiving an attenuation control signal and in that, in addition to the address inputs coupled to the access of reception (BO-B7), the memory (2) includes addressing inputs coupled to the control access (B8-B14).

4. Attenuator according to claim 3, characterized in that it comprises a serial-parallel control register (3) having a signal input coupled to the control access and outputs (CO-C6) connected to those of the inputs (B8-B14) which are coupled to the control access.

5. Modulator characterized in that it comprises an attenuator according to any one of claims 3 and 4 with a carrier signal access constituted by the control access.