FR2583924A1 - Combined power transistor with high amplification - Google Patents
Combined power transistor with high amplification Download PDFInfo
- Publication number
- FR2583924A1 FR2583924A1 FR8509334A FR8509334A FR2583924A1 FR 2583924 A1 FR2583924 A1 FR 2583924A1 FR 8509334 A FR8509334 A FR 8509334A FR 8509334 A FR8509334 A FR 8509334A FR 2583924 A1 FR2583924 A1 FR 2583924A1
- Authority
- FR
- France
- Prior art keywords
- regions
- semiconductor substrate
- transistor
- bases
- separated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 title description 2
- 238000003199 nucleic acid amplification method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000002131 composite material Substances 0.000 claims description 42
- 239000004020 conductor Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000000637 aluminium metallisation Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
La présente invention se rapporte à 1 'électronique et elle concerne tout particulièrement les transistors composites. The present invention relates to electronics and it relates more particularly to composite transistors.
L'invention s'applique de façon très efficace aux amplificateurs, aux sources d'alimentation stabilisées, aux circuits de commutation et à d'autres dispositifs de commande et automatismes. The invention applies very effectively to amplifiers, stabilized power sources, switching circuits and other control devices and automations.
Les transistors composites du type connu, réalisés de préférence selon le montage Darlington, se distinguent par un gain en courant élevé ce qui permet de simplifier sensiblement la conception des blocs de transistors, d'ameliorer la fiabilité des appareils, de réduire leur masse, les dimensions et le coût. The composite transistors of the known type, preferably produced according to the Darlington assembly, are distinguished by a high current gain which makes it possible to significantly simplify the design of the transistor blocks, improve the reliability of the devices, reduce their mass, dimensions and cost.
Un gain d'amplification élevé et, par consequent, un niveau élevé de puissance, dissipée dans le transistor composite, utilisé dans les domaines d'application in diqués ci-dessus, impose un niveau maximal de stabilité thermique et de rapidité, un niveau minimal de courants inverses de concert avec une haute rentabilité dans la fabrication des transistors composites. A high gain of amplification and, consequently, a high level of power, dissipated in the composite transistor, used in the fields of application indicated above, imposes a maximum level of thermal stability and speed, a minimum level reverse currents in concert with high profitability in the manufacture of composite transistors.
On connait des transistors composites mesaplanars (voir, par exemple, Firsov V.I. "Les transistors composites de puissance KT827 - KT829", Revue "Industrie Electronique", 1979, n03, p.18, 19), réalisés selon un montage
Darlington à deux étages sur un substrat semi-conducteur, formant collecteur commun, chacun des étages comportant une seule région de base et une multitude de régions dié- metteurs. Les régions de base et d'émetteurs sont disposées de façon irrégulière sur la surface du substrat semiconducteur et sont réunies en étages à transistors par des contacts d'amenée de courant obtenus par métallisation dans le sens allant vers les bords opposés de la surface du substrat semi-conducteur.Les contacts de raccordement pour régions de base et d'émetteurs, réalisés sous forme d'aires métallisées et destines à assurer la connexion des fils de sortie dans le boitier, se trouvent sur les bords opposés de la surface du substrat semi-conducteur et l'isolatton des régions de base dans les étages a transistors se fait par des sillons profonds.Mesaplanar composite transistors are known (see, for example, Firsov VI "Composite power transistors KT827 - KT829", "Electronic Industry" review, 1979, n03, p.18, 19), produced according to an assembly
Two-stage Darlington on a semiconductor substrate, forming a common collector, each of the stages comprising a single base region and a multitude of dispersing regions. The base and emitter regions are arranged irregularly on the surface of the semiconductor substrate and are joined in transistor stages by current-supply contacts obtained by metallization in the direction going towards the opposite edges of the surface of the substrate. The connection contacts for base regions and transmitters, made in the form of metallized areas and intended to ensure the connection of the output wires in the housing, are located on the opposite edges of the surface of the semi-substrate. -conductor and the isolatton of the base regions in the transistor stages is done by deep grooves.
L'isolation à l'aide de sillons présente un inconvénient important : on constate notamment une augmentation des courants inverses en raison des encrassements non con tôles qui apparaissent sur les parties latérales des sillons, se trouvant dans les zones des jonctions p-n. La répartition irrégulière des régions de base et d'émetteurs sur la surface du substrat semi-conducteur conduit a une répartition irrégulière de la densité de courant et de chaleur qui se dégage lors du fonctionnement et, par con séquent, donne lieu à une faible stabilité thermique des transistors composites.Les contacts de raccordement étant disposés sur les bords opposes de la surface du substrat semi-conducteur, il est tout à fait indispensable d'orienter très rigoureusement la mise en boitier du cristal constituant le transistor composite, ce qui rend beaucoup plus difficile le montage et réduit la rentabilité de fabrication des transistors composites. Insulation using grooves has an important drawback: there is in particular an increase in reverse currents due to non-control fouling which appears on the lateral parts of the grooves, being in the areas of the p-n junctions. The irregular distribution of the base and emitter regions on the surface of the semiconductor substrate leads to an irregular distribution of the current and heat density which is released during operation and, consequently, gives rise to a low stability. composite transistors. The connection contacts being arranged on the opposite edges of the surface of the semiconductor substrate, it is absolutely essential to orient very carefully the casing of the crystal constituting the composite transistor, which makes a lot more difficult to assemble and reduces the profitability of manufacturing composite transistors.
Quant a la réduction des niveaux de courants inverses, la plus efficace est la conception des transistors composites pi anars dans lesquels les jonctions p-n, sortant a la surface planar du substrat, sont protégées par une couche isolante. As for the reduction of the levels of reverse currents, the most effective is the design of the pi anar composite transistors in which the p-n junctions, leaving the planar surface of the substrate, are protected by an insulating layer.
On connait un transistor composite (Demande de brevet d'invention de la RFA n0 2705183, H OIL 27/08, publ. A composite transistor is known (RFA patent application no. 2705183, H OIL 27/08, publ.
en 1978) qui est réalisé sur un substrat semi-conducteur, formant collecteur commun et présentant une multitude de régions de bases et d'émetteurs, constituant plusieurs étages a transistors, et qui a également des contacts conducteurs et de raccordement pour les régions de bases et d'émetteurs. La région de base est commune aux étages a transistors. Les regions de base et d'émetteurs sont disposées de façon irrégulière sur la surface du substrat se mi-conducteur et sont réunies par les contacts conducteurs dans le sens allant vers les bords opposés de la surface du substrat semi-conducteur. Les contacts de raccordement pour les régions de base et d'émetteurs, eux aussi, sont sur les bords opposés de la surface du substrat semi-conducteur.in 1978) which is produced on a semiconductor substrate, forming a common collector and having a multitude of base regions and emitters, constituting several transistor stages, and which also has conductive and connection contacts for the base regions and transmitters. The base region is common to the transistor stages. The base and emitter regions are arranged irregularly on the surface of the semiconductor substrate and are joined by the conductive contacts in the direction to opposite edges of the surface of the semiconductor substrate. The connection contacts for the base and emitter regions, too, are on opposite edges of the surface of the semiconductor substrate.
La présence d'une région base qui est commune aux étages à transistors, fait augmenter la capacité parasite du collecteur du transistor composite et, par conséquent, réduit sa rapidité. La disposition irréguliére des régions de base et d'émetteurs sur la surface du substrat semiconducteur conduit à la réduction de la stabilité thermique et la disposition des contacts de raccordement sur les bords opposés de la surface du substrat semi-conducteur rend très difficile le montage du transistor composite dans le boitier. The presence of a base region which is common to the transistor stages, increases the parasitic capacitance of the collector of the composite transistor and, consequently, reduces its speed. The irregular arrangement of the base and emitter regions on the surface of the semiconductor substrate leads to a reduction in thermal stability and the arrangement of the connection contacts on opposite edges of the surface of the semiconductor substrate makes it very difficult to mount the composite transistor in the housing.
La présente invention vise à créer un transistor composite, ayant des particularités constructives qui permettraient d'améliorer la rapidité, de faciliter son montage dans le boitier et d'augmenter la compacité topologique. The present invention aims to create a composite transistor, having constructive features which would improve speed, facilitate its mounting in the case and increase the topological compactness.
Le problème posé est atteint du fait que dans un transistor composite qui est réalisé sur un substrat semiconducteur, formant collecteur commun et présentant une multitude de régions de bases et d'émetteurs, constituant plusieurs étages à transistors, et qui a des contacts conducteurs et de raccordement destinés aux bases et aux émetteurs selon l'invention, les différentes régions de bases et d'émetteurs sont disposées de façon régulière sur la surface du substrat semi-conducteur et, dans chaque étage à transistor appartenant à une région du même type, sont connectées les unes aux autres en parallèle dans le sens allant de la périphérie au centre du substrat au moyen de contacts conducteurs, les régions de bases sont isolées les unes des autres par la région de collecteur commun, sortant à la surface du substrat semi-conduc teur, alors que le contact de raccordement pour les régions d'émetteurs se trouve au centre de la surface du substrat semi-conducteur et les contacts de raccordement pour les régions de bases sont implantés de façon régulière le long de la périphérie de la surface du substrat semi-conducteur. The problem posed is achieved by the fact that in a composite transistor which is produced on a semiconductor substrate, forming a common collector and having a multitude of base and emitter regions, constituting several transistor stages, and which has conductive and connection intended for the bases and the emitters according to the invention, the different regions of bases and emitters are arranged regularly on the surface of the semiconductor substrate and, in each transistor stage belonging to a region of the same type, are connected to each other in parallel in the direction from the periphery to the center of the substrate by means of conductive contacts, the base regions are isolated from each other by the common collector region, emerging at the surface of the semiconductor substrate while the connection contact for the emitter regions is in the center of the surface of the semiconductor substrate and the connection contacts nt for the base regions are implanted regularly along the periphery of the surface of the semiconductor substrate.
La réalisation des différentes régions de bases et d'émetteurs de telle manière qu'elles se mettent de façon régulière sur la surface du substrat semi-conducteur et, au sein d'un étage a transistors compose de régions du même type, sont connectées en parallèle dans le sens allant de la périphérie au centre de la surface du substrat semiconducteur au moyen de contacts conducteurs, aussi bien que l'isolation des régions de bases les unes par rapport aux autres par la région de collecteur commun, sortant a la surface du substrat semi-conducteur, font que l'on arrive a
- Améliorer la rapidité des transistors composites vu le fait qu'en raison de l'isolation de différentes régions de bases les unes par rapport aux autres, la surface de la jonction de collecteur entre les régions de collecteur et de bases devient moins importante
- Améliorer la stabilité thermique des transistors composites étant donne le fait que l'on parvient a assurer une répartition régulière de la charge électrique sur la surface du substrat semi-conducteur et une diminution de l'interaction thermique entre les éléments constitutifs ce qui est dû a la répartition régulière et a la disposition symétrique des éléments constitutifs dans le transistor composite par rapport au centre de la surface du substrat semi-conducteur. Le fait que le contact de raccordement pour les régions d'émetteurs est réalisé au centre de la surface du substrat semi-conducteur et les contacts de raccordement pour les régions de bases sont disposés de façon régulière le long de la périphérie de la surface du substrat semi-conducteur, c'est- -dire la sy métrie des contacts de raccordement, permet de supprimer la nécessité d'orienter le substrat lors de son montage dans le boitier et d'accroitre, en conséquence, la cadence des opérations de montage du transistor composite.The realization of the different base and emitter regions in such a way that they are placed regularly on the surface of the semiconductor substrate and, within a transistor stage made up of regions of the same type, are connected in parallel in the direction from the periphery to the center of the surface of the semiconductor substrate by means of conductive contacts, as well as the isolation of the base regions from each other by the region of the common collector, exiting at the surface of the semiconductor substrate, so that we arrive at
- Improve the speed of composite transistors given the fact that due to the isolation of different base regions from each other, the area of the collector junction between the collector and base regions becomes smaller
- Improve the thermal stability of composite transistors given the fact that we manage to ensure a regular distribution of the electric charge on the surface of the semiconductor substrate and a decrease in the thermal interaction between the constituent elements which is due the regular distribution and the symmetrical arrangement of the constituent elements in the composite transistor with respect to the center of the surface of the semiconductor substrate. The fact that the connection contact for the emitter regions is made in the center of the surface of the semiconductor substrate and the connection contacts for the base regions are arranged regularly along the periphery of the surface of the substrate semiconductor, that is to say the sy metry of the connection contacts, makes it possible to eliminate the need to orient the substrate during its assembly in the case and to increase, consequently, the rate of assembly operations of the composite transistor.
Il est possible de réaliser les connexions des étages à transistors en faisant recours au montage Darlington. It is possible to make the connections of the transistor stages by using the Darlington assembly.
Ce type de connexion des étages à transistors assure le plus haut gain en courant. This type of connection of the transistor stages ensures the highest current gain.
Il est avantageux qu'au moins certaines régions de base d'un étage à transistors soient réalisées sous forme d'arcs et les régions de bases du dernier étage à transistors soient réalisées sous forme de segments. It is advantageous that at least certain base regions of a transistor stage are produced in the form of arcs and the base regions of the last transistor stage are produced in the form of segments.
Le fait que les régions d'un étage a transistors, au moins par exemple, du premier et de tous les autres qui suivent sauf le dernier, sont réalisées sous forme d'arcs, par exemple, sous forme d'arcs de cercles concentriques, et les régions de bases du dernier étage a transistors sont réalisées sous forme de segments, par exemple, sous forme de segments fermés par lesdits arcs, permet, grâce à la densité accrue de l'assemblage de toutes les régions, constituant le transistor composite, d'améliorer la compacité de la topologie toute entière dudit transistor composite. The fact that the regions of a stage with transistors, at least for example, of the first and all the others which follow except the last, are produced in the form of arcs, for example, in the form of arcs of concentric circles, and the base regions of the last stage with transistors are produced in the form of segments, for example, in the form of segments closed by said arcs, allows, thanks to the increased density of the assembly of all the regions, constituting the composite transistor, to improve the compactness of the entire topology of said composite transistor.
Les solutions constructives ci-avant permettent d'accroître la rapidité et la stabilité thermique du transistor composite, tout en améliorant le rendement des opérations de montage et la compacité topologique. The above constructive solutions make it possible to increase the speed and the thermal stability of the composite transistor, while improving the efficiency of the assembly operations and the topological compactness.
Dans l'exposé qui suit, l'invention est expliquée par la description des exemples de sa mise en oeuvre avec référence aux dessins annexés, sur lesquels
- la Fig. 1 représente une vue en coupe verticale du transistor composite, objet de la présente invention,
- la Fig. 2 représente une vue en plan du transistor composite, objet de la présente invention,
- la Fig. 3 représente un schéma électrique d'un transistor composite, conforme à la presente invention.In the following description, the invention is explained by the description of the examples of its implementation with reference to the accompanying drawings, in which
- Fig. 1 represents a view in vertical section of the composite transistor, object of the present invention,
- Fig. 2 represents a plan view of the composite transistor, object of the present invention,
- Fig. 3 shows an electrical diagram of a composite transistor, in accordance with the present invention.
Un transistor composite, selon l'invention, comporte un substrat semi-conducteur 1 (Fig.l), par exemple, en si licium du type n+, sur lequel est déposée une région épitaxiale commune 2, constituant le collecteur et réalisée en silicium du type n. Sur la région épitaxiale commune 2 de collecteur, sont déposées huit régions séparées 3, 4, de bases, par exemple, du type p et douze régions 5, 6 séparées d'émetteurs, par exemple, du type n++n Fig.1,2). A composite transistor, according to the invention, comprises a semiconductor substrate 1 (FIG. 1), for example, in silicon of the n + type, on which is deposited a common epitaxial region 2, constituting the collector and made of silicon of the type n. On the common epitaxial region 2 of the collector, eight separate regions 3, 4, of bases, for example of the p type, and twelve regions 5, 6 separated by emitters, for example, of the type n ++ n are deposited. , 2).
Le nombre de régions 3, 4, séparées de bases et de régions 5,6, séparées d'émetteurs peuvent être quelconque, mais pas égal a un, vu le fait qu'il est nécessaire d'assurer le fonctionnement des transistors composites avec un niveau donné de charge électrique. Les surfaces de la région com munie 2 de collecteur (Fig.l), des régions 3,4, séparées de bases, des régions 5,6, séparées d'émetteurs sont couvertes d'une couche isolante 7, par exemple, en silicium oxydé. Les jonctions p-n sortant a la surface et constituée par les régions 2 commune de collecteur, les régions 3, 4, séparées de bases et les régions 5,6, séparées d'émetteurs, se trouvent sous la couche isolante 7.A travers les fenêtres, ménagées dans la couche isolante, les régions 3, 4, séparées de bases et les régions 5, 6, séparées d'émetteurs reçoivent des contacts conducteurs 8-10, réalisés, par exemple, en métallisation aluminium. Les régions 3, 4, separées de bases et les régions 5, 6, séparées d'émetteurs sont disposées de façon régulière sur le substrat 1 semiconducteur, symétriquement par rapport a son centre géometrique. Les régions 3, 4, séparées de bases et les régions 5,6,#séparées d'émetteurs sont réunies en deux étages a transistors 11, 12, par les contacts 8 - 10 conducteurs (Fig.3). Le nombre d'étages a transistors 11, 12 peut être plus élevé en fonction du gain que doit assurer le transistor composite.Dans l'étage a transistors 11, les régions 3 séparées de bases (Fig.2), tout en étant des régions du même type de conduction sont connectées en paral lèle par les contacts conducteurs 8. En tant que régions du même type, les régions 5 séparées d'émetteurs de 1 'éta- ge 11 a transistors (Fig.3) et les régions 4 séparées de bases (Fig.2) de l'étage 12 à transistors, sont connectées en parallèle par les contacts 9 conducteurs dans le sens, allant de la périphérie au centre du substrat 1 semi-conducteur. Les régions 6 séparées d'émetteurs de l'étage 12 à transistors (Fig.3), étant les régions du même type, sont connectées en parallèle par les contacts 10 conducteurs (Fig.2).Les contacts 10 conducteurs de l'étage 12 à transistors (Fig.3) sont reliés au contact 13 de raccordement (Fig. 1,2), par exemple, en métallisation aluminium, qui représente une sortie émetteur du transistor composite.The number of regions 3, 4, separated from bases and regions 5.6, separated from transmitters can be any, but not equal to one, given the fact that it is necessary to ensure the operation of composite transistors with a given level of electrical charge. The surfaces of the region provided with collector 2 (Fig.l), regions 3,4, separated from bases, regions 5,6, separated from emitters are covered with an insulating layer 7, for example made of silicon oxide. The pn junctions emerging from the surface and constituted by the regions 2 of the collector, the regions 3, 4, separated from the bases and the regions 5, 6, separated from the emitters, are located under the insulating layer 7. Through the windows , arranged in the insulating layer, the regions 3, 4, separated from the bases and the regions 5, 6, separated from the emitters receive conductive contacts 8-10, made, for example, of aluminum metallization. Regions 3, 4, separated from bases and regions 5, 6, separated from emitters are arranged in a regular manner on the semiconductor substrate 1, symmetrically with respect to its geometric center. The regions 3, 4, separated from the bases and the regions 5, 6, # separated from the transmitters are joined in two transistor stages 11, 12, by the 8 - 10 conductor contacts (FIG. 3). The number of transistor stages 11, 12 may be higher depending on the gain which the composite transistor must provide. In the transistor stage 11, the regions 3 separated from bases (FIG. 2), while being regions of the same type of conduction are connected in parallel by the conductive contacts 8. As regions of the same type, the regions 5 separated from emitters of the stage 11 with transistors (FIG. 3) and the regions 4 separated of bases (Fig. 2) of stage 12 with transistors, are connected in parallel by the contacts 9 conductors in the direction, going from the periphery to the center of the semiconductor substrate 1. The regions 6 separated from emitters of the transistor stage 12 (Fig. 3), being the regions of the same type, are connected in parallel by the 10 conductive contacts (Fig. 2). The 10 conductive contacts of the stage 12 with transistors (Fig. 3) are connected to the connection contact 13 (Fig. 1,2), for example, in aluminum metallization, which represents an emitter output of the composite transistor.
Les contacts 8 conducteurs de l'étage 11 à transistors (Fig.The contacts 8 conductors of the transistor stage 11 (Fig.
3) sont reliés à quatre contacts 14 à 17 (Fig.2,3) de raccordement, par exemple, en métallisation aluminium, qui sont disposés de façon régulière le long de la périphérie de la surface du substrat 1 semi-conducteur de manière à former une symétrie par rapport au centre géométrique de la surface du substrat 1 semi-conducteur. Les contacts de raccordement 14 à. 17 sont les sorties bases du transistor composite et leur nombre peut être quelconque, mais pas égal à un, en fonction des particularités à respecter lors du montage en boîtier du transistor composite.3) are connected to four connection contacts 14 to 17 (Fig. 2,3), for example, made of aluminum metallization, which are arranged regularly along the periphery of the surface of the semiconductor substrate 1 so as to form a symmetry with respect to the geometric center of the surface of the semiconductor substrate 1. The connection contacts 14 to. 17 are the base outputs of the composite transistor and their number can be any, but not equal to one, depending on the particulars to be observed when mounting the composite transistor in a housing.
Les régions 3, 4, séparées de bases (Fig.l) sont iso lées les unes par rapport aux autres par la région 2 commune de collecteur sortant à la surface planar sous la couche isolante 7. Les régions 3 séparées de bases de l'étage à transistors 11 (Fig.3) sont réalisées sous forme d'arcs recouvrant les régions 4 séparées de bases (Fig.2) de l'étage à transistors 12 (Fig.3), qui sont réalisées sous forme de segments. La connexion des étages à transistors 11, 12, se fait suivant le montage Darlington, mais en principe il est possible, pour la connexion des étages à transistors, de faire appel à d'autres montages, notamment, complémentaires. Regions 3, 4, separated from bases (Fig.l) are isolated from each other by the common region 2 of collector emerging at the planar surface under the insulating layer 7. Regions 3 separated from bases transistor stage 11 (FIG. 3) are produced in the form of arcs covering the regions 4 separated from bases (FIG. 2) of the transistor stage 12 (FIG. 3), which are produced in the form of segments. The connection of the transistor stages 11, 12 is done according to the Darlington assembly, but in principle it is possible, for the connection of the transistor stages, to use other, in particular, complementary assemblies.
Le transistor composite fonctionne de la manière suivante. The composite transistor operates as follows.
Un potentiel positif s'applique à une forme du subs trat semi-conducteur 1 (Fig.l, 2, 3). La polarisation positive des bornes des contacts de raccordeiient 14 à 17 par rapport la borne de contact de raccordement 13 fait ouvrir les jonctions qui existent entre les régions 3 séparées de bases (Fig.l, 2) et les régions séparées 5 d'emetteurs de l'étage 11 a transistors (Fig.3), qui déclenche (amorce) l'étage 12 a transistor, en rendant conductrices les jonctions entre les régions 4 séparées de bases (Fig.l, 2) et les régions 6 séparées d'émetteurs. A positive potential applies to a form of the semiconductor substrate 1 (Fig. 1, 2, 3). The positive polarization of the terminals of the connection contacts 14 to 17 with respect to the connection contact terminal 13 makes open the junctions which exist between the regions 3 separated from bases (Fig. 1, 2) and the regions 5 separated from transmitters of stage 11 has transistors (Fig. 3), which triggers (initiates) stage 12 has transistor, making the junctions between regions 4 separated from bases (Fig. 1, 2) and regions 6 separated from conductive transmitters.
Le signal électrique en provenance des étages 11, 12 a transistors (Fig.3) se présente a la borne du substrat 1 semi-conducteur. Les régions 5 séparées d'émetteurs (Fig 1,2) de l'étage 11 a transistors (Fig.3) étant par ailleurs connectées avec les régions 4 séparées de bases de l'étage 12 a transistors (Fig.3), le gain du transistor composite est égal pratiquement au produit des gains caractérisant les étages 11, 12, a transistors faisant partie de l'ensemble. The electrical signal from the stages 11, 12 with transistors (Fig. 3) occurs at the terminal of the semiconductor substrate 1. The regions 5 separated from transmitters (Fig 1,2) of the stage 11 with transistors (Fig. 3) being moreover connected with the regions 4 separated from the bases of the stage 12 with transistors (Fig. 3), the gain of the composite transistor is practically equal to the product of the gains characterizing stages 11, 12, with transistors forming part of the set.
Sous l'action du courant électrique traversant les jonctions du transistor composite, il y a dégagement de chaleur et échauffement du substrat 1 semi-conducteur. L'agencement régulier sur la surface du substrat 1 semi-conducteur des régions 3, 4, séparées de bases (Fig. 1,2), des régions 5,6, séparées d'émetteurs et leur connexion en pa rallèle au moyen de contacts 8 a 10 conducteurs dans le sens allant de la périphérie vers le centre de la surface du substrat 1 semi-conducteur font que la répartition de la charge électrique devient plus homogène et l'interaction thermique entre les différents éléments constitutifs du transistor composite devient plus faible. Under the action of the electric current passing through the junctions of the composite transistor, there is heat generation and heating of the semiconductor substrate 1. The regular arrangement on the surface of the semiconductor substrate 1 of the regions 3, 4, separated from the bases (Fig. 1,2), of the regions 5,6, separated from the emitters and their connection in parallel by means of contacts 8 to 10 conductors in the direction from the periphery towards the center of the surface of the semiconductor substrate 1 cause the distribution of the electric charge to become more homogeneous and the thermal interaction between the various constituent elements of the composite transistor becomes weaker .
L'application des potentiels électriques aux sorties du substrat 1 semi-conducteur et aux sorties des contacts 13 a 17 de raccordement du transistor composite, provoque la naissance d'une capacité parasite dont le niveau permet de diminuer l'isolation des régions séparées 3, 4, de bases sortant à la surface planar par la région de collecteur 2 commun. The application of electrical potentials to the outputs of the semiconductor substrate 1 and to the outputs of the contacts 13 to 17 for connecting the composite transistor, gives rise to a parasitic capacitance whose level makes it possible to reduce the insulation of the separate regions 3, 4, from bases exiting to the planar surface through the common collector region 2.
Le fait que le contact de raccordement 13 (Fig.3), relié aux régions séparées 6 d'émetteurs (Fig. 1, 2), se trouve au centre de la surface du substrat 1 semi-conducteur et que les contacts de raccordement 14 - 17, reliés aux régions séparées 3 de bases, sont répartis de façon régulière le long de la périphérie de la surface du substrat 1 semi-conducteur, assure la symétrie des contacts 13 à 17 de raccordement et, en conséquence, la possibilité d'effectuer sans orientation spéciale le montage en boitier du transistor composite. The fact that the connection contact 13 (Fig. 3), connected to the separate regions 6 of transmitters (Fig. 1, 2), is located in the center of the surface of the semiconductor substrate 1 and that the connection contacts 14 - 17, connected to the separate regions 3 of bases, are evenly distributed along the periphery of the surface of the semiconductor substrate 1, ensures the symmetry of the connection contacts 13 to 17 and, consequently, the possibility of carry out without special orientation the assembly in case of the composite transistor.
La réalisation des régions séparées 3 de bases dans l'étage à transistors 11 (Fig.3) sous forme d'arcs et la réalisation des régions séparées 4 de bases (Fig.l, 2) dans l'étage 12 à transistors (Fig.3) sous forme de segments permettent d'obtenir, pour une surface donnée d'un transistor composite, la meilleure compacité des éléments constitutifs dudit transistor composite. The realization of the separate regions 3 of bases in the transistor stage 11 (Fig. 3) in the form of arcs and the realization of the separate regions 4 of bases (Fig.l, 2) in the transistor stage 12 (Fig. .3) in the form of segments make it possible to obtain, for a given surface of a composite transistor, the best compactness of the constituent elements of said composite transistor.
Claims (3)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853521059 DE3521059A1 (en) | 1985-06-12 | 1985-06-12 | Composite transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2583924A1 true FR2583924A1 (en) | 1986-12-26 |
| FR2583924B1 FR2583924B1 (en) | 1988-05-27 |
Family
ID=6273080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8509334A Expired FR2583924B1 (en) | 1985-06-12 | 1985-06-19 | COMPOSITE TRANSISTOR |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE3521059A1 (en) |
| FR (1) | FR2583924B1 (en) |
| NL (1) | NL8501980A (en) |
| SE (1) | SE448329B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787219B2 (en) * | 1986-09-09 | 1995-09-20 | 三菱電機株式会社 | Semiconductor memory device |
| US4887137A (en) * | 1987-07-02 | 1989-12-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| US5023693A (en) * | 1989-06-06 | 1991-06-11 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Transistor with current sensing function |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1062146A (en) * | 1964-11-11 | 1967-03-15 | Int Standard Electric Corp | Power transistor |
| FR1477106A (en) * | 1965-04-22 | 1967-04-14 | Itt | Junction transistor |
| DE1918557A1 (en) * | 1968-04-11 | 1970-02-05 | Rca Corp | Integrated circuit |
| US3629623A (en) * | 1968-11-01 | 1971-12-21 | Nippon Denso Co | Composite semiconductor device and semiconductor voltage regulator device for vehicles |
-
1985
- 1985-06-12 DE DE19853521059 patent/DE3521059A1/en not_active Withdrawn
- 1985-06-14 SE SE8502974A patent/SE448329B/en not_active IP Right Cessation
- 1985-06-19 FR FR8509334A patent/FR2583924B1/en not_active Expired
- 1985-07-10 NL NL8501980A patent/NL8501980A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1062146A (en) * | 1964-11-11 | 1967-03-15 | Int Standard Electric Corp | Power transistor |
| FR1477106A (en) * | 1965-04-22 | 1967-04-14 | Itt | Junction transistor |
| DE1918557A1 (en) * | 1968-04-11 | 1970-02-05 | Rca Corp | Integrated circuit |
| US3629623A (en) * | 1968-11-01 | 1971-12-21 | Nippon Denso Co | Composite semiconductor device and semiconductor voltage regulator device for vehicles |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3521059A1 (en) | 1986-12-18 |
| SE8502974D0 (en) | 1985-06-14 |
| SE8502974L (en) | 1986-12-15 |
| NL8501980A (en) | 1987-02-02 |
| SE448329B (en) | 1987-02-09 |
| FR2583924B1 (en) | 1988-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175141B1 (en) | Opto-electronic sensor component | |
| FR2947950A1 (en) | ELECTRONIC POWER MODULE | |
| FR2494499A1 (en) | FLAT STRUCTURE FOR HIGH VOLTAGE SEMICONDUCTOR DEVICES | |
| FR2844919A1 (en) | Semiconductor device, comprises a vertical MOS transistor with first electrode connected to a diffusion zone and second electrode formed in a trench on rear side | |
| FR2619248A1 (en) | PROTECTED PHOTOVOLTAIC CELL, METHOD FOR MANUFACTURING SAME AND ASSEMBLY COMPRISING SUCH CELLS | |
| FR2484707A1 (en) | LATERAL TRANSISTOR WITH CHAM EFFECT | |
| FR2784795A1 (en) | STRUCTURE COMPRISING A THIN LAYER OF MATERIAL COMPOSED OF CONDUCTIVE ZONES AND INSULATING ZONES AND METHOD FOR MANUFACTURING SUCH A STRUCTURE | |
| FR2737342A1 (en) | SEMICONDUCTOR COMPONENT WITH INTEGRATED THERMAL DISSIPATOR | |
| FR2751790A1 (en) | MONOLITHIC ASSEMBLY OF AN IGBT TRANSISTOR AND A FAST DIODE | |
| KR102044732B1 (en) | Monolithic Diode Laser Arrangement | |
| EP3894813B1 (en) | Process for producing an infrared detector and associated infrared detector | |
| FR2460542A1 (en) | VERTICAL POWER FIELD EFFECT TRANSISTOR FOR HIGH FREQUENCIES AND METHOD OF MAKING SUCH A TRANSISTOR | |
| FR2583924A1 (en) | Combined power transistor with high amplification | |
| US3480780A (en) | Radiation sensitive switching system for an array of elements | |
| EP0079265A1 (en) | Method of producing a pedestal for mounting a semiconductor chip on the base of an encapsulating housing | |
| FR2503933A1 (en) | INTEGRATED CIRCUIT COMPRISING A NETWORK OF TRANSISTORS | |
| FR2522875A1 (en) | DEVICE FOR RECORDING OR REPRODUCING IMAGES AND SEMICONDUCTOR DEVICE SUITABLE FOR SUCH A DEVICE | |
| FR2697674A1 (en) | Thyristor and common cathode thyristor assembly. | |
| FR2538170A1 (en) | SEMICONDUCTOR ALTERNATING CURRENT RELAY CIRCUIT AND ASSOCIATED THYRISTOR STRUCTURE | |
| FR2536910A1 (en) | HIGH POWER DOUBLE GRID FIELD EFFECT TRANSISTOR | |
| EP1702366A1 (en) | Small-surfaced active semiconductor component | |
| EP3242322B1 (en) | Electronic power device with planar electrical interconnection structure | |
| FR2674067A1 (en) | SEMICONDUCTOR DEVICE WITH JOSEPHSON EFFECT. | |
| FR2470445A1 (en) | DEVICE FOR PARALLELING BIPOLAR POWER TRANSISTORS AT VERY HIGH FREQUENCY AND AMPLIFIER USING THE DEVICE | |
| EP0549405B1 (en) | Method of wiring a laser array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |