FR2582844A2

FR2582844A2 - Semiconductor device for image formation and memory storage

Info

Publication number: FR2582844A2
Application number: FR8508422A
Authority: FR
Original assignee: Individual
Current assignee: Individual
Priority date: 1984-04-17
Filing date: 1985-05-28
Publication date: 1986-12-05

Abstract

Semiconductor device for image formation and memory storage. The invention relates to a semiconductor device for image formation and memory storage. It comprises a photosensitive element 4 constituted by a PN junction photodiode in which the incident photons create an inverse current discharging an associated capacitive system 13 and 14. It further comprises an input/output device 1, 2, 3, a memory storage system 13 and a system making it possible to adjust the acquisition time 11, 12. The device according to the invention is particularly intended for the use of images in fields such as robotics, automatic reading.

Description

La présente invention concerne un système de formation et de mémorisation d'image numérique. The present invention relates to a digital image formation and storage system.

Plus particulièrement l'invention concerne un dispositif de formation d'image à semi-conducteur
organisé en matrice d'éléments, chaque élément comprenant une partie photosensible, constituée d'une
photodiode à jonction PN, couplée à un point mémoire le tout constituant un unique circuit intégré obtenu
par exemple par la technique MOS. More particularly the invention relates to a semiconductor imaging device
organized in a matrix of elements, each element comprising a photosensitive part, consisting of a
PN junction photodiode, coupled to a memory point the whole constituting a single integrated circuit obtained
for example by the MOS technique.

Les circuits intégrés du genre spécifié ci-dessus sont notoirement connus. Integrated circuits of the kind specified above are well known.

Jusqu'à présent, la plupart des systèmes de formation d'image sont basés sur des capteurs qui
fournissent des signaux analogiques et nécessitent donc une conversion analogique/numérique pour
pouvoir stocker les informations nécessaires à un traitement numérique. De plus les circuits sont
réalisés le plus souvent de facon indépendante voire par des boîtiers indépendants.Until now, most imaging systems have been based on sensors that
provide analog signals and therefore require analog / digital conversion to
ability to store information necessary for digital processing. In addition, the circuits are
most often produced independently or even by independent boxes.

L'invention concerne donc un dispositif de formation et de mémorisation d'image numérique qui ne présente pas les inconvénients des dispositifs antérieurs. De plus le dispositif selon l'invention
intègre à chaque élément la fonction de conversion ce qui constitue l'une de ses originalités. The invention therefore relates to a digital image formation and storage device which does not have the drawbacks of the prior devices. In addition, the device according to the invention
incorporates the conversion function into each element, which is one of its original features.

Le brevet français n' 84 06262 décrit un tel dispositif. Toutefois, le dispositif décrit dans ce brevet principal peut être amélioré. French patent n ° 84 06262 describes such a device. However, the device described in this main patent can be improved.

1) Dans le cas de la réalisation du dispositif à l'aide de points mémoire statiques, le mode de réalisation décrit dans le brevet principal n'est pas optimal. En effet, la surface occupée par chaque élément (partie photosensible et de conversion plus point mémoire) peut être réduite an utilisant un autre mode de réalisation décrit dans la présente invention. 1) In the case of making the device using static memory points, the embodiment described in the main patent is not optimal. In fact, the surface occupied by each element (photosensitive and conversion part plus memory point) can be reduced by using another embodiment described in the present invention.

2) Dans le cas de la réalisation du dispositif à l'aide de points de mémorisation dynamiques, le mode de réalisation proposé dans le brevet principal présente des inconvénients majeurs:
- dans le cas où le capteur reçoit de faibles intensités lumineuses, le temps de saisie doit
être long. Ce temps de saisie est, dans le mode de réalisation du brevet principal, le
temps séparant deux rafraîchissements successifs. Une mémorisation fiable de l'image
captée nécessite d'augmenter la fréquence de rafraîchissement immétiiatement après la
saisie de manière à ce que le dispositif devienne insensible à une augmentation ultérieure
de l'énergie lumineuse reçue par le capteur. Si tel n'était pas le cas, l'énergie lumineuse
reçue entre deux rafraîchissements espacés serait alors suffisante pour modifier le
contenu de la mémoire.Cette modification de la fréquence de rafraîchissement est un
handicap pour l'utilisation commode du dispositif. La présente Invention décrit un mode
de réalisation permettant d'éviter ce handicap;
- dans le mode de réalisation décrit dans le brevet principal, tous les points image du
capteur ne peuvent pas être rafraîchis en même temps. La saisie d'une image n'est pas
réalisée au même instant pour tous ses points. Ce phénomène est un handicap pour
l'utilisation du capteur dans des situations où la scène à observer varie très rapidement.2) In the case of making the device using dynamic memory points, the embodiment proposed in the main patent has major drawbacks:
- if the sensor receives low light intensities, the entry time must
be long. This entry time is, in the embodiment of the main patent, the
time separating two successive refreshments. Reliable image storage
received requires increasing the refresh rate immediately after
entered in such a way that the device becomes insensitive to a further increase
of the light energy received by the sensor. If not, the light energy
received between two refreshes spaced would then be sufficient to modify the
memory content.This change in the refresh rate is a
handicap for the convenient use of the device. The present invention describes a mode
to avoid this handicap;
- in the embodiment described in the main patent, all the image points of the
cannot be refreshed at the same time. Capturing an image is not
performed at the same time for all its points. This phenomenon is a handicap for
using the sensor in situations where the scene to be observed varies very quickly.

La présente invention décrit un mode de réalisation permettant d'éviter ce handicap;
- dans le mode de réalisation décrit dons le brevet principal, la sensibilité du dispositif
peut entre augmentée (afin de travailler en éclairage faible) en portant le substrat à un
potentiel négatif. Cette possibilité présente un inconvient majeur: celui de rendre
indispensable l'utilisation de potentiels négatifs pour actionner certaines lignes de
commande par exemple celle activant le transistor de charge Initiale. La présente
invention décrit un mode de réalisation permettant d'éviter ce handicap.The present invention describes an embodiment making it possible to avoid this handicap;
- in the embodiment described in the main patent, the sensitivity of the device
can be increased (in order to work in low lighting) by bringing the substrate to a
negative potential. This possibility has a major drawback: that of rendering
essential the use of negative potentials to activate certain lines of
command for example that activating the Initial charge transistor. The current
The invention describes an embodiment making it possible to avoid this handicap.

Dans les dessins annexés, donnés uniquement à titre d'exemples nullement limitatifs:
- la figure 1 représente un mode de réalisation comprenant un point mémoire statique,
- la figure 2 représente un mode de réalisation comprenant un point mémoire dynamique,
- la figure 3 représente un mode de réalisation comprenant un point mémoire dynamique, permettant de porter aisément le substrat à un potentiel négatif,
- la figure 4 représente un mode de réalisation comprenant un point mémoire dynamique > permettant de porter aisément le substrat à un potentiel négatif et de réaliser une précharge simultanée dans toutes les cellules élémentaires du dispositif.In the accompanying drawings, given solely by way of non-limiting examples:
FIG. 1 represents an embodiment comprising a static memory point,
FIG. 2 represents an embodiment comprising a dynamic memory point,
FIG. 3 represents an embodiment comprising a dynamic memory point, making it possible to easily bring the substrate to a negative potential,
- Figure 4 shows an embodiment comprising a dynamic memory point> making it possible to easily bring the substrate to a negative potential and to carry out a simultaneous preload in all the elementary cells of the device.

Dans le cas de réalisation du dispositif à l'aide de points mémoire statique, le mode de
réalisation préférentiel selon l'invention est représenté en figure 1 et son fonctionnement peut être
décrit de la manière suivante.In the case of making the device using static memory points, the mode of
preferred embodiment according to the invention is shown in Figure 1 and its operation can be
described as follows.

Le dispositif présenté en figure 1 est la cellule élémentaire permettant de construire un
assemblage par exemple matriciel. Chaque cellule élémentaire réalise la fonction de saisie d'images et
celle de mémorisation. Le mode d'assemblage des cellules élémentaires est celui utilisé classiquement
pour la réalisation des mémoires à accès aléatoire.The device presented in Figure 1 is the elementary cell for building a
assembly, for example matrix. Each elementary cell performs the image capture function and
that of memorization. The method of assembling elementary cells is that conventionally used
for the production of random access memories.

Ainsi, considéré comme un point mémoire, le dispositif présenté en figure I fonctionne de la
façon suivante: las transistors (7 et 8) et (9 et 10) constituent deux inverseurs disposés en boucle de mémorisation lorsque le transistor de commutation 11, dit de saisie-mémorisation, est rendu passant. La lecture ou l'écriture de ce point mémoire se fait en rendant le transistor de commutation 2, dit d'entrée-sortie, passant. L'entrée-sortie de l'information correspondante se fait par le point 1 qui est, en fait, conformément au mode de réalisation classique des mémoires, une ligne de bus classiquement dénommée "ligne de bits". Une cellule elémentaire parmi celles connectées à ce bus peut être sélectionnée par action sur la ligne de commande 3, classiquement dénommée "ligne de mots".Thus, considered as a memory point, the device presented in Figure I operates from the
as follows: the transistors (7 and 8) and (9 and 10) constitute two inverters arranged in a storage loop when the switching transistor 11, called input-storage transistor, is turned on. Reading or writing of this memory point is done by turning the switching transistor 2, called input-output, on. The input / output of the corresponding information is done by the point 1 which is, in fact, in accordance with the classic embodiment of the memories, a bus line conventionally called "bit line". An elementary cell among those connected to this bus can be selected by action on the command line 3, conventionally called "word line".

Dans sa fonction de capteur, le dispositif présenté en figure 1 fonctionne de la façon suivante: après avoir actionné la commande 12 afin de bloquer le transistor 1 1 de saisie-mémorisation, le point 1 est porté à un potentiel positif (par exemple 5 Yolts). Une action sur la commande 3 permet alors de rendre passant le transistor 2 d'entrée-sortie et de réaliser ainsi la précharge de la grille 6 du transistor 7. Le transistor 2 d'entrée-sortie est ensuite bloqué par action sur la commande 3. In its sensor function, the device presented in FIG. 1 operates as follows: after actuating the command 12 in order to block the input-memorizing transistor 11, point 1 is brought to a positive potential (for example 5 Yolts ). An action on the command 3 then makes it possible to make the input-output transistor 2 pass and thus perform the preload of the gate 6 of the transistor 7. The input-output transistor 2 is then blocked by action on the command 3 .

L'ensemble substrat (5)-photodiode( 4)-grille (6) du transistor signal 7 fonctionne alors de façon identique ô celle décrite dans le brevet principal. Le temps de saisie est alors le temps sepsrant l'instant où le transistor 2 d'entrée-sortie est rendu non-passant (fin de précharge) et celui où le transistor il de saisie-mémorisation est rendu passant (déclenchement de la fonction de mémorisation). Ce temps de saisie est donc réglable à volonté selon le besoin.The substrate (5) -photodiode (4) -grid (6) assembly of the signal transistor 7 then operates identically to that described in the main patent. The input time is then the time between the instant when the input-output transistor 2 is made non-conducting (end of preload) and the time when the input-memorizing transistor is made conducting (triggering of the function of memorization). This entry time is therefore adjustable at will as required.

Dans le cas de réalisation du dispositif à l'aide de points mémoire dynamique, un mode de réalisation préférentiel est présenté en figure 2 et son fonctionnement peut-être décrit de la façon suivante:
Le dispositif présenté en figure 2 est la cellule élémentaire permettant de construire un assemblage, par exemple matriciel. Chaque cellule élémentaire réalise la fonction de saisie d'images et celle de mémorisation. Le mode d'assemblage des cellules élémentaires est celui utilisé classiquement pour la réalisation des mémoires à accès aléatoire.In the case of embodiment of the device using dynamic memory points, a preferred embodiment is presented in FIG. 2 and its operation can be described as follows:
The device presented in FIG. 2 is the elementary cell making it possible to construct an assembly, for example a matrix. Each elementary cell performs the image capture and memorization functions. The method of assembling the elementary cells is that conventionally used for the production of random access memories.

Ainsi, considéré comme un point mémoire, le dispositif présenté en figure 2 fonctionne de la façon suivante: l'information est mémorisée dans le système capacitif 13 lorsque les transistors de commutation 2 d'entrée-sortie et 11 de saisie-mémorisation sont bloqués. L'entrée-sortie de l'information correspondante se fait par le point 1 qui est, en fait, conformément au mode de réalisation classique des mémoires, une ligne de bus classiquement dénommée "ligne de bits". Une cellule élémentaire parmi celles connectées à ce bus peut être sélectionnée par action sur la ligne de commande 3, classiquement dénommée "ligne de mots". Comme pour toute mémoire dynamique, une opération de rafraîchissement (facture, amplification, ré-écriture) est nécessaire à Intervalles réguliers. Thus, considered as a memory point, the device presented in FIG. 2 operates as follows: the information is memorized in the capacitive system 13 when the switching transistors 2 input-output and 11 for input-storage are blocked. The input / output of the corresponding information is done by the point 1 which is, in fact, in accordance with the classic embodiment of the memories, a bus line conventionally called "bit line". An elementary cell among those connected to this bus can be selected by action on the command line 3, conventionally called "word line". As with any dynamic memory, a refresh operation (invoice, amplification, rewriting) is necessary at regular intervals.

La fonction de capteur du dispositif présenté en figure 2 est réalisé de la façon suivante: une précharge du système est obtenue en rendant passant les transistors 2 d'entrée-sortie et 11 de saisle-mémorisation et en appliquant au point 1 un potentiel positif suffisant (par exemple 5 Yolts). Le transistor 2 d'entrée-sortie est ensuite bloqué et la saisie commence: le dispositif photo-sensible 4, relié au substrat 5, étant exposé a la lumière, contribue à décharger la capacité de mémorisation 13 ainsi que la capacité parasite 14 associée à la photodiode 4. La fin de saisie a lieu lorsque le transistor Il de saîsie-mémorlsaUon est rendu non-passant. The sensor function of the device presented in FIG. 2 is carried out in the following way: a preload of the system is obtained by turning on the input-output transistors 2 and 11 of input-memorization and by applying at point 1 a sufficient positive potential (for example 5 Yolts). The input-output transistor 2 is then blocked and input begins: the photo-sensitive device 4, connected to the substrate 5, being exposed to light, contributes to discharging the storage capacity 13 as well as the stray capacity 14 associated with the photodiode 4. The end of input takes place when the transistor Il of saîsie-memorlsaUon is made non-conducting.

Dans ce mode de réalisation du dispositif, la partie situé entre les transistors 2 d'entrée-sortie et Il de saisie-mémorisation, et en particulier le système capacitif 13, doit être protégé par une couche opaque à la lumière ( par exemple, une couche de métallisation). In this embodiment of the device, the part situated between the input-output transistors 2 and Il of capture-memorization, and in particular the capacitive system 13, must be protected by a layer opaque to light (for example, a metallization layer).

Ce mode de réalisation présente1 contrairement au dispositif décrit dans le brevet principal, les caractéristiques suivantes:
1 ) le dispositif a un mode de mémorisation fiable quelle que soit l'intensité lumineuse reçue
après la saisie;
2) toutes les cellules élémentaires de la matrice constituant le capteur complet peuvent
saisir l'image au matie instant (signal unique appliqué aux commandes 12).Unlike the device described in the main patent, this embodiment has the following characteristics:
1) the device has a reliable storage mode regardless of the light intensity received
after entry;
2) all the elementary cells of the matrix constituting the complete sensor can
capture the image at the instant (single signal applied to controls 12).

La figure 3 présente un complément du dispositif de la figure 2 utilisé préférentiellement pour réaliser un dispositif de haute sensibilité dans lequel le substrat est porté ô une tension négative par rapport à la masse. FIG. 3 shows a complement to the device of FIG. 2 preferably used to produce a high sensitivity device in which the substrate is brought to negative voltage with respect to the mass.

Le transistor 17, dont la grille de commande est à la masse, est rendu passant lorsque la différence de potentiels entre la masse et le point 16 devient supérieure ô la tension de seuil du transistor 17. Le transistor 17 agit comme un limiteur de potentiel négatif au point 16 évitant ainsi que le transistor il de saisie-mémorisation devienne passant et que l'information mémorisée en 13 soit perdue. Transistor 17, whose control gate is grounded, is turned on when the potential difference between ground and point 16 becomes greater than the threshold voltage of transistor 17. Transistor 17 acts as a negative potential limiter at point 16 thus avoiding that the capture-memorizing transistor II becomes conducting and that the information memorized in 13 is lost.

La figure 4 présente un autre mode de réalisation dérivé de la figure 3. Dans# ce cas, pendant la saisie, la grille de commande 18 est à la masse et le point 19 est ô une tension positive ou nulle. Le transistor 17 agit alors, comme dans le cas précédent, comme un limiteur de potentiel négatif. FIG. 4 shows another embodiment derived from FIG. 3. In this case, # during input, the control grid 18 is grounded and point 19 is ô a positive or zero voltage. The transistor 17 then acts, as in the previous case, as a negative potential limiter.

Ce dispositif permet également de réaliser l'opération de précharge simultanée de toutes les cellules élémentaires. Pour cela, le point 19 ainsi que les grilles de commande 18, activées par un signal unique, sont portés à un potentiel positif (par exemple 5 Volts) en même temps que les grilles de commande 12 des transistors 11. Les transistors 17 et il étant alors passants, les points de mémorisation 13 sont alors préchargès. Dans ce mode de fonctionnement, les transistors 2 ne sont utilisés que pour lire ou écrire, sélectivement, chaque point mémoire. This device also makes it possible to carry out the simultaneous precharge operation of all the elementary cells. For this, the point 19 as well as the control gates 18, activated by a single signal, are brought to a positive potential (for example 5 Volts) at the same time as the control gates 12 of the transistors 11. The transistors 17 and 11 then being passers-by, the storage points 13 are then preloaded. In this operating mode, the transistors 2 are only used to read or write, selectively, each memory point.

Le dispositif selon l'invention, dans l'un quelconque de ses modes de réalisation, est particulièrement destiné à l'acquisition et au stockage d'images numériques. A titre d'exemple et sans que cela soit limitatif, on peut citer comme applications la saisie et la mémorisation d'images numériques pour la reconnaissance d'objets en robotique, la reconnaissance de caractères, la détection de cellules en biologie. The device according to the invention, in any of its embodiments, is particularly intended for the acquisition and storage of digital images. By way of example and without this being limiting, there may be mentioned as applications the capture and storage of digital images for the recognition of objects in robotics, the recognition of characters, the detection of cells in biology.

Claims

1) Device according to any one of the claims of the main patent characterized in that: a) in the case of an embodiment comprising a static memory point, the diffused conductor of the PN junction of the photodiode (4) is connected to on the one hand to a bus line (1) commonly called "bit line" in semiconductor memories, via a first switching transistor (2), on the other hand to a first inverter whose capacity gate (6) of the signal transistor (7) realizes a capacitive system, said gate (6) discharging under the effect of a current flowing in reverse in the PN junction of said photodiode (4) when said photodiode is subjected to an illumination The output of this first inverter is connected to the input of a second inverter; the output of this second inverter is connected to the input of the first by means of a second switching transistor (11) b) in the case of an embodiment comprising a dynamic memory point, the memory point is a system with capacitive effect (13) one of the terminals of which is connected on the one hand to a bus line (1) commonly called "bit line" in semiconductor memories, by means of a first transistor switching (2), on the other hand to the diffused conductor of a photodiode (4) via a second switching transitor (1 1).

2) Device according to claim 1, characterized in that, in the case of an embodiment comprising a dynamic memory point, the diffused conductor of the photodiode (4) is also connected to ground via a transistor ( 7) whose grid is connected to ground.

3) Device according to claim 1, characterized in that, in the case of embodiment comprising a dynamic memory point, the scattered conductor of the photodiode (4) is moreover connected to a positive or zero potential by means of a transistor (17) whose gate (18) receives a positive or zero command.

4) Device according to any one of claims 1 to 3, characterized in that the access to the information stored in the device can be done randomly.

5) Device according to any one of claims there 4, characterized in that all the points of the image can be captured simultaneously