FR2580130A1 - - Google Patents

Download PDF

Info

Publication number
FR2580130A1
FR2580130A1 FR8604717A FR8604717A FR2580130A1 FR 2580130 A1 FR2580130 A1 FR 2580130A1 FR 8604717 A FR8604717 A FR 8604717A FR 8604717 A FR8604717 A FR 8604717A FR 2580130 A1 FR2580130 A1 FR 2580130A1
Authority
FR
France
Prior art keywords
signal
pulses
level
comparator
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8604717A
Other languages
English (en)
Other versions
FR2580130B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of FR2580130A1 publication Critical patent/FR2580130A1/fr
Application granted granted Critical
Publication of FR2580130B1 publication Critical patent/FR2580130B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Abstract

L'INVENTION CONCERNE UN DISPOSITIF DE TELECOMMUNICATIONS UTILISANT UN DECOUPEUR ADAPTATIF AVEC UNE BOUCLE A VERROUILLAGE DE DUREE D'IMPULSIONS. UN COMPARATEUR 14 COMPARE LES IMPULSIONS D'INDICATION DE NIVEAU 216 D'UN SIGNAL RECU AVEC UN SIGNAL DE DECOUPAGE DE REFERENCE. LES IMPULSIONS D'INDICATION ONT UNE DUREE NOMINALE PREDETERMINEE ET LE NIVEAU DE DECOUPAGE DE REFERENCE EST CONTROLE PAR UNE BOUCLE A VERROUILLAGE DE DUREE D'IMPULSIONS 7 QUI REAGIT AUX IMPULSIONS D'INDICATION DE NIVEAU A LA SORTIE DU COMPARATEUR. L'INVENTION S'APPLIQUE NOTAMMENT A LA TRANSMISSION DE SIGNAUX DE TELEVISION.

Description

La présente invention concerne un dispositif de télécommunications qui
utilise un régénérateur ou
un découpeur binaire.
Dans le but de réduire le taux d'erreurs en série, la longueur d'une impulsion d'une durée connue et prédéterminée telle que reçue au récepteur est décidée ou découpée à la commande d'une boucle de réaction à verrouillage de durée d'impulsions pour maintenir un
niveau de découpage constant.
Un objet fondamental dans un récepteur d'un système numérique de télécommunications est de réduire la valeur de la puissance reçuenécessaire pour obtenir un taux d'erreurs binaire donné. Par exemple, dans des systèmes de télécommunications à fibres optiques, un photo- détecteur à la position du récepteur détecte le signal lumineux incident et le convertit en un faible courant électrique. Un amplificateur à faible bruit ou un pré-amplificateur derrière le photo-détecteur convertit le courant en un signal utilisable tout en introduisant une valeur minimale de bruit supplémentaire. Le signal à la sortie de l'amplificateur est appliqué à un régénérateur numérique ou comparateur de décision de bits afin de déterminer si un niveau logique "0" (bas) ou un niveau logique "1" (haut) a été transmis. La décision de bits dépend du niveau de découpage ou du niveau de référence choisi pour être utilisé dans le comparateur de décision de bits pour représenter la transition entre un "0" et un "1". Le choix du niveau de référence est compliqué par plusieurs facteurs, parmi lesquels le niveau
très faible du signal qui, dans un système de télécommu-
nications à fibres optiques peut être inférieur à 20mV.
Un autre facteur de complication dans les systèmes à débit binaire élevé est le couplage continu entre le photo-détecteur et le comparateur qui est nécessaire pour obtenir une largeur de bande qui descend jusqu'à v
une fréquence nulle et dans les centaines de MHz.
Une technique antérieure pour résoudre le problème de décision de bits consiste à sélectionner des codes de données à l'émetteur éliminant du signal les composantes continues et de basse fréquence. Si les
composantes continues sont éliminées, le signal au récep-
teur peut être couplé en courant alternatif avec le compa-
rateur de décisions et le niveau de référence ou de
découpage peut être établi en utilisant un filtre passe-
bas pour faire la moyenne de l'amplitude du signal à la sortie du comparateur. Un diviseur de tension est utilisé pour diviser le signal moyen afin de produire
le niveau de référence pour l'application du comparateur.
Dans le cas de débit de données très élevées, l'utilisation de ce codage spécialisé peut ne pas être économique, car une plus grande largeur de bande de canal est nécessaire. Le brevet des Etats-Unis d'Amérique n 4 219 890 est un exemple d'un circuit complexe nécessaire pour coder un signal à l'émetteur avec des amplitudes inégales afin de compenser les variations de tension continue. Selon ce brevet, plusieurs circuits à retard ayant des durées égales à un multiple de la moitié de la durée d'horloge binaire sont utilisés pour détecter les transitions avant et arrière des données. Un multivibrateur bistable est nécessaire, déclenché de
façon sûre sur une transition de données. Des multivibra-
teurs commerciaux sont disponibles, spécifiés pour une durée d'impulsions d'entrée. La solution du brevet précité peut être difficile à appliquer à des fréquences de transmission de données de 216 Mégabits/seconde par les impulsions appliquées aux multivibrateurs bistables ont
une durée inférieure à 2 nanosecondes (ns) et les multivi-
brateurs commerciaux peuvent ne pas être déclenchés de façon sûre. Le besoin existe donc d'un régénérateur ou découpeur numérique économique, pouvant être adapté à
des fréquences de données très élevées.
Selon l'invention, un dispositif de télécommuni-
cations comporte un découpeur adaptatif pour un train numérique binaire. Le train binaire contient des impulsions d'indication de niveau avec chacune une durée nominale prédéterminée. Le découpeur comporte un comparateur
commandé avec une première et une seconde bornes d'entrée.
La première borne d'entrée est connectée pour recevoir le train binaire. Le comparateur compare l'amplitude instantanée du train binaire avec un signal de découpage de référence appliqué à la seconde entrée. Le comparateur produit des signaux à deux niveaux représentant des décisions binaires. La durée des signaux à deux niveaux pendant l'intervalle d'impulsions d'indication de durée indique le niveau de découpage instantané. Un oscillateur commandé, comme un oscillateur à marche-arrêt, produit
des trains d'oscillations en réponse aux impulsions respec-
tives d'indication de niveau comparé. Chacun de ces trains contient plusieurs cycles d'oscillation. Un circuit bistable connecté à l'oscillateur commandé réagit à chaque cycle d'oscillation d'un train en changeant d'état pour former un signal de sortie brut non filtré. Le signal de sortie brut se trouve dans un premier état avant la réception des trains de l'oscillateur. A la réception de chaque train, le signal de sortie se trouve dans le
même état (niveau initial) si l'oscillateur à marche-
arrêt produit un nombre pair de cycles d'oscillation.
Par contre, le signal de sortie se trouve au second état après la réception de chaque train, si l'oscillateur à marche-arrêt produit un nombre impair de cycles. De cette manière, le niveau moyen du signal de sortie varie dans l'intervalle entre les impulsions successives d'indication de niveau, en fonction du niveau de découpage
sur lequel le comparateur base ses décisions binaires.
Un circuit de traitement de signaux de moyenne et de commande relié au circuit bistable fait la moyenne du premier et du second état du signal de sortie et traite le signal dont la moyenne est faite pour produire le signal de découpage de référence. La polarité du signal de niveau de découpage ainsi produit est sélectionnée pour maintenir pratiquement constante la durée ou la
longueur des impulsions d'indication de niveau comparé.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la
description qui va suivre d'un exemple de réalisation
et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma simplifié d'un récepteur de signaux optiques en modulation numérique, selon l'invention, Les figures 2 et 5 sont des courbes d'amplitude en fonction du temps de tensions de signaux apparaissant dans le dispositif de la figure 1, Les figures 3 et 4 sont des courbes similaires pour des instants voisins de celui d'une impulsion d'indication de niveau, Les figures 6 et 7 sont des courbes d'amplitude en fonction du temps de tensions de signaux apparaissant dans le dispositif de la figure 1 pendant le fonctionnement, La figure 8 est un schéma plus détaillé du dispositif de la figure 1, La figure 9 est un schéma simplifié d'un circuit séparateur d'impulsions d'indications de niveau qui convient pour être utilisé dans les dispositifs des figures 1 et 8, et La figure 10 est un schéma simplifié d'un émetteur qui convient pour être utilisé avec le récepteur
des figures 1 et 5.
Selon la figure 1, un récepteur 6 de signaux lumineux modulés numériquement comporte une borne 8 destinée à être reliée à une ligne omnibus à fibres optiques pour en recevoir des signaux lumineux et une photo-diode 10 reliée à la borne 8 pour produire un courant électrique sur un conducteur 11, ce courant étant appliqué à un pré-amplificateur ou un amplificateur à faible bruit
12 qui peut être un amplificateur à trans-impédance.
Le signal détecté sur le conducteur 11 contient des données sous la forme de "1" et de "0", intercalées périodiquement avec des mots de synchronisation suivis par un impulsion d'indication de niveau et leurs bits de protection. Les impulsions d'indication de niveaux sont produites par un émetteur (qui sera décrit par la suite en regard de la figure 10) avec au moins une durée constante et des temps constants de montée ou de descente. Eventuellement, les impulsions peuvent aussi avoir une durée nominale prédéterminée. Ces durées et ces temps de montée et de descente fournissent des informations au récepteur 6 permettant la commande du niveau de découpage. L'impulsion de synchronisation est utilisée comme une référence de temporisation pour permettre l'extraction de l'impulsion d'indication de niveau, pour le traitement et la commande
du niveau de découpage.
Les données amplifiées et les impulsions d'indication de niveau provenant du pré-amplificateur 12 sont appliquées à une boucle à verrouillage de durée d'impulsions 7 qui contient un comparateur 14. Les impulsions sont appliquées à une entrée non-inverseuse (+) d'un comparateur 14 pour être comparées avec un niveau de découpage appliqué à l'entrée inverseuse (-) du comparateur 14. Le train de données inversées (données) est appliqué par le comparateur 14, par l'intermédiaire d'un conducteur désigné par c, à une première borne d'entrée d'une porte NON-ET 26. Le train de données inversées contient des mots de synchronisation inversés, des impulsions d'indication de niveau inversées, et des
258*136
bits de protection inversés.
La figure 2 représente en (a)le train 210 de données inversées à la sortie inverseuse de comparateur 214. Sur la figure 2, en (a) 212 indique un mot de synchronisation inversé (sync). D'une façon similaire, 214 désigne une impulsion d'indication de niveau inversée et 216 désigne des impulsions de protection d'impulsions
d'indication de niveau inversées. Le mot de synchronisa-
tion inversé 212 consiste en un train de 16 bits "0".
L'impulsion 214 d'indication de niveau inversée consiste en deux bits successifs "1". Dans le but de protéger
l'intégrité des temps de montée et de descente de l'impul-
sion d'indication de niveau, cette dernière est précédée et suivie par deux impulsions de protection 216 dont chacune d'entre elles contient deux bits "0". Les deux impulsions 216 sont à leur tour précédées ou suivies respectivement par un bit "1" comme le montre la figure 2 en (a). Ainsi, le profil binaire inversé qui contient l'impulsion d'indication de niveau 214' et ses impulsions de protection 216 est 10011001. La fréquence de récurrence
des mots de synchronisation est représentée à 63,55 micro-
secondes (us), correspondant à la fréquence de récurrence de lignes de la télévision dans le système NTSC. Ainsi, les données transmises peuvent contenir des signaux de
télévision.
Pour en revenir à la figure 1, les données non inversées sont appliquées par le comparateur 14 à un séparateur de synchronisation et un circuit de traitement de signaux représenté par la case- 18, qui applique les données sur un conducteur de sortie 19 et
qui produit une impulsion de temporisation ou de synchro-
nisation représentée en 218 sur la figure 2(b) ayant une durée d'un intervalle binaire pendant l'intervalle binaire qui suit la réception du dernier bit des données de synchronisation 212. L'impulsion de temporisation 218 est transmise par un conducteur désigné par a à un circuit multivibrateur monostable ou astable 22 qui fait partie de la boucle 7. Le multivibrateur 22 est un monostable qui produit un signal de fourchette représenté en 220 sur la figure 2(c) en réponse à latransition arrière de l'impulsion de temporisation 218. Le signal de fourchette a une durée de cinq intervalles binaires
englobant le temps pendant lequel l'impulsion d'indica-
tion de niveau (durée de 2 bits) apparaît. La sortie de signal de fourchette du multivibrateur monostable 22 est appliquée sur un conducteur b vers une seconde entrée d'une porte NON-ET 26. Cette dernière est autorisée
par le signal de fourchette et aiguille l'impulsion d'indi-
cation de niveau inversée (avec une autre inversion comme le montre la figure 2(d)) sur un conducteur d vers une
borne d'entrée de commande d'un oscillateur à marche-
arrêt 28.
La sortie de l'oscillateur 28 est appliquée sur un conducteur e vers un diviseur de fréquence par deux 30 et la fréquence divisée est appliquée à un filtre passe-bas 32 pour former un signal filtré. Le signal filtré est appliqué à un amplificateur comparateur 34 pour être comparé avec une tension de référence Vref et le signal à deux niveaux résultant est en outre filtré par un filtre passe-bas 36 avant d'être appliqué à la borne d'entrée inverseuse du comparateur 14 comme niveau
de découpage de référence.
Les figures 3 et 4 illustrent des formes d'ondes apparaissant dans le dispositif de la figure 1, dans le cas d'un système fonctionnant à 216 mégabits/seconde, dans lequel un cycle d'horloge (bits) a une durée de 4, 63 ns. L'impulsion d'indication de niveau non inversée est une série de deux niveaux logiques "0" et elle a donc une durée nominale à l'émission de 9,26 ns. La fréquence de l'oscillateur 28 est environ 640 MHz, ce dont il résulte environ 5 à 6 périodes d'oscillation pendant chaque intervalle d'impulsions d'indication de niveau. La figure 3 représente en (a) une forme d'onde 310 de l'impulsion de temporisation séparée appliquée au multivibrateur monostable 22. La forme d'onde 212 en (b) sur la figure 3 représente la sortie de signal de fourchette du multivibrateur 22. Il apparaît que la porte NON-ET 26 est autorisée par la forme d'onde 312 au moins dans l'intervalle T2-T18. Etant donné que le multivibrateur 22 produit l'impulsion 312 en réponse
au signal de synchronisation séparé, l'intervalle T2-
T18 contient l'intervalle d'impulsions d'indication de niveau. La partie d'impulsion d'indication de niveau inversée du train de données inversé sur le conducteur C est représentée par la forme d'onde 314 sur la figure 3 en (c). L'impulsion d'indication de niveau inversée dans l'intervalle T6-T16 est plus courte que 9,26 ns,
ce dont il résulte un niveau de découpage trop faible.
La partie-logique "1" de la forme d'onde 314 apparaît pendant un moment o la porte NON-ET 26 est autorisée par ailleurs par l'impulsion 312 du conducteur b et la
porte NON-ET 26 réagit en produisant une impulsion d'indi-
cation de niveau inversée deux fois ou non inversée sur le conducteur d et apparaissant en 316 sur la figure
3(d). L'impulsion 316 autorise l'oscillateur à marche-
arrêt 28 qui oscille pour produire une succession d'impul-
sions représentées en (e) sur la figure 3 et désignées globalement par 318. Comme le montre la figure 3 en (e) pendant la durée particulière représentée par les impulsions 316, cinq impulsions d'horloge sont produites par l'oscillateur 28. Les cinq impulsions d'horloge sont désignées par 1-5 dans l'ordre de leur production. Chacune des impulsions de l'ensemble 318, appliquées au diviseur
30 entraîne un changement d'état au diviseur comme repré-
2580130'
senté en 320 sur la figure 3(f). Il apparaît que la sortie du diviseur 30 aux instants précédents l'instant T8 est au niveau "1" et que chaque impulsion de l'ensemble 318 entra ne le changement d'état. Etant donné que le groupe d'impulsions 318 contient un nombre impair d'impulsions, l'état de la sortie du diviseur 30 à la fin du groupe
318 de cinq impulsions est le niveau bas.
La forme d'onde 320 sur la figure 3 en (f) montre des détails des transitions à la sortie du diviseur 30 à un instant voisin de la fin de chaque impulsion de synchronisation. Il faut noter qu'à la fréquence de récurrence des impulsions de synchronisation, le signal de sortie du diviseur 30 est un signal rectangulaire résultant du changement de niveau pendant chaque impulsion de synchronisation. Cela est représenté en (g) par la forme 322 de la figure 3, cette partie de la forme d'onde 322 représentée en (f) sur la figure 3 étant indiquée par une accolade. Etant donné que l'onde rectangulaire 322 a une amplitude de crête d'environ 4 V, sa valeur moyenne est environ 2 V. Le filtre 32 effectue la moyenne du signal provenant du diviseur de fréquence 30 et produit sur le conducteur h un premier signal de commande filtré représenté par 324 en (h) sur la figure 3, ayant une amplitude d'environ 2 V. Le comparateur 34 compare le signal de référence de 3 V appliqué à sa borne d'entrée non inverseuse avec le signal 324 provenant de la sortie
du filtre 32 pour produire un signal à deux niveaux.
Le comparateur 34 est inverseur car, lorsque le signal 324 est supérieur à +3 V, la tension de sortie de ce comparateur est au niveau bas, tandis que lorsque le signal 324 est inférieur à +3 V, sa sortie est au niveau haut. Le comparateur 34 ferme la boucle de réaction d'une
manière dégénérative, comme cela sera expliqué ci-après.
La figure 4 montre des formes d'ondes qui apparaissent quand la durée de l'impulsion d'indication de niveau de découpage provenant du comparateur 12 est supérieure à la durée voulue de 9,26 ns; pour l'exemple donné, il s'agit d'une durée nettement supérieure à 9,3 ns. Cette condition se présente quand le niveau de découpage est trop haut. Les références des formes d'ondes de la figure 4 correspondent à celles de la figure 3
mais dans la série 400 plutôt que dans la série 300.
Il apparait que les formes d'ondes 410 et 412 correspon-
dent respectivement aux formes d'ondes 310 et 312. La forme d'ondes 414 qui est l'impulsion d'indication de niveau inversée est plus longue que la forme d'ondes 314 représentée sur la figure 3. La forme d'ondes 416
a pratiquement la même durée que la forme d'ondes 414.
La plus longue durée de la forme d'ondes 416 permet à l'oscillateur 28 de produire environ six impulsions plutôt que cinq comme le montre la figure 4 (e). Comme cela sera expliqué ci-après, le fonctionnement à des fréquences
d'oscillateur voisines de la fréquence maximale de déclen-
chement du diviseur 30 peut entraîiner un manque de réponse de ce diviseur, à au moins une impulsion d'horloge partielle. Il en résulte que le diviseur 30 change d'état un nombre impair de fois et il reste dans te même état après la fin de l'impulsion d'indication de niveau qu'avant cette impulsion. Dans la situation particulière illustrée en (f) sur la figure 4, la forme d'ondes 420 est au niveau "1" à la fois avant et après l'intervalle d'impulsions: d'indication de niveau. Il en résulte que le signal produit sur le conducteur g et représenté en 422 sur la figure
4 en (g) est au niveau "1" presque continuellement.
Etant donné qu'un niveau "1" correspond à +4 V et qu'il n'y a que de courts intervalles de niveau "0", le niveau
moyen du signal sur le conducteur g est environ 3,4 -V.
Le signal 424 en (h) sur la figure 4 représente le niveau filtré de 3,4 V appliqué à l'entrée du comparateur 34 pour être comparé avec le niveau de référence de +3 V. Il faut noter que par suite du changement de durée de l'impulsion d'indication de niveau correspondant à un cycle d'oscillation à 640 MHz ou moins (comme cela sera décrit ci-après), la tension moyenne d'entrée à la borne inverseuse du comparateur 34 est passée d'une valeur inférieure au niveau de référence à une valeur
supérieure à ce niveau de référence.
La figure 5 illustre le fonctionnement de la boucle stabilisée de durée d'impulsions ou boucle à verrouillage de durée d'impulsions 7 du récepteur 6 pendant une période relativement longue, comparativement aux figures 3 et 4. La forme d'ondes 524 en (a) sur la figure représente la tension à la sortie du filtre 32. Il apparaît que le niveau continu effectue des excursions
au-dessus et au-dessous de la tension de référence Vref.
La forme d'ondes 526 en (b) de la figure 5 représente la sortie du comparateur 34 en réponse aux variations de la tension 524 et la forme d'ondes 528 en (c) de la figure 5 représente. la sortie du -filtre 36 en réponse au signal de sortie 526 du comparateur. Comme cela ressort
de la figure 5 et de la description ci-dessus, la boucle
passe entre deux états qui entraînent le niveau de découpage entre des écarts extrêmes positifs et négatifs par rapport au niveau voulu. Le niveau voulu est indiqué
en pointillés 530 en (c) de la figure 5.
Il apparaît que la boucle 7 décrite ne peut
être aussi précise qu'une boucle de réaction proportion-
nelle en raison de son mode de fonctionnement à
commutation. En réalité, une boucle de réaction proportion-
nelle a un gain en boucle fini et ne peut que repousser le niveau de découpage vers ce niveau qui donne la durée voulue des impulsions de découpage. Quand le niveau de découpage approche le niveau voulu dans un système à réaction proportionnelle, la poussée diminue de sorte
que le niveau exact- de découpage n'est jamais atteint.
Mais, dans la disposition selon l'invention, le niveau
de découpage effectue des excursions au-dessus et au-
dessous du niveau exact de découpage et se stabilise au niveau de découpage voulu ou au voisinage pendant des périodes substantielles. Les décisions binaires prises pendant ces intervalles de stabilisation sont au niveau exact de découpage ou au voisinage ce qui tend à produire davantage de décisions binaires exemptes d'erreurs qu'avec
un niveau de découpage commandé proportionnellement.
Aux instants o le niveau de découpage, tel que commandé selon l'invention, est voisin de l'excursion maximale par rapport au niveau voulu, les décisions binaires ne sont pas plus exemptes d'erreurs qu'avec une commande
proportionnelle, dans la mesure o la fréquence de l'oscil-
lateur donne une finesse de commande suffisante.
La boucle à verrouillage de durée d'impulsions est très sensible aux variations de la durée de l'impulsion d'indication de niveau et par conséquent, à tout écart
du niveau de découpage par rapport à la valeur correcte.
La raison est qu'en pratique, le bistable de type D utilisé pour le circuit diviseur par deux 30 ne peut que détecter des impulsions d'horloge ayant une fréquence inférieure à sa fréquence maximale de déclenchement (fdecmax). Ainsi, le circuit 30 réagit de façon sûre à une impulsion complète provenant de l'oscillateur 28 mais ne peut pas changer d'état en réponse à une impulsion partielle. La figure 6 montre en (a) par la courbe 616 l'impulsion d'indication de niveau sur le conducteur c à l'entrée de la porte NON-ET 26 et la figure 6 montre en (b) les impulsions de sortie complètes 1, 2, 3... n, n+l de l'oscillateur 28 et une impulsion incomplète 618 produite par l'oscillateur 28 en réponse à une impulsion d'indication de niveau séparée appliquée par la porte NON- ET 26 sur le conducteur d. Il apparait que l'impulsion 618 est plus courte ou a une moindre durée que les impulsions 1 à (n+l) car la durée de l'impulsion d'indication de niveau 616 est inférieure à un nombre entier d'impulsions d'oscillateur. En raison de cette réduction de durée de l'impulsion 618, la fréquence correspondant à cette impulsion est supérieure aux fréquences représentées par les impulsions 1 à (n+l). Etant donné que la dernière impulsion 618 est réduite en raison de la réduction de la durée de l'impulion 616, à un certain moment, le
diviseur 30 cesse de répondre aux impulsions partielles.
Autrement dit, le circuit bistable ne réagit plus à la dernière impulsion d'horloge avant qu'elle disparaisse réellement, ce dont il résulte une erreur de boucle réduite. La boucle est verrouillée automatiquement dans l'état dans lequel la dernière impulsion de l'oscillateur
à marche-arrêt est presque égale à Tdec (min).
Tdec(min) = 1 2fdec (max
comme cela est représenté.
L'exemple suivant montre comment utiliser ce critère pour choisir les paramètres dans la conception
d'une boucle à verrouillage de durée d'impulsions.
Exemple 1:
I1 sera supposé que T = durée de l'impulsion d'indication de niveau, et fdec (max) = fréquence maximale de déclenchement du circuit bistable de type D. Durée minimale d'impulsions Tdec(min) = 1 = qui peut être détectée.par le 2fdec (max) circuit bistable de type D. To = 1 = Période d'un cycle d'horloge d'un oscillateur
fo 28.
TNOR = retard de propagation de la porte NON-OU utilisée comme un oscillateur à marche-arrêt, qui détermine le temps écoulé avant que l'oscillateur commence (ou arrête)
à osciller après avoir été autorisé (inhibé).
N = nombre des cycles complets d'horloge Il résulte de la figure 6, que: T + TNOR = TNOR + NTo + Tdec (min) T = NTo + Tdec (min) To = T-Tdec (min) N fo = T-Tdec (min) C'est là l'équation générale nécessaire pour calculer la fréquence de l'oscillateur pour une application donnée. Par exemple, pour le système à 216 Mb/s, la fréquence de l'oscillateur est calculée de la manière suivante: T = 9,26 nanosecondes (ns) (cela correspond à la durée de deux intervalles d'horloge binaire) fdec(max) = 750 MHz (pour le basculeur 11C06
fabriqué par Fairchild).
Tdec(min) = 10-6 = 0,67 ns N = 1 pour une fréquence d'oscillateur stable fo = N = 116,414 MHz T-Tdec(min) Il faut noter que la fréquence de l'oscillateur est inférieure à la fréquence d'horloge du système, voir
figure 7.
Si l'impulsion d'indication de niveau a été choisie dans la plage de quelque 100 ns, comme dans l'exemple suivant, il est nécessaire de prendre pour
N une valeur supérieure à l'unité.
Exemple 2:
En supposant une liaison de transmission à 100 Mb/s.
T = 100 ns Horloge de système = 100 MHz fdec = 160 MHz (pour basculeur F10131 Fairchild) Tdec (min) = 3,215 ns N = 5 fo N = 51,6 MHz T-Tdec (min) La figure 8 est un schéma plus détaillé du dispositif de la figure 1 comportant un circuit de démarrage. Sur la figure 8, des éléments qui correspondent à ceux de la figure 1 sont désignés par les mêmes références. Le multivibrateur 22 comporte un monostable 822 en circuit intégré du type MC 10198 fabriqué par Motorola et qui impose un condensateur de 47pF et une résistance de 10 ohms pour produire une durée d'impulsions d'environ 23 ns. La porte 26 est une porte NON-ET du type MC10104. L'oscillateur à marche-arrêt 28 est d'un type connu comportant une porte NON-OU 828 qui est un circuit intégré du type F100102 fabriqué par Fairchild, avec une ligne de transmission représentée en 852 reliant sa sortie à une borne d'entrée. La ligne 852 a un retard calculé pour obtenir la fréquence voulue de fonctionnement et elle comporte une résistance en série 850 adaptant
la caractéristique d'impédance de la ligne de transmission.
Le diviseur de fréquences 30 est réalisé sous forme d'un
circuit bistable de type D, 11C06 fabriqué par Fairchild.
Le filtre 32 consiste en un translateur ECL-TTL 854, une résistance 856 en série de 100 K et un condensateur en dérivation 858 de 2 uF. Le comparateur 34 est du type LM 339 et le filtre 36 comporte une résistance en série
860 de 100K, un condensateur 862 de 47 uF.
A la mise en marche initiale, il ne peut y avoir aucun signal de synchronisation car ce dernier n'est disponible à la sortie du séparateur de synchronisation et du processeur de signaux 18 que si
le niveau de découpage est à peu près correct. Par consé-
quent, le circuit de démarrage représenté dans la case en pointillés 870est utile pour faciliter l'opération de démarrage. Le circuit de démarrage dans la case en
pointillés 870 comporte un filtre passe-bas désigné globa-
lement par 872 relié à la sortie du pré-amplificateur 12 pour faire la moyenne du signal reçu et donner une approximation du niveau de découpage, et un amplificateur tampon 874 pour appliquer le signal moyen à une borne 876a d'un commutateur 876. A la mise en marche initiale, ou en l'absence d'impulsions de synchronisation séparées,
le signal de sortie du conducteur 880 provenant du multi-
vibrateur monostable 878 est au niveau "1" et le circuit
882 d'attaque de commutateur y réagit en fermant le commu-
tateur 876 pour relier le contact 876a au contact 876b.
Cela applique un niveau moyen du signal approximativement correct provenant du tampon 874 aux bornes du condensateur 862 du filtre 36. Ce signal à peu près correct est appliqué par le tampon 884 à l'entrée inverseuse du comparateur 14 afin de permettre le commencement de l'opération de décision de bits. Quand des mots de synchronisation sont détectés par le séparateur 18, ils déclenchent le monostable 878 pour produire un niveau "0" sur le conducteur 880. La constante de temps du multivibrateur 878 est choisie de manière que la perte de quelques impulsions de synchronisation ramène le signal sur le conducteur 880 au niveau logique "ln pour déclencher
le mode de démarrage.
La figure 9 représente des détails d'un séparateur ou identificateur de synchronisation 18 avec certaines parties du récepteur 6. Sur la figure 9, des éléments qui correspondent à ceux de la figure 1 sont désignés par des références correspondantes. Le séparateur de synchronisation 18 est essentiellement un comparateur qui compare le profil binaire entrant avec un profil de synchronisation mémorisé. Le séparateur de synchronisation 18 comporte un régénérateur d'horloge binaire 912 pour produire des impulsions d'horloge qui sont appliquées pour commander deux registres à décalage 914 et 916 à 8 bits connectés en cascade. Les registres à décalage 914 et 916 sont connectés pour recevoir le train de données non inversé provenant du comparateur 14 et font passer successivement les données par le total de 16 bits. Ainsi, les registres à décalage 914 et 916 contiennent ensemble ou mémorisent les 16 derniers bits du train de données. Il faut noter que le profil du mot de synchronisation consiste en 16 bits "1" successifs et il est clair qu'à l'instant o le mot de synchronisation entrant se termine, les sorties des registres à décalage sont toutes à "1". Les 16 sorties des registres à décalage sont reliées à un comparateur 918 à 16 bits pour la comparaison avec un profil de mots de synchronisation mémorisé. Quand le comparateur 918 trouve une correspondance, il délivre sur le conducteur 920 l'impulsion de synchronisation ou de temporisation représentée en 218 sur la figure 2 pour l'appliquer à la boucle 7. La partie de donnée des données en série
à la sortie du comparateur 14 est aiguillée sur le conduc-
teur de sortie 19 par une porte 922 commandée par un circuit logique 924 en réponse au comptage d'un compteur d'impulsions d'horloge 926 correspondant aux instants de données. Le compteur 926 est ramené au repos par chaque
impulsion de temporisation sur le conducteur 920.
La figure 10 est un schéma simplifié d'un émetteur numérique qui reçoit des données numériques et qui produit un train de données numériques imbriquées avec des impulsions périodiques d'indication de niveau ayant des temps de montée et de descente et une durée
contrôlée.
Selon la figure 10, plusieurs sources de signaux analogiques désignés par I, II, III... N sont couplées avec des convertisseurs analogiquesnumériques 1010, 1012, 1014... 1016 respectivement pour produire des données numériques en parallèle sur plusieurs canaux. Des registres à 8 bits 1018, 1020 maintiennent leurs parties respectives du mot de synchronisation à 16 bits et un troisième registre 1022 maintient le code à 8 bits de protection et les bits d'impulsions d'indication de niveau. Un multiplexeur 1024 effectue le multiplexage des signaux de données en parallèle provenant des diverses sources et les mémorise à la commande d'un circuit logique de commande commandé par horloge représenté globalement en 1026. Les données en parallèle multiplexées sont converties en série, dans le format représenté sur la figure 2a par un registre à décalage 1028. Les données en série sont converties en un signal optique par un laser commandé, désigné globalement par 1030, qui émet la lumière sur une fibre 1032 vers la borne 8 de la figure 1. La durée de l'impulsion d'indication de niveau est établie par l'horloge de l'émetteur et les temps de montée et de descente de l'impulsion d'indication de niveau sont établis par les caractéristiques des diverses portes dans l'émetteur et ces caractéristiques ne varient
normalement pas pendant le fonctionnement.
Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art, sans sortir du cadre ni de l'esprit de l'invention. En particulier, la fréquence d'horloge de l'oscillateur à marche-arrêt peut être choisie pour produire tout nombre de cycles d'oscillation pendant l'impulsion d'indication de niveau. L'impulsion d'indication de niveau peut être utilisée à la fois pour indiquer le niveau et la synchronisation si cela est souhaité. Le système numérique de télécommunications peut utiliser d'autres méthodes de transmission des
impulsions plutôt que le système à fibres optiques décrit.
D'autres types de ces télécommunications peuvent être les transmissions par rayonnement en hyperfréquences,
en infra-rouge ou ultrasonores.

Claims (9)

REVENDICATIONS
1. Dispositif de télécommunications comportant un découpeur adaptatif (figure 1) pour un train numérique binaire, ledit train binaire contenant des impulsions d'indication de niveau (214), caractérisé en ce que ledit découpeur comporte un premier comparateur (14) comprenant une première borne d'entrée (+) et une seconde borne d'entrée (-), ladite première borne d'entrée étant connectée pour recevoir ledit train binaire et ladite seconde borne d'entrée étant connectée pour recevoir un signal de découpage de référence (528), pour comparer ledit train binaire avec ledit signal de découpage de référence et produire ainsi des impulsions comparées contenant des impulsions d'indication de niveau comparées, un oscillateur commandé (22, 26, 28) connecté audit comparateur pour produire des trains d'oscillation (318, 418) en réponse aux impulsions respectives d'indication de niveau comparées, un circuit bistable (30) connecté audit oscillateur commandé pour changer d'état en réponse à chacune desdites oscillations dans lesdits trains d'oscillation, ledit circuit bistable produisant un signal de sortie (322; 422) dans un premier état ("1") avant la réception de chacun desdits trains d'oscillation et un second état ("0") après la réception de l'un desdits train s d'oscillation contenant un nombre impair (5) d'oscillations (figure 3g) et ayant ledit premier état après la réception de l'un desdits trains d'oscillations comprenant un nombre pair (6) d'oscillations (figure 4g) et un dispositif de moyenne et de traitement de signal de commande (32, 34, 30) connecté audit circuit bistable pour faire la moyenne desdits premiers et desdits seconds états dudit signal de sortie dudit circuit bistable et pour traiter le signal dont la moyenne est faite afin de produire ledit signal de découpage de référence avec une polarité sélectionnée de manière à maintenir constante la durée desdites impulsions d'indication de niveau comparées.
2.- Dispositif selon la revendication 1, caracté-
risé en ce que ledit dispositif de moyenne et de traitement de signal de commande comporte un premier filtre (32) connecté audit circuit bistable pour faire la moyenne dudit signal de sortie et dudit circuit bistable et produire un signal de commande filtré (324), un second comparateur connecté audit premier filtre pour comparer ledit signal de commande filtré avec un signal de référence (Vref) pour produire un second signal de niveau (524) et un second filtre connecté audit second comparateur pour faire la moyenne dudit second signal à deux niveaux et produire ainsi ledit signal de découpage de référence
(528).
3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que ledit oscillateur commandé comporte un corrélateur (18) connecté audit comparateur pour produire des impulsions de temporisation (310; 410) dans une relation de temps particulière avec lesdites impulsions d'indications de niveau (314; 414), un générateur d'impulsions de fourchette d'aiguillage (22) relié audit corrélateur pour produire une impulsion de fourchette d'aiguillage (312; 412) en réponse à chacune desdites impulsions de temporisation, un dispositif d'aiguillage (26) relié audit comparateur et audit générateur d'impulsions de fourchette d'aiguillage pour aiguiller chaque impulsion d'indication de niveau (316, 416) vers une borne de sortie et un oscillateur à marche-arrêt (28) relié audit dispositif d'aiguillage pour produire lesdits trains d'oscillation en réponse à chacune desdites
impulsions d'indication de niveau.
4. Dispositif selon l'une quelconque des revendi-
cations 1 à 3, caractérisé en ce que ledit découpeur comporte en outre un circuit de démarrage (870, figure 8) comportant un générateur de signal de démarrage (872) relié à ladite première borne d'entrée dudit comparateur pour faire la moyenne dudit train binaire et pour produire un signal de démarrage comme une approximation dudit signal de découpage, un dispositif indicateur de séparation d'impulsions d'indication de niveau (878, 882) relié audit oscillateur commandé pour produire un signal d'autorisation de démarrage indiquant l'absence desdites impulsions d'indication de niveau comparées, et un dispositif d'aiguillage de signal de démarrage (876) relié audit générateur de signal de démarrage et audit dispositif indicateur de séparation d'impulsions d'indication de niveau pour aiguiller ledit signal de
démarrage vers ledit premier comparateur pour l'applica-
tion dudit signal de démarrage audit comparateur afin
d'aider le démarrage.
5. Dispositif selon la revendication 1 ou 2, caractérisé en ce que ledit oscillateur commandé comporte
un régénérateur d'horloge binaire relié au premier compara-
teur pour régénérer la porteuse binaire à partir dudit train binaire, un registre à décalage relié audit premier comparateur et audit régénérateur d'horloge binaire pour mémoriser et décaler lesdites impulsions comparées et pour rendre disponibles certaines au moins des impulsions comparées, mémorisées et décalées résultantes à des bornes de sortie en parallèle, une source d'un profil binaire prédéterminé, un générateur d'impulsions d'aiguillage relié à ladite source de profil binaire prédéterminé et audit registre à décalage pour produire un signal d'aiguillage d'impulsions d'indication de niveau en réponse à un profil prédéterminé desdites impulsions comparées, mémorisées et décalées, un dispositif d'aiguillage relié audit premier comparateur et audit générateur d'impulsions d'aiguillage pour aiguiller des impulsions comparées représentant lesdites impulsions d'indication de niveau, et un oscillateur à marche-arrêt relié audit dispositif d'aiguillage pour produire lesdits trains d'oscillations en réponse auxdites impulsions comparées représentant
lesdites impulsions d'indication de niveau.
6. Dispositif selon la revendication 5,
caractérisé en ce qu'il comporte en outre un dispositif-
identificateur de signal de synchronisation (18, figure ) comprenant une mémoire pour mémoriser un profil binaire correspondant à un profil binaire unique, une mémoire commandée par horloge (914, 916) reliée audit comparateur pour mémoriser les bits successifs et un corrélateur (918) relié à ladite mémoire commandée par horloge et à ladite mémoire pour comparer les bits de ladite mémoire comparés par horloge avec des bits de ladite mémoire afin de produire un signal représentant l'arrivée dudit
signal de synchronisation.
7. Dispositif selon l'une quelconque des revendi-
cations 1 à 6, caractérisé en ce qu'il comporte en outre un émetteur (figure 10) pour fournir ledit train binaire, ledit émetteur comportant une source d'informations binaires (1010,...), une source d'impulsions d'indication de niveau (1022) ayant des temps de montée et de descente qui restent constants et un dispositif de multiplexage et de transmission (1124, 1028, 1030, 1032) relié à ladite source d'informations binaires et à ladite source d'impulsions d'indication de niveau pour multiplexer lesdites informations binaires avec lesdites impulsions d'indication de niveau afin de former un signal pour
la transmission vers ledit découpeur adaptatif.
8. Dispositif selon la revendication 7, caracté-
risé en ce que le dispositif de multiplexage et de transmission consiste en un émetteur optique (1030), un circuit de transmissio n optique (1032) et un récepteur optique (10), ledit récepteur optique étant relié (12)
à ladite première entrée dudit comparateur.
9. Dispositif selon l'une quelconque des revendi-
cations 1 à 8, caractérisé en ce que ledit train binaire représente un signal de télévision qui contient un signal
de synchronisation de télévision.
FR868604717A 1985-04-04 1986-04-02 Expired FR2580130B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/719,803 US4622586A (en) 1985-04-04 1985-04-04 Digital slicer having a pulse-width locked loop

Publications (2)

Publication Number Publication Date
FR2580130A1 true FR2580130A1 (fr) 1986-10-10
FR2580130B1 FR2580130B1 (fr) 1989-12-15

Family

ID=24891426

Family Applications (1)

Application Number Title Priority Date Filing Date
FR868604717A Expired FR2580130B1 (fr) 1985-04-04 1986-04-02

Country Status (5)

Country Link
US (1) US4622586A (fr)
JP (1) JPS62233955A (fr)
DE (1) DE3611175A1 (fr)
FR (1) FR2580130B1 (fr)
GB (1) GB2173378B (fr)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736391A (en) * 1986-07-22 1988-04-05 General Electric Company Threshold control with data receiver
DE3633768A1 (de) * 1986-10-03 1988-04-14 Endress Hauser Gmbh Co Verfahren und anordnung zur erzeugung eines mittelwertfreien binaeren signals
US5022052A (en) * 1987-11-13 1991-06-04 Seismograph Service Corp. Analog signal binary transmission system using slope detection
US4847507A (en) * 1988-01-19 1989-07-11 John Fluke Mfg. Co., Inc. Fiber optic guard crossing of circuits having analog and digital sections
JP2707461B2 (ja) * 1989-02-16 1998-01-28 東光株式会社 波形整形回路
NL8903087A (nl) * 1989-12-18 1991-07-16 Philips Nv Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
DE4041717A1 (de) * 1990-12-24 1992-06-25 Thomson Brandt Gmbh Verfahren und schaltung zur regenerierung des binaeren bitstroms aus einem ternaeren signal
CA2131711C (fr) * 1992-03-11 2002-10-15 Enrique Rodriguez-Cavazos Eminceur de donnees video auxiliaires
JP3557059B2 (ja) * 1996-11-27 2004-08-25 富士通株式会社 パルス幅制御装置
GB2324161B (en) * 1997-04-09 2001-11-28 Motorola Israel Ltd Method and apparatus for detecting peaks of a signal
US6201993B1 (en) 1998-12-09 2001-03-13 Medtronic, Inc. Medical device telemetry receiver having improved noise discrimination
DE19927320A1 (de) * 1999-06-15 2000-12-21 Mannesmann Vdo Ag Verfahren zur drahtlosen elektromagnetischen Übertragung von Daten
US7664214B2 (en) * 2002-09-24 2010-02-16 Standard Microsystems Corporation System and method for transferring data among transceivers substantially void of data dependent jitter
KR100535311B1 (ko) * 2003-12-18 2005-12-09 한국전자통신연구원 광 수신기의 문턱전압 제어 장치
JP2008182529A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 光受信回路および光結合装置
WO2008114073A1 (fr) * 2007-03-22 2008-09-25 Thomson Licensing Appareil pour distribuer une puissance en courant continu, régulée et isolée, à des dispositifs électroniques
US8068559B1 (en) 2008-06-09 2011-11-29 Adtran, Inc. Pulse width modulation (PWM) clock and data receiver and method for recovering information from received data signals
US8798484B2 (en) * 2012-02-16 2014-08-05 International Business Machines Corporation Optical receiver using infinite impulse response decision feedback equalization
CN110912525A (zh) * 2019-11-05 2020-03-24 武汉武水电气技术有限责任公司 一种高油压微机调速器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074307A (en) * 1975-08-14 1978-02-14 Rca Corporation Signal processor using charge-coupled devices
US4449061A (en) * 1980-06-17 1984-05-15 Sony Corporation Wave-shaping circuit for digital signal

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532819A (en) * 1968-10-03 1970-10-06 T O Paine Burst synchronization detection system
US3699256A (en) * 1970-12-28 1972-10-17 Tektronix Inc Circuit for accurately detecting the time of occurrence of a waveform
US3949199A (en) * 1974-09-06 1976-04-06 Avco Corporation Pulse width decoder
US4064541A (en) * 1976-03-19 1977-12-20 Rca Corporation Constant pulse width sync regenerator
JPS5413313A (en) * 1977-07-01 1979-01-31 Gen Corp Method of processing digital signal
JPS5853809B2 (ja) * 1977-12-20 1983-12-01 日本電気株式会社 クロツクパルス再生回路
DE2951134A1 (de) * 1979-12-19 1981-07-23 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zur gewinnung eines abtasttaktes
US4523158A (en) * 1983-02-02 1985-06-11 Rca Corporation Clock regenerator using two on-off oscillators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074307A (en) * 1975-08-14 1978-02-14 Rca Corporation Signal processor using charge-coupled devices
US4449061A (en) * 1980-06-17 1984-05-15 Sony Corporation Wave-shaping circuit for digital signal

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 18, no. 10, mars 1976, pages 3210-3212, New York, US; S.S. CROW: "Comparator with adaptive minimum threshold" *

Also Published As

Publication number Publication date
DE3611175A1 (de) 1986-10-09
GB2173378A (en) 1986-10-08
JPH042023B2 (fr) 1992-01-16
US4622586A (en) 1986-11-11
FR2580130B1 (fr) 1989-12-15
JPS62233955A (ja) 1987-10-14
GB8607911D0 (en) 1986-05-08
GB2173378B (en) 1988-11-16

Similar Documents

Publication Publication Date Title
FR2580130A1 (fr)
EP0419337B1 (fr) Procédé de codage d'un signal numérique, codeur et décodeur pour la mise en oeuvre de ce procédé, procédé de régénération et régénérateur correspondant
EP0230691B1 (fr) Dispositif d'asservissement de la puissance d'emission d'un faisceau hertzien
EP0013990B1 (fr) Procédé de transmission série d'informations binaires et dispositifs pour sa mise en oeuvre
EP0269481B1 (fr) Procédé et dispositif de transmission de données numériques
EP1677422A1 (fr) Dispositif de conversion d'un signal transmis en un signal numérique
EP0142427B1 (fr) Système de transmission d'informations numériques par modulation d'une onde lumineuse cohérente
WO1993006677A1 (fr) Procede de transmission numerique et recepteur a conversion directe
FR2745451A1 (fr) Procede de transmission optique de donnees numeriques
FR2511566A1 (fr) Recepteur optique a seuils pour systeme de transmission numerique a debit variable
EP0142440A2 (fr) Dispositif de génération d'une fréquence fractionnaire d'une fréquence de référence
FR2501437A1 (fr) Convertisseur serie-parallele
EP0073164B1 (fr) Système émetteur-récepteur de transmission numérique par voie optique et à débit variable
EP0053958B1 (fr) Procédé de transcodage parallèle série d'un train numérique parallèle
EP0026699A1 (fr) Procédé et dispositif de codage de données binaires, dispositif de décodage des données codées et système de transmission comportant de tels dispositifs
FR2687876A1 (fr) Ensemble de detection d'erreurs pour ligne de transmission numerique et procede de surveillance.
EP0428444B1 (fr) Procédé de recherche de synchronisation à la réception d'un signal modulé à étalement de spectre
FR2762732A1 (fr) Procede et dispositif de decompression d'impulsions constituant un signal optique binaire
FR2703547A1 (fr) Dispositif optique de récupération du rythme d'un signal code.
CA2046242C (fr) Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant
EP0242915B1 (fr) Dispositif pour la récupération de rythme convenant notamment pour un système de transmission d'informations utilisant dans un sens de transmission le principe dit d'A.M.R.T.
CH640678A5 (fr) Procede et installation de transmission simultanee d'une onde basse frequence et d'un signal numerique mic.
EP1675338A1 (fr) Dispositif de conversion analogique-numérique avec circuit de décision et seuil de décision optimisé
EP0089276A1 (fr) Dispositif de récupération de fréquence d'horloge en transmission numérique
EP0021943A1 (fr) Système de transmission hyperfréquence de données numériques

Legal Events

Date Code Title Description
ST Notification of lapse