FR2572586A1 - Dispositif electronique integre a tension constante stabilisee, et procede pour sa fabrication - Google Patents

Dispositif electronique integre a tension constante stabilisee, et procede pour sa fabrication Download PDF

Info

Publication number
FR2572586A1
FR2572586A1 FR8515682A FR8515682A FR2572586A1 FR 2572586 A1 FR2572586 A1 FR 2572586A1 FR 8515682 A FR8515682 A FR 8515682A FR 8515682 A FR8515682 A FR 8515682A FR 2572586 A1 FR2572586 A1 FR 2572586A1
Authority
FR
France
Prior art keywords
zone
epitaxial layer
voltage
implantation
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8515682A
Other languages
English (en)
Other versions
FR2572586B1 (fr
Inventor
Franco Bertotti
Sandro Storti
Flavio Villa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of FR2572586A1 publication Critical patent/FR2572586A1/fr
Application granted granted Critical
Publication of FR2572586B1 publication Critical patent/FR2572586B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

DISPOSITIF ELECTRONIQUE INTEGRE A TENSION CONSTANTE STABILISEE COMPRENANT UNE MULTIPLICITE DE REGIONS SEMI-CONDUCTRICES SUPERPOSEES 20, 21, 22 AYANT DEUX POLARITES EN SUBSTANCE OPPOSEES CONSTITUANT UN ELEMENT DE REFERENCE DE TENSION ET UN TRANSISTOR A EFFET DE CHAMP FONCTIONNANT EN COURANT CONSTANT POUR POLARISER LA REFERENCE DE TENSION ET COMPORTANT UNE ZONE DE GRILLE 24 ET UNE ZONE DE CANAL 26 S'ETENDANT A TRAVERS LA ZONE DE GRILLE. SELON L'INVENTION, LE TRANSISTOR A EFFET DE CHAMP S'ETEND AU-DESSOUS DE L'ELEMENT DE REFERENCE DE TENSION PAR RAPPORT A LA FACE SUPERIEURE DU DISPOSITIF, LA ZONE DE CANAL ETANT RELIEE A UNE BRANCHE TRANSVERSALE 25 S'ETENDANT AU MOINS EN PARTIE LATERALEMENT PAR RAPPORT A LA ZONE DE GRILLE ET A LA REFERENCE DE TENSION JUSQU'A LA FACE SUPERIEURE DU DISPOSITIF.

Description

Dispositif électronique intégré à tension constante
stabilisée, et procédé pour sa fabrication.
L'invention concerne un dispositif électronique intégré à
tension constante stabilisée.
On sait que, pour améliorer le degré de stabilisation de tension d'une référence, il est usuel d'utiliser une diode (à polarisation directe ou inverse) alimentée à partir d'une source de courant constant pour fournir une référence de tension constante. En outre, pour obtenir une source de courant constant,il est connu d'utiliser un transistor à effet de champ prévu pour fonctionner dans la zone de pincement o le courant de drain est constant
lorsque la tension drain-source varie.
Dans les dispositifs connus, la diode (que ce soit une diode à polarisation directe ou une zener à polarisation inverse) et le transistor à effet de champ sont réalisés
sur une puce de silicium en des positions adjacentes.
Cependant, cette disposition connue implique l'utilisation d'une surface importante et, en conséquence, un coût
accru du produit final.
On sait que les dispositifs fonctionnant à des tensions de plus en plus élevées nécessitent des épaisseurs de plus en plus importantes de la couche épitaxiale entre la couche profonde et les diffusions planes. L'utilisation de techniques telles que celles de la double couche épitaxiale associée à une double implantation d'isolation et de puits (la première étant réalisée sur le substrat et la seconde sur la première couche épitaxiale en une
position verticale sur la première, suivie par une diffu-
sion de surface consécutive sur la seconde couche épitaxia-
le) permet une réduction à la fois du temps de diffusion et de l'élargissement horizontal des diverses couches diffusées, maintenant dans des limites raisonnables les dimensions horizontales des composants fabriqués selon de
telles technologies.
En conséquence, le but de l'invention est de fournir un dispositif de référence de tension stabilisée occupant une surface plus petite que les dispositifs courants dans lesquels la référence de tension et la source de courant sont adjacentes, utilisant complètement les possibilités offertes par la technologie décrite ci-dessus sans dépenses
supplémentaires.
Un but particulier de l'invention est de fournir un tel
dispositif qui soit entièrement fiable et dont les carac-
téristiques électroniques ne soient pas inférieures à
celles des dispositifs connus.
Un but tout aussi important de l'invention est de fournir un tel dispositif qui puisse être fabriqué de façon
simple par le procédé indiqué.
Ces'buts, ainsi que d'autres qui apparaîtront par la suite, sont atteints selon l'invention par un dispositif électronique intégré à tension constante stabilisée comprenant une multiplicité de régions semiconductrices superposées ayant deux polarités en substance opposées constituant un élément de référence de tension et un transistor à effet de champ fonctionnant en courant
constant pour polariser la référence de tension et compor-
tarit une zone de grille et une zone de canal s 'étendant à travers la zone de grille, caractérisé en ce que le transistor à effet de champ s'étend au-dessous de l'élément de référence de tension par rapport à la face supérieure du dispositif, la zone de canal étant reliée à une branche transversale s'étendant au moins en partie latéralement par rapport à la zone de grille et à la référence de
tension jusqu'à la face supérieure du dispositif.
D'autres caractéristiques et avantages de l'invention
ressortiront de la description de deux modes de réalisation
oréférés mais non limitatifs, et des dessins annexés, dans lesquels: - la figure 1 représentelesymbole électrique d'un premier mode de réalisation du dispositif à tension constante stabilisée, applicable à la fois à des dispositifs connus et à!'un des modes de réalisation de l'invention; - la figure 2 est une coupe transversale d'une puce de semiconducteur dans laquelle a été formé un dispositif conforme à la ligure 1, - la figure 3 est une vue de dessus du dispositif de la figure 2; - la figure 4 représente lesymbole électrique d'un second mode de réalisation du dispositif, applicable à la fois à des dispositifs connus et au dispositif selon l'invention; - la figure 5 est une coupe transversale d'une puce de semiconducteur dans laquelle est formé le second mode de réalisation du dispositif conforme à la figure 4; et - la figure 6 est une vue de dessus du dispositif de la figure 5: La figure l représente lesymbole de circuit d'un premier mode de réalisation d'un dispositif à tension constante stabilisée, comprenant une référence de tension 1 et un générateur de courant constant 2. En particulier, la référence de tension 1 comprend dans ce cas un transistor bipolaire monté en diode, dont l'émetteur 3 est relié à la terre, et dont la base 4 et le collecteur 5 sont reliés ensemble à la borne de sortie A. La source de courant constant 2 comprend un transistor à effet de champ (TEC) comportant une électrode de source 7 reliée à une source de tension extérieure, une électrode de grille 8 reliée à la terre et une électrode de drain 6 reliée à la base et au collecteur du transistor 1. Ce schéma électrique équivalent représente à la fois les types connus dans lesquels la référence de tension et la source de courant sont réalisées côte à côte sur une puce de silicium, et le dispositif selon l'invention montré en
détail aux figures 2-et 3.
La figure 2 en particulier montre les différentes régions formant le dispositif. La référence 20 indique le substrat du type de polarité p, typiquement du silicium dopé au bore.
Sur le substrat 20 se trouvent une première couche épita-
xiale 21 et une seconde couche épitaxiale 22 formant le canal du transistor à effet de champ 2 et la zone du collecteur du transistor 1. A cheval sur le substrat 20 et la couche épitaxiale 21 est formée une région 23 du type de polarité p+ s'étendant selon une ligne sans fin pour former l'isolation extérieure du dispositif. Une région 24 du type de polarité p+, reliée à la région 23 et disposée à cheval sur les couches épitaxiales 21 et 22, est superposée en partie sur la région 23 et forme
partiellement une structure pratiquement annulaire consti-
tuant la région de grille du TEC. Cette:région 24 est
obtenue en même temps que la région d'isolement 24' en utili-
lisant le même masque. De plus, une région isolante 25 du type de polarité p+ est formée dans la seconde couche épitaxiale 22 et reliée à la couche 24 pour l'isolement supérieur du dispositif et l'isolement (dans la zone référencée 25') entre l'électrode de source du TEC et le collecteur du transistor 1. Enfin, une région 28 du type de polarité p, définissant la base du transistor 1, une région 29 du type de polarité n+ définissant l'émetteur du transistor 1, et les régions 33 et 27 du type de polarité n+ destinées à éviter l'effet Schottkyont été formées dans la couche épitaxiale 22. Le dispositif est complété par le contact d'émetteur 30 relié à la terre, le contact 31 relié à la borne A, le contact 32 relié à l'alimentation en tension, et le contact 34 destiné à la mise à la terre des régions d'isolement et du substrat,
ainsi que par des couches d'oxyde non représentées.
Comme on peut le voir en particulier à la figure 2, dans le dispositif selon l'invention, le transistor à effet de champ a été prévu au-dessous de la zone définissant le transistor 1. En particulier, la région 24 représente la zone de grille du TEC, tandis que la zone cylindrique (voir le trait interrompu à la figure 3) référencée 26
des couches épitaxiales 21 et 22 forme le canal du TEC 2.
Cette zone est reliée à la branche transversale latérale (à droite sur la figure 2) menant au contact d'alimentation 32. En conséquence, par une polarisation appropriée de la zone annulaire 24 formant la grille du TEC, la zone cylindrique 26 est appauvrie, ce qui pince le canal entre le drain et la source et force le TEC à fonctionner à courant constant en relation avec les variations de tension entre les électrodes de drain et de source. En conséquence, le transistor 1, qui fonctionne en diode du fait d'un court-circuit entre la base 28 et le collecteur 22' par l'intermédiaire de la région enrichie 33 et du contact A, et est alimenté en courant constant, fonctionne à tension constante (la tension entre le contact A et la terre) malgré sa résistance équivalente non nulle et les variations de la tension d'alimentation appliquée à
la borne V+.
Le mode de réalisation représenté aux figures 4 à 6 est tout à fait semblable au précédent, à ceci près que la
référence de tension 1' est ici une diode zener en polari-
sation inverse. En particulier, comme on peut le voir à la figure 4, qui montre le symbole de circuit aussi bien d'un dispositif connu que d'un second mode de réalisation de l'invention, la diode zener comprend une anode 9 mise à la terre et une cathode 10 reliée au drain 6 du TEC 2 et à la borne de sortie A. En conséquence, les éléments équivalents à ceux du mode de réalisation représenté aux figures 1 à 3 ont été désignés par les mêmes numéros de référence. En particulier, le mode de réalisation représenté aux figures 5 et 6 comporte également un substrat 20, deux couches épitaxiales 21 et 22 dans lesquelles sont formées la région d'isolation inférieure 23, une région médiane 24 pour l'isolation et formant la grille du TEC, et une région d'isolation supérieure 25. Ici encore les couches épitaxiales 21 et 22, dans la zone s'étendant dans la cavité de la région annulaire 24, définissent le canal 26 du TEC, et dans la couche 22 est formée la région enrichie 27 reliée au contact d'alimentation 32. Dans ce cas cependant, la zone de la couche épitaxiale 22 située au-dessus de la zone de grille-annulaire 24 et désignée par le numéro de référence 22' représente la cathode de la diode zener 1', tandis que dans la couche 22 a été formée une région supplémentaire 40 du type de polarité p constituant l'anode de la zener 1'. Le dispositif est complété par la région 41 de type de polarité n+ relié au contact de sortie 43. Enfin, les régions d'isolation 23, 24 et 25 sont reliées à la terre par l'intermédiaire de
l'électrode 44.
Ici encore la région annulaire 24 représente la zone de grille du TEC, la zone 26 représente le canal du TEC et la région latérale (à droite sur la figure 5) des couches épitaxiales 21 et 22 constitue la branche latérale qui relie le canal à la borne de source. Au-dessus du canal 26 est en outre formée la zener 1' constituée par les couches 22' et 40. Le procédé de fabrication des deux modes de réalisation selon les figures 1 à 3 et 4 à 6 est très semblable, sauf en ce qui concerne la diffusion finale de la référence de tension 1 ou 1'. En particulier, on effectue sur un substrat 20 de silicium dopé au bore une implantation de bore par exemple sur la ligne sarins
fin selon laquelle s'étendra la région d'isolement 23.
Ensuite, on fait croître à température élevée la premère couche épitaxiale 21, et la diffusion des atomes de bore à travers la couche épitaxiale 21 a lieu simultanément, de façon à former la région 23. Une seconde implantation de bore intervient alors selon une ligne sans fin semblable à la précédente et disposéede façon centrale pour former la zone essentiellement annulaire destinée à former la zone de grille 24. On fait croître ensuite la seconde couche épitaxiale 22 et la diffusion des atomes de bore
déposés par la seconde implantation a lieu en même temps.
Au cours de cette étape intervient la formation de la zone de grille 24 et de la zone d'isolement 24'. Puis on procède de nouveau à une étape de diffusion de bore par une technique connue selon la même ligne sanris fin et avec un bras transversal de façon à former la partie supérieure d'isolement 25 et la zone 25' d'isolement entre la référence de tension et le TEC et à séparer
l'extérieur 22" du dispositif des zones formant le dispo-
sitif. On procède ensuite aux étapes habituelles nécessai-
res pour former les régions actives des références de tension, qui diffèrent selon que le dispositif est celui
des figures 1 à 3 ou celui des figures 4 à 6.
On peut se rendre compte d'après la description précédente
que l'invention répond pleinement au problème posé. En effet, elle fournit un dispositif de surface sensiblement réduite puisque l'élément de référence de tension et la source de courant sont formées l'un au- dessous de l'autre etnon côte à côte comme dans la technique antérieure, l'une des zones latérales du TEC étant constituée par la
branche latérale verticale conduisant au contact d'alimen-
tation 32, la surface transversale de celle-ci étant nettement plus petite que celle requise dans le passé
pour fournir un TEC latéral.
L'invention est susceptible de nombreuses modifications
et variations, sans sortir du cadre du concept inventif.
Tous les détails de réalisation peuvent être remplacés
par des équivalents techniques.

Claims (7)

Revendications.
1. Dispositif électronique intégré à tension constante sta-
bilisée comprenant une multiplicité de régions semiconduc-
trices superposées (20, 21, 22) ayant deux polarités en substance opposées constituant un élément de référence de tension (1) et un transistor à effet de champ (2)
fonctionnant en courant constant pour polariser la référen-
ce de tension et comportant une zone de grille (24) et une zone de canal (26) s'étendant à travers la zone de grille, caractérisé en ce que le transistor à effet de champ s'étend au-dessous de l'élément de référence de tension par rapport à la face supérieure du dispositif, la zone de canal étant reliée à une branche transversale (25') s'étendant au moins en partie latéralement par rapport à la zone de grille et à la référence de tension
jusqu'à la face supérieure du dispositif.
2. Dispositif selon la revendication 1, caractérisé en ce que la zone de grille a une forme approximativement annulaire et que la zone de canal s'étend dans la cavité de cette forme sensiblement annulaire et transversalement
à ladite face supérieure.
3. Dispositif selon l'une des revendications 1 et 2,
caractérisé en ce que la zone de canal et la zone de branche transversale comprennent au moinsdeux couches épitaxiales (21, 22) superposées égales ayant la même résistivité.
4. Dispositif selon l'une des revendications précédentes,
caractérisé en ce que l'élément de référence de tension
comprend une diode en polarisation directe.
5. Dispositif selon l'une des revendications précédentes,
caractérisé en ce que l'élément de référence de tension comprend une diode polarisée dans la zone de claquage inverse.
6. Procédé de fabrication d'un dispositif électronique
selon l'une des revendications précédentes, caractérisé
en ce que: on effectue une première implantation d'atomes d'un élément chimique sur un substrat d'un premier type de polarité, ledit élément chimique étant propre à former une région en substance dudit premier type de polarité; on fait croître une première couche épitaxiale d'un second type de polarité à température élevée avec diffusion résultante des atomes dudit élément chimique à travers la première couche épitaxiale; on effectue une seconde implantation dudit élément chimique sur la première couche épitaxiale; on fait croître une seconde couche épitaxiale du second type de polarité ayant la même résistivité que la première couche épitaxiale avec diffusion résultante des atomes de la seconde implantation à travers les couches épitaxiales; on réalise des diffusions d'isolement; et on effectue une diffusion plane d'autres zones pour
former un composant électrique de référence de tension.
7. Procédé selon la revendication 6, caractérisé en ce que la première implantation se fait selon une ligne sanris fin pour fournir une partie d'une région d'isolement périphérique, et que la seconde implantation se fait selon une structure comprenant une seconde ligne sans fin périphérique avec un bras transversal médian, la seconde ligne périphérique sans fin recouvrant partiellement la première ligne
sans fin pour former une autre partie de la zone d'isole-
ment périphérique et une zone de grille d'un dispositif
à effet de champ.
FR8515682A 1984-10-25 1985-10-22 Dispositif electronique integre a tension constante stabilisee, et procede pour sa fabrication Expired FR2572586B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8423299A IT1213231B (it) 1984-10-25 1984-10-25 Dispositivo elettronico integrato a tensione costante stabilizzata, eprocedimento per la sua fabbricazione.

Publications (2)

Publication Number Publication Date
FR2572586A1 true FR2572586A1 (fr) 1986-05-02
FR2572586B1 FR2572586B1 (fr) 1987-06-26

Family

ID=11205832

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8515682A Expired FR2572586B1 (fr) 1984-10-25 1985-10-22 Dispositif electronique integre a tension constante stabilisee, et procede pour sa fabrication

Country Status (4)

Country Link
DE (1) DE3537688A1 (fr)
FR (1) FR2572586B1 (fr)
GB (1) GB2166291B (fr)
IT (1) IT1213231B (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
JPH06163907A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631313A (en) * 1969-11-06 1971-12-28 Intel Corp Resistor for integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631313A (en) * 1969-11-06 1971-12-28 Intel Corp Resistor for integrated circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 18, no. 6, novembre 1975, pages 1760,1761, New York, US; P.E. CADE: "Differential field-effect transistor" *

Also Published As

Publication number Publication date
GB2166291B (en) 1988-02-03
GB8525752D0 (en) 1985-11-20
FR2572586B1 (fr) 1987-06-26
GB2166291A (en) 1986-04-30
IT8423299A0 (it) 1984-10-25
IT1213231B (it) 1989-12-14
DE3537688A1 (de) 1986-04-30

Similar Documents

Publication Publication Date Title
EP0040125B1 (fr) Dispositif de protection contre les courants de fuite dans des circuits intégrés
FR2494499A1 (fr) Structure plane pour dispositifs semi-conducteurs a haute tension
US4351706A (en) Electrochemically eroding semiconductor device
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
FR2776837A1 (fr) Architecture de bus a transistor mosfet de puissance a couplage de champ, utilisant la technologie a tranchees
FR2692402A1 (fr) Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication.
FR2797094A1 (fr) Procede de fabrication de composants unipolaires
FR2649831A1 (fr) Dispositif soi-mos presentant une structure de paroi laterale conductrice et procede pour sa fabrication
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR2572586A1 (fr) Dispositif electronique integre a tension constante stabilisee, et procede pour sa fabrication
EP2764550B1 (fr) Point mémoire ram a un transistor
FR2476914A1 (fr) Dispositif mosfet vertical avec electrode de blindage
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
FR3106697A1 (fr) Structure de transistor
FR2493603A1 (fr) Dispositif semiconducteur
WO2000038243A1 (fr) Structure peripherique pour dispositif monolithique de puissance
FR2490405A1 (fr) Dispositif a circuit integre semi-conducteur
JP3789949B2 (ja) 半導体装置
FR2697674A1 (fr) Thyristor et assemblage de thyristors à cathode commune.
EP0077706B1 (fr) Transistor à effet de champ à canal vertical
FR2512590A1 (fr) Transistor a effet de champ du type a jonction et procede de fabrication
EP0126499B1 (fr) Procédé de réalisation d'un transistor bipolaire haute tension
EP0472481B1 (fr) Composant semiconducteur haute tension à faible courant de fuite
EP0019560B1 (fr) Perfectionnements aux portes logiques à transistors MOS multidrains
FR2555814A1 (fr) Composant semi-conducteur fonctionnant comme un transistor bipolaire destine a un circuit imprime

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse