FR2564664A1 - Dispositif de recuperation d'un signal periodique - Google Patents
Dispositif de recuperation d'un signal periodique Download PDFInfo
- Publication number
- FR2564664A1 FR2564664A1 FR8407501A FR8407501A FR2564664A1 FR 2564664 A1 FR2564664 A1 FR 2564664A1 FR 8407501 A FR8407501 A FR 8407501A FR 8407501 A FR8407501 A FR 8407501A FR 2564664 A1 FR2564664 A1 FR 2564664A1
- Authority
- FR
- France
- Prior art keywords
- signal
- frequency
- comparison
- disturbed
- recovered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Abstract
L'INVENTION VISE A ENGENDRER UN SIGNAL PERIODIQUE DIT "RECUPERE" A PARTIR D'UN SIGNAL PERTURBE, PERIODIQUE A L'EMISSION EN CALANT LA FREQUENCE DU SIGNAL RECUPERE, INITIALEMENT A UNE VALEUR NOMINALE, A UNE VALEUR PROCHE DE LA FREQUENCE DU SIGNAL EMIS. A CETTE FIN, UN DISPOSITIF DE RECUPERATION D'UN SIGNAL PERIODIQUE S AYANT UNE PERIODE SENSIBLEMENT PREDETERMINEE, A PARTIR D'UN SIGNAL INCIDENT PERTURBE S AYANT APPROXIMATIVEMENT LADITE PERIODE PREDETERMINEE, COMPRENANT DANS UNE BOUCLE DE VERROUILLAGE DE PHASE, DES MOYENS 1 DE COMPARAISON DE PHASE DU SIGNAL PERTURBE ET DU SIGNAL RECUPERE ET DES MOYENS OSCILLANTS COMMANDES EN TENSION 4 GENERANT LE SIGNAL RECUPERE, EST CARACTERISE EN CE QU'IL COMPREND DES MOYENS 3 POUR MODIFIER LA TENSION DE COMMANDE DES MOYENS OSCILLANTS 4 EN FONCTION D'UN RESULTAT DE COMPARAISON ETABLI PAR LES MOYENS DE COMPARAISON DE PHASE 1 TOUTES LES N PERIODES DU SIGNAL RECUPERE S, OU N EST UN ENTIER. LA RECUPERATION DU SIGNAL PERIODIQUE PEUT ETRE EFFECTUEE PAR SYNCHRONISATION SOIT EN FREQUENCE, SOIT EN PHASE.
Description
DISPOSITIF DE RECUPERATION D'UN SIGNAL PERIODIQUE
La présente invention concerne un dispositif de récupération d'un signal périodique dans une extrémité de réception d'un réseau de communication. Par exemple, le signal périodique est un signal de synchronisation de trame d'image dans un signal vidéo transmis sous la forme de paquets à travers un réseau de télécommunication numérique.
La présente invention concerne un dispositif de récupération d'un signal périodique dans une extrémité de réception d'un réseau de communication. Par exemple, le signal périodique est un signal de synchronisation de trame d'image dans un signal vidéo transmis sous la forme de paquets à travers un réseau de télécommunication numérique.
Dans les réseaux de communication par paquets, des paquets sont recrus à une extrémité de réception après un temps de propagation variable, ce qui engendre une gigue dans les signaux reçus, particulièrement dans les signaux de synchronisation. En outre, les paquets transitent à travers de nombreux organes intermédiaires entre une extrémité de transmission et l'extrémité de réception. Les organes intermédiaires remettent en forme les signaux recrus au noyen d'horlogers indépendantes. Ceci a pour conséquence que 11 extrémité de réception ignore la fréquence exacte de tout signal de synchronisation émis. L'extrémité de réception ne peut connattre a priori qu'une valeur nominale d'un tel signal de synchronisation.Pour connattre plus précisément la fréquence du signal de synchronisation, il est possible de détecter la fréquence d'arrivée de paquets à l'extrémité de réception, et plus particulièrement la fréquence du signal de synchronisation de trame qui présente une récurrence normalement constante dans le signal vidéo. Cependant, une horloge contenue dans une boucle de verrouillage classique pour récupérer un signal de synchronisation à partir du signal reçu est inutilisable à cause des particularités des réseaux de transfert de paquets telles que la perte de paquets par exemple.A cela s'ajoute le phenomène de gigue dû à la dispersion du temps de propagation dans le réseau, Toutefois, l'effet de la gigue doit etre annulé pour éviter un recalage permanent et erroné de la fréquence de l'oscillateur inclus dans la boucle de verrouillage de phase.
L'invention vise a engendrer localement un signal périodique dit "récupéré" à partir d'un signal perturbé, périodique à l'émission, en calant la fréquence du signal récupéré, initialement à une valeur nominale connue, à une valeur aussi proche de la valeur de la fréquence du signal émis que le permet une mesure régulière de la différence de phase entre le signal perturbé reçu et le signal récupéré.
A cette fin, selon l'invention, un dispositif de récupération d'un signal périodique, ayant une période sensiblement égale à une période prédéterminée, à partir d'un signal incident perturbé, ayant approximativement ladite période prédéterminée, comprenant dans une boucle de verrouillage de phrase, des moyens de comparaison de phase du signal incident perturbé et du signal récupéré et des moyens oscillants commandés en tension générant le signal récupéré, est caractérisé en ce qu'il comprend des moyens pour modifier la tension de commande des moyens oscillants en fonction d'un résultat de comparaison établi par les moyens de comparaison de phase toutes les N périodes du signal récupéré, où N est un entier.
De préférence, les moyens pour modifier comprennent des moyens pour diviser la fréquence du signal récupéré par N, des moyens pour mémoriser le résultat de comparaison au rythme du signal perturbé ou à un rythme sous multiple de ce dernier, et des moyens pour convertir le résultat de comparaison en la tension de commande sous le contrôle des moyens pour diviser.
Selon une première réalisation, la récupération du signal périodique opère sur la cause de la dérive de phase et est alors effectuée par synchronisation en fréquence. Dans ce cas, les moyens de comparaison comprennent un comparateur logique recevant le signal perturbé à travers un premier diviseur de fréquence par 2Q et le signal récupéré à travers un second diviseur de fréquence par
Q, où Q est un entier égal ou supérieur à 1 et inférieur à N, et le dispositif comprend des moyens pour produire des impulsions d'horloge à une fréquence supérieure à la fréquence du signal récupéré et des moyens pour compter et décompter les impulsions d'horloge respectivement pendant des demi-périodes successives d'un signal produit par le premier diviseur de frequence lorsqu'un signal de comparaison produit par le comparateur est à un état logique prédéterminé, le résultat de comparaison étant représenté par un nombre d'impulsions d'horloge comptées et décomptées pendant une période du signal produit par le premier diviseur de fréquence.
Q, où Q est un entier égal ou supérieur à 1 et inférieur à N, et le dispositif comprend des moyens pour produire des impulsions d'horloge à une fréquence supérieure à la fréquence du signal récupéré et des moyens pour compter et décompter les impulsions d'horloge respectivement pendant des demi-périodes successives d'un signal produit par le premier diviseur de frequence lorsqu'un signal de comparaison produit par le comparateur est à un état logique prédéterminé, le résultat de comparaison étant représenté par un nombre d'impulsions d'horloge comptées et décomptées pendant une période du signal produit par le premier diviseur de fréquence.
Selon une seconde réalisation, la récupération du signal périodique opère sur la dérive de phase elle-meXme et est alors effectuée par synchronisation en phase. Dans ce cas, les moyens de comparaison comprennent un comparateur logique recevant le signal perturbé et le signal récupéré, et le -dispositif comprend des moyens pour produire des impulsions d'horloge à une fréquence supérieure à la fréquence du signal récupéré et des moyens pour compter et décompter les impulsions de'horloge respectivement lorsqu'un signal de comparaison produit par le comparateur est à un état logique prédéterminé et à un état logique complementaire, le résultat de la comparaison étant représenté par un nombre d'impulsions d'horloge comptées et décomptées pendant une période du signal perturbé.
D'autres caractéristiques de l'invention apparaltront plus clairement à la lecture de la description suivante de plusieurs réalisations selon l'invention en référence aux dessins annexés correspondants dans lesquels
- la Fig. 1 est un bloc-diagramme d'un dispositif de récupération par synchronisation en fréquence ;
- la Fig. 2 montre des formes d'onde de signaux utilises dans le dispositif de la Fig. 1 ;
- la Fig. 3 est un bloc-diagramme d'un dispositif de récupération par synchronisation en phase ; et
- la Fig. 4 montre des formes d'ondes de signaux utilisés dans le dispositif de la Fig. 3.
- la Fig. 1 est un bloc-diagramme d'un dispositif de récupération par synchronisation en fréquence ;
- la Fig. 2 montre des formes d'onde de signaux utilises dans le dispositif de la Fig. 1 ;
- la Fig. 3 est un bloc-diagramme d'un dispositif de récupération par synchronisation en phase ; et
- la Fig. 4 montre des formes d'ondes de signaux utilisés dans le dispositif de la Fig. 3.
Comme montré à la Fig. 1, un dispositif de récupération d'un signal périodique selon l'invention comprend un circuit de comparaison de phase 1, un circuit de comptage-décomptage 2, un circuit de mémorisation et de conversion numérique-analogique 3 et un circuit oscillant 4. Les circuits 1 à 4 sont agencés les uns par rapport aux autres comme des circuits dans une boucle de verrouillage -de phase.
Le circuit de comparaison de phase 1 comprend des moyens d'entrée recevant un premier signal incident perturbé quasi-périodique SR et un second signal récupéré périodique SL, respectivement. Le signal perturbé 5R est un signal de référence ou de rythme obtenu par extraction dans un signal composite convoyant des informations dans un systeme de communication numérique. Par exemple, lorsque le système de-communication est un système de vidéocommunication transmettant un signal vidéo numérique, le signal SR correspond à un signal périodique de synchronisation à la fréquence de trame video transmis par une partie de transmission du système.Après traversée des différents moyens de transmission entre la partie de transmission et une partie réception du système, le signal périodique émis est sensiblement. perturbé et n'offre plus une période constante, comme montré dans une première ligne de la Fig. 2. Le signal quasi-périodique SR ainsi extrait dans la partie de réception du système présente des instants significatifs, indiqués par des flèches verticales dans la Fig. 2, qui sont espacés par des intervalles de temps voisins de la période nominale, et différents entre eux généralement en raison principalement de l'effet cumulatif de la gigue. Par contre, le second signal SL, récupéré localement par le dispositif est un signal périodique, comme montré à une seconde ligne de la Fig. 2. Cependant, la périodicité du signal récupéré SL n'est constante que toutes les N périodes consécutives comme on le verra dans la suite. L-a période TL du signal récupéré SL est pratiquement égale à la période moyenne des instants significatifs du signal reçu SR et aussi voisine que possible de la période nominale du signal périodique correspondant établi dans la partie de transmission. En d'autres termes, les signaux SR et SL peuvent être plésiochrones et offrir des déphasages irréguliers entre leurs instants significatifs.
En se référant aux Figs. 1 et 2, on décrit un dispositif de récupération d'un signal périodique par synchronisation en fréquence. Les moyens d'entrée dans le circuit de comparaison 1 comprennent un premier diviseur 11 de fréquence par 2Q recevant à une entrée 111 le signal reçu SR et un second diviseur 12 de fréquence par Q recevant à une entrée 121 le signal récupéré SL.
Q est un entier supérieur ou égal à l'unité et est égal à deux pour les realisations illustrées. Des sorties 112 et 122 des diviseurs de fréquence 12 et 13 appliquent un signal logique S'R ayant une "période" sensiblement égale à 4TL et un signal logique S'L ayant une période 2TL à des entres 131 et 132 d'un comparateur logique 13, respectivement. Le comparateur 13 est une porte
OU-Exclusif. Les signaux S'R et S'L sont montrés à des troisième et quatrième lignes de la Fig. 2. Le signal S'R a une fréquence sensiblement égale à la moitié de la fréquence du signal
S'L et est également appliqué à une entrée de commande de comptage-décomptage CD d'un compteur-décompteur 21 inclus dans le circuit 2.Lorsque le signal S'R est à l'état logique haut "1", le compteur-décompteur 21 fonctionne comme un décompteur. Lorsque le signal S'R est à l'état logique bas "0", le compteur-décompteur fonctionne comme un compteur.
OU-Exclusif. Les signaux S'R et S'L sont montrés à des troisième et quatrième lignes de la Fig. 2. Le signal S'R a une fréquence sensiblement égale à la moitié de la fréquence du signal
S'L et est également appliqué à une entrée de commande de comptage-décomptage CD d'un compteur-décompteur 21 inclus dans le circuit 2.Lorsque le signal S'R est à l'état logique haut "1", le compteur-décompteur 21 fonctionne comme un décompteur. Lorsque le signal S'R est à l'état logique bas "0", le compteur-décompteur fonctionne comme un compteur.
Outre le compteur-décompteur 21, le circuit de comptage-décomptage 2 comprend une horloge 22 et deux bascules du type D 23 et 24 connectées en série.
L'horloge 22 peut être une horloge synchrone avec le signal récupéré SL dans dans ce cas, l'horloge 22 peut être un diviseur de fréquence par H qui reçoit à une entrée 221 un signal h221 délivré par une sortie 412 d'un oscillateur commandé en tension 41, et qui produit à une sortie 222 un signal d'horloge h222.
L'oscillateur 41 fait partie du circuit oscillant 4 qui sera décrit plus en détail par la suite. Cependant, l'horloge 22 peut être une horloge classique complètement découplée du circuit oscillant 4 transmettant le signal SL. L'entier M est choisi relativement petit ou l'entier Q est choisi relativement grand afin de disposer d'un grand nombre d'impulsions destinées à être comptées ou decomptées pendant les périodes d'activité du compteur-décompteur 21. Ces impulsions ont une fréquence supérieure à la fréquence du signal SL.
Des entrées d'horloge H3 et H4 des bascules 23 et 24 sont reliées à la sortie 412 de l'oscillateur 41. La première bascule 23 a une entrée D3 reliée à une sortie 133 du ccmparateur 13 qui délivre un signal de comparaison CN tel que montré à une cinquième ligne de la Fig. 2. Les créneaux du signal CN pendant une demi-"période" du signal S > R sont représentatifs du décalage de phase entre les signaux SR et SL. Une sortie Q3 de la bascule 23 est reliée à une entrée D4 de la bascule 24. Une sortie Q4 de la bascule 24 est reliee à une entrée de validation V du compteur-décompteur 21. Lorsque l'état de l'entrée V est bas, le compteur-décompteur 21 opère un comptage ou décomptage.Les bascules 23 et 24 échantillonnent le signal de comparaison CN pour synchroniser les fronts avant et arrière de chacun des créneaux du signal CN avec les impulsions d'horloge h221. La sortie 222 est reliée à une entrée d'horloge H du compteur-décompteur 21. Dans ces conditions, chaque créneau du signal de validation sortant de la sortie Q4 encadre un nombre entier d'impulsions d'horloge h222 et aucune impulsion d'horloge chevauche une extrémité de créneau, ce qui évite toute erreur de comptage-décomptage. En outre, le circuit de comptage-décomptage 2 comporte une porte
NON-OU 25 ayant des entrées 251 et 252 recevant les signaux S'R et S'L et une sortie 253 délivrant un signal à une entrée de remise à zéro RZ de l'horloge 22 lorsque la condition logique
S' + S'L est réalisée.
NON-OU 25 ayant des entrées 251 et 252 recevant les signaux S'R et S'L et une sortie 253 délivrant un signal à une entrée de remise à zéro RZ de l'horloge 22 lorsque la condition logique
S' + S'L est réalisée.
R L
Comme indiqué à la Fig. 2, le compteur-décompteur 21 décompte des impulsions d'horloge h222 seulement lorsque le signal de commande S'R est à l'état haut et pendant les créneaux du signal
CN encadrés par cet état haut, et compte des impulsions d'horloge h222 seulement lorsque le signal de commande S'R est à l'état bas et pendant les créneaux du signal CN encadré par cet état bas.
Comme indiqué à la Fig. 2, le compteur-décompteur 21 décompte des impulsions d'horloge h222 seulement lorsque le signal de commande S'R est à l'état haut et pendant les créneaux du signal
CN encadrés par cet état haut, et compte des impulsions d'horloge h222 seulement lorsque le signal de commande S'R est à l'état bas et pendant les créneaux du signal CN encadré par cet état bas.
Ainsi, le compte du compteur-déconpteur varie de part et d'autre d'une valeur moyenne représentative de la différence de fréquence entre les signaux SR et SL, au rythme du signal S'R. Lorsque les signaux SR et SL ont synchrones, le compte du compteur-décompteur 21 est égal à zéro, quel que soit le déphasage entre les signaux SR et SL.
Le résultat du comptage-décomptage en code binaire est périodiquement écrit dans une mémoire 31 du type RAM incluse dans le circuit 3, via un bus 211. Le signal S'R fourni par la sortie 112 du diviseur de fréquence 11 est appliqué à une entrée d'écriture E de la mémoire 31 pour rafraîchir le résultat du comptage-décomptage à chaque début de "période" du signal S'R.
Le circuit 3 comprend également un convertisseur numériqueanalogique 32 et un diviseur de fréquence par N 33. Le convertisseur 32 relie une sortie de résultat 311 de la mémoire 31 à une entrée de commande 411 de l'oscillateur commandé en tension 41. Dans le circuit 4, l'oscillateur 41 oscillant initialement à la fréquence nominale du signal périodique émis par la partie de transmission fournit un signal à une fréquence élevée K/TL en fonction de la tension appliquée par le convertisseur 32 et représentative du résultat de comptage-décomptage, c'est-à-dire de la difference de fréquence entre les signaux SR et SL. Un diviseur de fréquence par K 42 est relié à la sortie 412 de l'oscillateur 41 et applique le signal récupéré SL à l'entrée 121 du diviseur de fréquence 12 et à une entrée 331 du diviseur de fréquence 33. Le signal SL et/ou le signal en sortie 412 de l'oscillateur 41 sont utilises dans une base de temps de la partie de réception du système pour produire differents signaux de rythme et de commande nécessaires aux traitements de signaux reçus. Une sortie 332 du diviseur de fréquence 33 fournit un signal à fréquence 1/(NTL) en tant que signal de commande de lecture du résultat à une entrée de lecture L de la mémoire 31.
Ainsi, comme déjà dit, la période TL du signal récupéré SL est modifiée toutes les N périodes puisque la tension de commande de l'oscillateur fournie à l'entrée 411 par le convertisseur 32 est modifiée chaque fois que le résultat de comptage-décomptage est lu dans la mémoire 31 sous la commande du signal fourni par la sortie 332 du diviseur de fréquence 33. La gigue ou modulation de phase aléatoire dans le signal reçu asservi SR qui se traduit par un déplacement variable des instants significatifs du signal SR en raison des phénomènes de propagation dans les moyens de transmission, a son effet atténué par le nombre N d'opérations de comptage-décomptage effectuées entre deux lectures successives du résultat dans la mémoire 31.En outre, la valeur de la tension de commande de l'oscillateur 41 demeure constante entre deux lectures successives- du résultat, ce qui confère une stabilisation de l'oscillateur 41 entre deux modifications successives de la tension de commande.
Il est à noter que si l'opération d'échantillonnage du résultat est supprimée par l'absence de la mémoire 31, la tension de commande de l'oscillateur 41 peut être en dents de scie et ne confère aucune correction d'erreur significative en raison du fait que le compte d'impulsions d'horloge h222 transmis directement au convertisseur 32 peut excéder la capacité du compteur-décompteur 21. Un filtre analogique est alors nécessaire en sortie du convertisseur 32 pour éviter une excursion de fréquence permanente dans l'oscillateur. L'échantillonnage du résultat du coroptage-décomptage permet de ne conserver qu'une composante significative à la fréquence de comparaison 1/2TL à la fin de chaque cycle complet NTL de comptage-décomptage.La lecture du résultat toutes les N périodes TL divise par N l'effet de la composante aléatoire du signal SR due à la gigue instantanée.
Ainsi pratiquement, seule la gigue sur la Nième période du signal reçu SR entre deux lectures successives perturbe le resultat, les gigues pendant les autres périodes se compensant statistiquement.
Selon une seconde réalisation, un dispositif de récupration d'un signal périodique par synchronisation en phase est montré à la
Fig. 3. Comparativement au dispositif montré à la Fig. 2, le dispositif nontré à la Fig. 3 présente les différences suivantes
- Le diviseur de fréquence 11 est remplacé par un diviseur 11' de fréquence par Q = 2, afin de permettre une comparaison de phase des signaux 5"R et SIL aux sorties 112' et 122 des diviseurs de fréquence 11' et 12 dans le comparateur 13.Cependant, les diviseurs de fréquence 11' et 12 ne sont pas indispensables dans la mesure où la fréquence du signal d'horloge h222 est compatible avec le comptage ou comptage d'un nombre élevé d'impulsions d'horloge pendant les durées à état constant du signal de comparaison CN' produit par le comparateur 13. Les signaux SL, SR, S'L, 511R et CN' sont montrés dans la Fig. 4.
Fig. 3. Comparativement au dispositif montré à la Fig. 2, le dispositif nontré à la Fig. 3 présente les différences suivantes
- Le diviseur de fréquence 11 est remplacé par un diviseur 11' de fréquence par Q = 2, afin de permettre une comparaison de phase des signaux 5"R et SIL aux sorties 112' et 122 des diviseurs de fréquence 11' et 12 dans le comparateur 13.Cependant, les diviseurs de fréquence 11' et 12 ne sont pas indispensables dans la mesure où la fréquence du signal d'horloge h222 est compatible avec le comptage ou comptage d'un nombre élevé d'impulsions d'horloge pendant les durées à état constant du signal de comparaison CN' produit par le comparateur 13. Les signaux SL, SR, S'L, 511R et CN' sont montrés dans la Fig. 4.
- L'entrée de validation V du compteur-décompteur 21 est à la terre, correspondant à l'état logique "bas", afin que le compteur-décompteur fonctionne en permanence.
- L'entrée de commande du comptage-décomptage CD du compteur-décompteur 21 est relié à la sortie Q4 de la seconde bascule 24 afin que l'état haut du signal CN' correspondant à un état bas de la sortie Q4 commande une opération de comptage et l'état bas du signal CN' correspondant à un état haut de la sortie
Q4 commande une opération de décomptage, comme montré à la dernière ligne de la Fig. 4.
Q4 commande une opération de décomptage, comme montré à la dernière ligne de la Fig. 4.
- La porte 25 est remplacée par une porte OU-Exclusif 26 ayant des entrées 261 et 262 reliées respectivement à la sortie 112' du diviseur de fréquence 11' et à la sortie Q3 de la bascule 23. Une sortie 263 de la porte 26 est reliée à l'entrée de remise à zéro RZ de l'horloge 22 permettant de recadrer les impulsions d'horloge h222 à chaque transition du signal CN'.
Le principe de la récupération du signal SL dans le dispositif montré à la Fig. 3 demeure inchangé. En particulier, le résultat du comptage-décomptage représentatif de la valeur moyenne du déphasage entre les signaux SR et SL est écrit dans la mémoire 31 à chaque début de période TL et est lu toutes les N périodes TL sous la commande du diviseur de fréquence 33.
Claims (7)
1 - Dispositif de récupération d'un signal périodique (SL), ayant une période (TL) sensiblement gale à une période prédéterminée, à partir d'un signal incident perturbé (SR) ayant approximativement ladite période prédéterminée, comprenant dans une boucle de verrouillage de phase, des moyens (1) de comparaison de phase du signal incident perturbé (SR) et du signal récupéré (SL) et des moyens oscillants commandés en tension (4) gÉnérant le signal récupéré (SL), caractérisé en ce qu'il comprend des moyens (3) pour modifier la tension de commande des moyens oscillants (4) en fonction d'un résultat de comparaison établi par les moyens de comparaison de phase (1) toutes les N périodes (tel) du signal récupéré (SL), où N est un entier.
2 - Dispositif conforme à la revendication 1, caractérisé en ce que les moyens pour modifier (3) comprennent des moyens (33) pour diviser la fréquence du signal récupéré (SL) par N, des moyens (31)-pour mémoriser le résultat de comparaison au rythme du signal perturbé (SR) ou à un rythme sous multiple de ce dernier (S'R), et des moyens (32) pour convertir le résultat de comparaison en la tension de commande sous le contrôle des moyens pour diviser (33).
3 - Dispositif conforme à la revendication 2, caractérise en ce que les moyens pour mémoriser sont une mémoire (31) dans laquelle est écrit numériquement le résultat de comparaison sous la commande du signal perturbé (SR) et est lu le résultat de comparaison toutes les N périodes (TL) du signal récupéré (SL), et les moyens pour convertir sont un convertisseur numérique-analogique (32) reliant une sortie de résultat (311) de la mémoire (31) à une entrée de commande en tension (411) d'un oscillateur (41) inclus dans les moyens oscillants (4).
4 - Dispositif conforme à l'une quelconque des revendications 1 à 3, caractérisé en ce que les moyens de comparaison (1) comprennent un comparateur logique (-13) recevant le signal perturbé (sur) à travers un premier diviseur de fréquence par 2Q (11) et le signal récupéré (SL) à travers un second diviseur de fréquence par Q (12), où Q est un entier-égal ou supérieur à 1 et inférieur à
N, et en ce que le dispositif comprend des moyens -(22) pour produire des impulsions d'horloge (h222) à une fréquence supérieure à la fréquence -(1/TI) du signal récupéré < St) et des moyens (21) pour compter et décompter les impulsions d'horloge (h222) respectivement pendant des demi-périodes successives d'un signal (S'R) produit par le premier diviseur de fréquence (11) lorsqu'un signal de comparaison (CN) produit par le comparateur (13) est à un état logique prédéterminé (état haut), le résultat de comparaison étant représenté par un nombre d'impulsions d'horloge comptées et décomptées pendant une période du signal (S'R) produit par le premier diviseur de fréquence (11).
5 - Dispositif conforme à l'une quelconque des revendications 1 à 3, caractérisé en ce que les moyens de comparaison (1) comprennent un comparateur logique (13) recevant le signal perturbé (SR) et le signal récupéré (SL), et en ce que le dispositif comprend des moyens (22) pour produire des impulsions d'horloge (h222) à une fréquence supérieure à la fréquence (î/TL) du signal récupéré SL) et des moyens (21 pour compter et compter les impulsions d'horloge (h222) respectivement lorsqu'un signal de comparaison (CN') produit par le comparateur (13) est à un état logique prédéterminé (état haut? et à un état logique complémentaire (état bas), le résultat de la comparaison entant représenté par un nombre d'impulsions d'horloge comptées et décomptées.pendant une période du signal perturbé (SR).
6 - Dispositif conforme à la revendication 5, caractérisé en ce que le comparateur logique (13) reçoit le signal perturbé (SR) et le signal récupéré (SL) à travers deux diviseurs de fréquence par Q (11V ; 12) respectivement, Q étant un entier égal ou supérieur à 1 et inférieur à N.
7 - Dispositif conforme à l'une quelconque des revendications 4 à 6,caractérisé en ce qu'il comprend des moyens, tels que deux bascules du type D (23, 24), interconnectés entre une sortie du comparateur (13) et les moyens pour compter et décompter (21) pour cadrer les impulsions d'horloge (h222) avec le signal de comparaison (CN ; CN').
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8407501A FR2564664B1 (fr) | 1984-05-15 | 1984-05-15 | Dispositif de recuperation d'un signal periodique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8407501A FR2564664B1 (fr) | 1984-05-15 | 1984-05-15 | Dispositif de recuperation d'un signal periodique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2564664A1 true FR2564664A1 (fr) | 1985-11-22 |
| FR2564664B1 FR2564664B1 (fr) | 1993-06-18 |
Family
ID=9303991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8407501A Expired - Lifetime FR2564664B1 (fr) | 1984-05-15 | 1984-05-15 | Dispositif de recuperation d'un signal periodique |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2564664B1 (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2689342A1 (fr) * | 1992-03-31 | 1993-10-01 | Sgs Thomson Microelectronics | Boucle à verrouillage de fréquence. |
| WO1994015400A1 (fr) * | 1992-12-29 | 1994-07-07 | Nokia Telecommunications Oy | Procede de verrouillage d'une phase de signal de maniere adaptative sur une phase de signal de reference et verrouillage de phase adaptatif sur la frequence du signal de reference |
| EP0637137A2 (fr) * | 1993-07-28 | 1995-02-01 | Motorola, Inc. | Boucle de synchronisation de phase à faible consommation et à gigue de phase compensée et procédé correspondant |
| EP0651516A1 (fr) * | 1993-11-02 | 1995-05-03 | Plessey Semiconductors Limited | Synchronisation d'horloge |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1527732A (en) * | 1976-07-15 | 1978-10-11 | Micro Consultants Ltd | Digital phase locked loop |
| DE2735053A1 (de) * | 1977-08-03 | 1979-02-08 | Siemens Ag | Digitaler phasenregelkreis |
-
1984
- 1984-05-15 FR FR8407501A patent/FR2564664B1/fr not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1527732A (en) * | 1976-07-15 | 1978-10-11 | Micro Consultants Ltd | Digital phase locked loop |
| DE2735053A1 (de) * | 1977-08-03 | 1979-02-08 | Siemens Ag | Digitaler phasenregelkreis |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2689342A1 (fr) * | 1992-03-31 | 1993-10-01 | Sgs Thomson Microelectronics | Boucle à verrouillage de fréquence. |
| EP0564377A1 (fr) * | 1992-03-31 | 1993-10-06 | STMicroelectronics S.A. | Boucle à verrouillage de fréquence |
| US5343169A (en) * | 1992-03-31 | 1994-08-30 | Sgs-Thomson Microelectronics S.A. | Frequency locked loop |
| WO1994015400A1 (fr) * | 1992-12-29 | 1994-07-07 | Nokia Telecommunications Oy | Procede de verrouillage d'une phase de signal de maniere adaptative sur une phase de signal de reference et verrouillage de phase adaptatif sur la frequence du signal de reference |
| EP0637137A2 (fr) * | 1993-07-28 | 1995-02-01 | Motorola, Inc. | Boucle de synchronisation de phase à faible consommation et à gigue de phase compensée et procédé correspondant |
| EP0637137A3 (fr) * | 1993-07-28 | 1996-07-03 | Motorola Inc | Boucle de synchronisation de phase à faible consommation et à gigue de phase compensée et procédé correspondant. |
| EP0651516A1 (fr) * | 1993-11-02 | 1995-05-03 | Plessey Semiconductors Limited | Synchronisation d'horloge |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2564664B1 (fr) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0260632B1 (fr) | Dispositif de recalage d'un ou plusieurs trains de données binaires de débits identiques ou sous multiples sur un signal de référence d'horloge synchrone | |
| EP0500473B1 (fr) | Comparateur de phase/fréquence pour circuit de récupération de rythme | |
| CA2046241C (fr) | Dispositif de serialisation et de deserialisation de donnees et systeme de transmission numerique de donnees en serie en resultant | |
| US4361895A (en) | Manchester decoder | |
| FR2498032A1 (fr) | Synchroniseur de bits pour signaux numeriques | |
| FR2652215A1 (fr) | Procede de codage d'un signal numerique, codeur et decodeur pour la mise en óoeuvre de ce procede, procede de regeneration et regenerateur correspondant. | |
| EP0015014B1 (fr) | Dispositif de resynchronisation rapide d'une horloge | |
| EP0716501B1 (fr) | Comparateur de phase entre un signal numérique et un signal d'horloge, et boucle à verrouillage de phase correspondante | |
| FR2522903A1 (fr) | Procede et circuit pour produire des signaux d'horloge synchrone | |
| EP0037299B1 (fr) | Dispositif de synchronisation d'informations numériques transmises par paquets | |
| FR2577087A1 (fr) | Dispositif de distribution d'horloge tripliquee, chaque signal d'horloge comportant un signal de synchronisation | |
| FR2509890A1 (fr) | Appareil de lecture de donnees pour la transmission de donnees | |
| FR2564664A1 (fr) | Dispositif de recuperation d'un signal periodique | |
| EP0454246B1 (fr) | Dispositif de mise en phase de signaux dans un système à doublement du conduit numérique | |
| FR2664769A1 (fr) | Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant. | |
| EP0130899A2 (fr) | Circuit programmable de transformation série-parallèle d'un signal numérique, et son application à un récepteur de signaux vidéo numériques | |
| FR2515902A1 (fr) | Dispositif numerique de synchronisation d'horloge et son application aux reseaux de connexion | |
| EP0821488B1 (fr) | Dispositif de sélection de fréquence muni d'un détecteur de verrouillage | |
| EP0056748A2 (fr) | Procédé de synchronisation à la réception de signaux numériques transmis par paquets | |
| FR2714240A1 (fr) | Dispositif de compensation de phase de trame. | |
| EP0526359B1 (fr) | Procédé et dispositif de synchronisation d'un signal | |
| EP0056208A1 (fr) | Procédé et dispositif de synchronisation de messages | |
| FR2635905A1 (fr) | Procede et circuit de transmission de signaux de commande d'enregistrement | |
| FR2646742A1 (fr) | Dispositif pour synchroniser un signal pseudo-binaire avec un signal d'horloge regeneree a sauts de phase | |
| EP0689315B1 (fr) | Dispositif comparateur de phase |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| TP | Transmission of property |