FR2559959A1 - Microwave diode with external connections taken by means of beams and its method of production. - Google Patents
Microwave diode with external connections taken by means of beams and its method of production. Download PDFInfo
- Publication number
- FR2559959A1 FR2559959A1 FR8402569A FR8402569A FR2559959A1 FR 2559959 A1 FR2559959 A1 FR 2559959A1 FR 8402569 A FR8402569 A FR 8402569A FR 8402569 A FR8402569 A FR 8402569A FR 2559959 A1 FR2559959 A1 FR 2559959A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- diode
- cradle
- metallization
- rear face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000001465 metallisation Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000009467 reduction Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000002500 effect on skin Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000284 resting effect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000006060 molten glass Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4822—Beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
DIODE HYPERFREQUENCE A CONNEXIONS EXTERNES PRISES
AU MOYEN DE POUTRES ET SON PROCEDE DE REALISATION
La présente invention concerne une diode hyperfréquence à structure dite verticale travaillant dans le domaine millimétrique, notamment à des fréquences égales ou supérieures à 60 GHz, et dont les connexions externes sont prises au moyen de poutres métalliques à plat, ainsi qu'un procédé de réalisation d'une telle diode. Cette diode est principalement destinée à être utilisée en commutation.MICROWAVE DIODE WITH EXTERNAL CONNECTIONS TAKEN
USING BEAMS AND ITS MANUFACTURING METHOD
The present invention relates to a microwave diode with a so-called vertical structure working in the millimeter range, in particular at frequencies equal to or greater than 60 GHz, and the external connections of which are taken by means of flat metal beams, as well as a method of production. of such a diode. This diode is mainly intended to be used in switching.
On entend par diode à structure verticale une diode dont les couches la formant sont disposées verticalement les unes par rapport aux autres. A titre d'exemple, on peut citer la diode PIN réalisée à partir d'un substrat semiconducteur dopé de type N+ par exemple sur lequel sont déposées une couche dite I de matériau de haute résistivité puis une couche de type P+, le substrat apportant ainsi d'une part le support mécanique et d'autre part la couche contact cathode de la diode. Cette structure verticale de diode PIN est à opposer à celle dite de surface ou horizontale selon laquelle chacune des couches de type P+ et N+ est formée dans un substrat de matériau de haute résistivité, comme cela est décrit dans la demande de brevet français déposée le 9 décembre 1981 par la
Demanderesse et publiée sous le n0 2 517 384. By vertical structure diode is meant a diode whose layers forming it are arranged vertically with respect to one another. By way of example, mention may be made of the PIN diode produced from an N + type doped semiconductor substrate, for example on which a so-called I layer of high resistivity material is deposited, then a P + type layer, the substrate thus providing on the one hand the mechanical support and on the other hand the cathode contact layer of the diode. This vertical PIN diode structure is to be opposed to the so-called surface or horizontal structure according to which each of the P + and N + type layers is formed in a substrate of high resistivity material, as described in the French patent application filed on 9 December 1981 by the
Applicant and published under the number 2,517,384.
D'autre part, dans le domaine des hyperfréquences, les diodes utilisées sont fréquemment dotées de connexions externes prises par l'intermédiaire de poutres à plat, plus connues sous la terminologie anglo-saxonne "beam-lead", car ces poutres d'une part facilitent l'interconnexion avec le circuit hyperfréquence environnant et d'autre part présentent une induction plus faible que les fils soudés. On the other hand, in the microwave domain, the diodes used are frequently provided with external connections taken via flat beams, better known under the English terminology "beam-lead", because these beams of a on the other hand facilitate interconnection with the surrounding microwave circuit and on the other hand have a lower induction than the soldered wires.
On connaît déjà une structure de diode hyperfréquence, telle que par exemple une diode PIN à structure verticale, travaillant à fréquence élevée et munie de connexions extérieures constituées par des poutres métalliques fixées à plat selon la technologie dite "beam-lead". Cette diode PIN, utilisée comme diode de commutation montée en shunt ou en série dans une ligne de transmission, est par exemple réalisée à partir d'un substrat semiconducteur dopé de type N+ sur lequel sont formées par épitaxie deux couches superposées dont l'une dite I est en matériau de la plus haute résistivité possible et dont l'autre est de type P+. Une attaque chimique est effectuée à partir des couches épitaxiées jusque dans le substrat sur une profondeur donnée égale par exemple à 20 microns, afin de créer un berceau de forme par exemple rectangulaire sous lequel subsiste une certaine épaisseur de substrat.Ce berceau est réalisé de manière à délimiter deux ilôts semiconducteurs reliés entre eux par l'intermédiaire du substrat, dont l'un est de forme par exemple circulaire et dont l'autre est en formede croissant, ilôt rond étant en vis-à-vis et au centre de I'échancrure du croissant. Le berceau est rempli d'un matériau diélectrique, tel que par exemple du verre, et les couches P+ et I de lilôt en forme de croissant sont ensuite éliminées par attaque chimique.Un contact d'anode est assuré par une première poutre métallique s'appuyant sur la couche P+ de l plat rond, ce dernier constituant la diode proprement dite et sur le verre pour se terminer en porte-à- faux, tandis qu'un contact de cathode est assuré par une seconde poutre métallique s'appuyant sur le substrat N en épousant sa forme en croissant pour réaliser un contact ohmique et sur le verre pour se terminer en porte-à-faux. A microwave diode structure is already known, such as for example a PIN diode with vertical structure, working at high frequency and provided with external connections constituted by metal beams fixed flat according to the so-called "beam-lead" technology. This PIN diode, used as a switching diode mounted in shunt or in series in a transmission line, is for example produced from an N + type doped semiconductor substrate on which two superposed layers are formed by epitaxy, one of which is called I is made of material of the highest possible resistivity and the other of which is of the P + type. A chemical attack is carried out from the epitaxial layers into the substrate over a given depth equal, for example, to 20 microns, in order to create a cradle of rectangular shape, for example, under which a certain thickness of substrate remains. to delimit two semiconductor islands connected together by the intermediary of the substrate, one of which is for example circular in shape and the other of which is in the form of a crescent, the round island being opposite and at the center of I ' indentation of the crescent. The cradle is filled with a dielectric material, such as for example glass, and the crescent-shaped layers P + and I of it are then removed by chemical attack. An anode contact is ensured by a first metal beam s' pressing on the layer P + of the round dish, the latter constituting the diode proper and on the glass to end in cantilever, while a cathode contact is ensured by a second metal beam resting on the substrate N by marrying its crescent shape to make an ohmic contact and on the glass to end in cantilever.
On peut noter que cette structure particulière de diode travaillant à fréquence élevée selon l'art antérieur a été conçue pour résoudre un problème technique particulier qui consistait à réduire fortement la capacité parasite entre la poutre anode et le substrat: ce problème a été résolu en réalisant un profond berceau autour de la diode, ce qui a permis de le combler d'un diélectrique dont la forte épaisseur a contribué à une nette diminution de la capacité parasite. Toutefois, ce type de diode ne résoud pas un autre problème technique de grande importance aux hautes fréquences, et qui consiste à réduire également, et de façon notable, la résistance en série avec la diode, encore appelée résistance d'accès à la diode, qui est formée par le substrat entre la poutre cathode et la jonction substrat N±couche I de cette diode PIN. It can be noted that this particular diode structure working at high frequency according to the prior art was designed to solve a particular technical problem which consisted in greatly reducing the stray capacitance between the anode beam and the substrate: this problem was solved by realizing a deep cradle around the diode, which made it possible to fill it with a dielectric whose thick thickness contributed to a marked reduction in the stray capacitance. However, this type of diode does not solve another technical problem of great importance at high frequencies, which consists in also reducing, and notably, the resistance in series with the diode, also called resistance of access to the diode, which is formed by the substrate between the cathode beam and the N ± layer I substrate junction of this PIN diode.
En effet, à haute fréquence, le matériau semiconducteur constituant le substrat de la diode PIN est soumis à l'effet de peau de sorte que le courant dans la diode se localise dans une certaine épaisseur de peau du substrat. Or, comme cela est bien connu, plus la fréquence de travail de la diode est élevée, plus l'effet de peau va contribuer à augmenter la résistance série de la diode.De plus, dans le cas où cette diode de commutation est montée en shunt dans une ligne de transmission, d'une part les pertes d'insertion à bas niveau et à polarisation nulle ou inverse sont proportionnelles au produit de cette résistance par le carré de la capacité de la diode, et d'autre part l'isolation procurée par la diode en polarisation directe est inversement proportionnelle à cette résistance; de même pour un montage série de la diode dans la ligne de transmission, avec les pertes d'insertion obtenues en polarisation directe de la diode et avec l'isolation à polarisation nulle ou inverse. En conséquence, il s'avère nécessaire aux hautes fréquences de réduire également, outre la capacité de la diode, la résistance série de celle-ci en vue d'obtenir des pertes d'insertion les plus faibles possible etlou une isolation la meilleure possible. Indeed, at high frequency, the semiconductor material constituting the substrate of the PIN diode is subjected to the skin effect so that the current in the diode is localized in a certain thickness of skin of the substrate. However, as is well known, the higher the working frequency of the diode, the more the skin effect will contribute to increasing the series resistance of the diode. In addition, in the case where this switching diode is mounted in shunt in a transmission line, on the one hand the insertion losses at low level and with zero or reverse polarization are proportional to the product of this resistance by the square of the capacitance of the diode, and on the other hand the insulation provided by the diode in direct polarization is inversely proportional to this resistance; the same for a series mounting of the diode in the transmission line, with the insertion losses obtained in direct polarization of the diode and with the insulation with zero or reverse polarization. Consequently, it is necessary at high frequencies to also reduce, in addition to the capacitance of the diode, the series resistance of the latter in order to obtain the lowest possible insertion losses and / or the best possible insulation.
La présente invention a pour but de perfectionner ce type de diode hyperfréquence décrite précédemment et travaillant dans le domaine millimétrique de façon à réduire le plus possible sa résistance série, tout en lui garantissant une capacité parasite réduite fortement et partant de lui conférer de faibles pertes d'insertion et une isolation élevée dans son utilisation comme diode de commutation. The object of the present invention is to improve this type of microwave diode described above and working in the millimeter range so as to reduce its series resistance as much as possible, while guaranteeing it a stray capacitance which is greatly reduced and hence giving it low losses of insertion and high insulation in its use as a switching diode.
A cet effet, l'invention a pour objet une diode hyperfréquence comportant un substrat semiconducteur ayant deux faces opposées parallèles respectivement dites face avant et face arrière, au moins deux couches superposées dont l'une est en matériau semiconducteur et recouvre partiellement la face avant du substrat et dont l'autre est en matériau semiconducteur ou en métal, ces couches formant un ilôt délimité par un berceau s'étendant dans le substrat sur une profondeur donnée et étant rempli d'un matériau diélectrique, le berceau étant réalisé de façon à délimiter sous forme de croissant la partie de la face avant non recouverte du substrat, et deux poutres métalliques de connexions externes dont l'une prenant un premier contact s'appuie à plat sur l'pilot et sur le matériau diélectrique pour se terminer en porte-à-faux et dont l'autre prenant un second contact ohmique s'appuie à plat sur la face avant du substrat en épousant sa forme en croissant et sur le matériau diélectrique pour se terminer en porte-à-faux caractérisée en ce que la face arrière du substrat est recouverte d'une métallisation. To this end, the subject of the invention is a microwave diode comprising a semiconductor substrate having two opposite parallel faces respectively called front face and rear face, at least two superimposed layers, one of which is made of semiconductor material and partially covers the front face of the substrate and the other of which is made of semiconductor material or metal, these layers forming an island delimited by a cradle extending in the substrate over a given depth and being filled with a dielectric material, the cradle being produced so as to delimit in the form of a crescent, the part of the front face not covered with the substrate, and two metal beams of external connections, one of which making a first contact rests flat on the pilot and on the dielectric material to end in carrier false and the other taking a second ohmic contact rests flat on the front face of the substrate by marrying its crescent shape and on the dielectric material to end in a cantilever characterized in that the rear face of the substrate is covered with a metallization.
Selon une variante, le substrat est aminci à une épaisseur minimale et subsiste, une fois métallisé en face arrière, d'une part au niveau de sa jonction avec la couche semiconductrice le recouvrant et d'autre part au niveau de la poutre métallique prenant le contact ohmique. According to a variant, the substrate is thinned to a minimum thickness and remains, once metallized on the rear face, on the one hand at its junction with the semiconductor layer covering it and on the other hand at the level of the metal beam taking the ohmic contact.
Selon encore une variante qui découle de la précédente, le substrat métallisé en face arrière subsiste sur une épaisseur minimale et uniquement au niveau de sa jonction avec la couche semiconductrice le recouvrant, de sorte que la poutre métallique prenant le contact ohmique et la -métallisation en face arrière sont en contact l'une avec l'autre. Cette configuration a pour avantage de réduire au maximum la résistance série entre la poutre prenant le contact ohmique et la jonction de la diode. According to another variant which follows from the previous one, the metallized substrate on the rear face remains over a minimum thickness and only at its junction with the semiconductor layer covering it, so that the metal beam taking the ohmic contact and the metallization in rear side are in contact with each other. This configuration has the advantage of minimizing the series resistance between the beam taking the ohmic contact and the junction of the diode.
L'invention vise également un procédé de réalisation d'une telle -diode hyperfréquence, et qui est plus particulièrement destiné à être mis en oeuvre pour l'obtention d'une réduction maximale de la résistance série de la diode. The invention also relates to a method for producing such a microwave frequency diode, and which is more particularly intended to be used for obtaining a maximum reduction in the series resistance of the diode.
D'autres caractéristiques et avantages de l'invention apparattront mieux dans la description détaillée qui suit et se réfère aux dessins annexés, donnés uniquement à titre d'exemple et dans lesquels:
- les figures la et lb représentent respectivement une vue de dessus et une vue en coupe selon la ligne 1-1 d'un mode de réalisation d'une diode PIN selon l'invention;
- la figure 2 représente-une vue en coupe identique à la figure lb d'une variante d'une diode PIN selon l'invention
- la figure 3 représente une vue en coupe identique à la figure lb d'une autre variante d'une diode PIN selon l'invention ; et
- les figures 4 à 10 représentent des vues en coupe illustrant les différentes étapes du procédé de réalisation de la diode PIN selon la figure 3.Other characteristics and advantages of the invention will appear more clearly in the detailed description which follows and which refers to the appended drawings, given solely by way of example and in which:
- Figures la and lb respectively represent a top view and a sectional view along line 1-1 of an embodiment of a PIN diode according to the invention;
- Figure 2 shows a sectional view identical to Figure 1b of a variant of a PIN diode according to the invention
- Figure 3 shows a sectional view identical to Figure 1b of another variant of a PIN diode according to the invention; and
FIGS. 4 to 10 represent sectional views illustrating the different stages of the method for producing the PIN diode according to FIG. 3.
Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments qui remplissent les mêmes fonctions en vue des mêmes résultats. In these different figures, the same references relate to the same elements which fulfill the same functions for the same results.
Les figures la et lb représentent respectivement une vue de dessus et une vue en coupe transversale d'une diode hyperfréquence selon un premier mode de réalisation de l'invention, telle que par exemple une diode PIN au silicium à structure verticale, dotée de connexions externes beam-lead, et destinée à travailler dans le domaine millimétrique, à 94 GHz par exemple. Cette diode est principalement destinée à être utilisée en commutation en étant montée soit en shunt soit en série dans une ligne de transmission. Figures la and lb show respectively a top view and a cross-sectional view of a microwave diode according to a first embodiment of the invention, such as for example a silicon PIN diode with vertical structure, provided with external connections beam-lead, and intended to work in the millimeter domain, at 94 GHz for example. This diode is mainly intended for use in switching by being mounted either in shunt or in series in a transmission line.
Sur les figures la et lb, cette diode PIN, en tant que produit final comporte un substrat de silicium 1 dopé de type N+ par exemple, d'épaisseur égale par exemple à 25 microns, et présentant deux faces opposées parallèles respectivement dites face avant ou supérieure la et face arrière ou inférieure lb. Le substrat est recouvert partiellement en face avant de deux couches semiconductrices superposées dont l une 2 dite I est en silicium de la plus haute résistivité possible et dont l'autre 3 est en silicium dopé de type P+. L'ensemble constitué par le substrat 1 et les deux couches 2 et 3 forme donc la diode proprement dite, le substrat 1 apportant ainsi d'une part un support mécanique et d'autre part la couche contact cathode, et la couche 3 apportant la couche contact anode. In FIGS. 1a and 1b, this PIN diode, as final product comprises a doped silicon substrate 1 of N + type for example, of thickness equal for example to 25 microns, and having two opposite opposite faces respectively called front face or upper and rear side or lower lb. The substrate is partially covered on the front face with two superimposed semiconductor layers, one of which 2, called I, is made of silicon of the highest possible resistivity and the other 3 of which is made of P + type doped silicon. The assembly formed by the substrate 1 and the two layers 2 and 3 therefore forms the actual diode, the substrate 1 thus providing on the one hand a mechanical support and on the other hand the cathode contact layer, and the layer 3 providing the anode contact layer.
La diode est délimitée par un profond berceau formant caisson 5 présentant un pourtour extérieur par exemple rectangulaire (figure
la) et s'étendant dans le substrat 1 sur une profondeur donnée, par exemple égale à 10 microns, de façon à laisser subsister ce dernier sur une certaine épaisseur E', de l'ordre par exemple de 15 microns, entre sa face arrière lb et le fond du berceau.The diode is delimited by a deep cradle forming a box 5 having an outer periphery, for example rectangular (FIG.
la) and extending in the substrate 1 over a given depth, for example equal to 10 microns, so as to allow the latter to remain over a certain thickness E ′, of the order for example of 15 microns, between its rear face lb and the bottom of the cradle.
De plus, le berceau 5 est réalisé de façon à délimiter sous forme d'ilat, par exemple circulaire (figure la) ou carré, la diode proprement dite, et sous forme d'un croissant (figure la) la partie de la face avant non recouverte du substrat. Pour des raisons tenant à la fabrication de la diode, la face avant en forme de croissant du substrat, repérée en la ne se situe pas exactement au même niveau que celle la recouverte de la couche 2. In addition, the cradle 5 is produced so as to delimit in the form of an ilil, for example circular (figure la) or square, the diode proper, and in the form of a crescent (figure la) the part of the front face. not covered with the substrate. For reasons relating to the manufacture of the diode, the crescent-shaped front face of the substrate, identified in la, is not exactly at the same level as that covered with layer 2.
Comme il apparaît sur la figure la, l'îlot semiconducteur de forme circulaire est disposé en vis-à-vis et sensiblement au centre de l'échancrure du croissant formé par le substrat. As it appears in FIG. 1 a, the semiconductor island of circular shape is placed opposite and substantially at the center of the notch of the crescent formed by the substrate.
Le berceau 5 est rempli d'un matériau diélectrique doté de bonnes qualités mécaniques, tel que par exemple du verre fondu. The cradle 5 is filled with a dielectric material endowed with good mechanical qualities, such as for example molten glass.
Une fois comblé, le berceau de verre présente une surface légèrement bombée.Once filled, the glass cradle has a slightly curved surface.
Un premier contact, ou contact d'anode, est assuré par une première poutre métallique 6 s'appuyant à plat sur la couche P+ de la diode et sur la surface du berceau de verre 5 pour se terminer en porte-à-faux. Cette poutre anode 6 beam-lead est constituée par exemple par des dépots successifs de titane, de platine et d'or. A first contact, or anode contact, is provided by a first metal beam 6 resting flat on the P + layer of the diode and on the surface of the glass cradle 5 to end in overhang. This 6 beam-lead anode beam is constituted for example by successive deposits of titanium, platinum and gold.
Ainsi, le fait de disposer d'une forte épaisseur de verre dans le berceau 5 permet de réduire notablement la capacité parasite, représentée symboliquement sur la figure lb, entre la poutre anode 6 et le substrat 1. Thus, having a large thickness of glass in the cradle 5 makes it possible to significantly reduce the parasitic capacity, symbolically represented in FIG. 1b, between the anode beam 6 and the substrate 1.
Un second contact ohmique, ou contact de cathode, est assuré par une seconde poutre métallique 8 s'appuyant à plat sur la face avant la du substrat en épousant sa forme en croissant (figure la) pour y réaliser le contact ohmique et sur la surface du berceau de verre 5 pour se terminer en porte-à-faux. Comme pour la poutre anode, la poutre cathode 8 beam-lead est constituée par la même chaîne de dépôts successifs de titane, de platine et d'or. A second ohmic contact, or cathode contact, is ensured by a second metal beam 8 resting flat on the front face of the substrate by matching its crescent shape (FIG. 1a) to make the ohmic contact there and on the surface. glass cradle 5 to end in overhang. As with the anode beam, the 8 beam-lead cathode beam consists of the same chain of successive deposits of titanium, platinum and gold.
Selon un aspect de J'invention, la face arrière lb du substrat est recouverte entièrement d'une métallisation 10 par exemple du même type que celle formant les poutres 6 et 8 c'est-à-dire au moyen de titane, de platine et d'or. Ainsi, cette métallisation 10 forme une résistance de faible valeur en parallèle sur celle formée par le substrat, laquelle est de forte valeur due à l'effet de peau à la fréquence élevée de travail. Dès lors, le courant dans la diode, entre poutres cathode et anode, va passer pour une part très importante par la métallisation 10, ce qui permet donc déjà de diminuer la résistance série de la diode entre la poutre cathode et la jonction N+
I.Par conséquent, la combinaison d'une forte réduction de la capacité parasite et d'une première réduction notable de la résistance série de la diode permet d'obtenir déjà une diminution sensible de ses pertes d'insertion et une augmentation de son isolation en tant que diode de commutation.According to one aspect of the invention, the rear face 1b of the substrate is entirely covered with a metallization 10, for example of the same type as that forming the beams 6 and 8, that is to say by means of titanium, platinum and Golden. Thus, this metallization 10 forms a resistance of low value in parallel with that formed by the substrate, which is of high value due to the skin effect at the high working frequency. Consequently, the current in the diode, between cathode and anode beams, will pass for a very large part through metallization 10, which therefore already makes it possible to reduce the series resistance of the diode between the cathode beam and the N + junction
I. Consequently, the combination of a large reduction in the parasitic capacitance and a first notable reduction in the series resistance of the diode already makes it possible to obtain a substantial reduction in its insertion losses and an increase in its insulation. as a switching diode.
Une réduction encore plus forte que la précédente de la résistance série de la diode est obtenue dans le cadre de la variante représentée sur la figure 2 qui est également une vue en coupe selon la ligne I-I de la figure la. An even greater reduction than the previous reduction in the series resistance of the diode is obtained in the context of the variant shown in Figure 2 which is also a sectional view along line I-I of Figure la.
En effet, selon cette variante de diode PIN sur la figure 2, et dont la structure de base reprend celle décrite précédemment, Je substrat 1 est aminci à une épaisseur minimale de façon à dégager complètement le fond du berceau 5. Ainsi, le substrat aminci I subsiste en une première partie d'épaisseur minimale e au niveau de sa jonction avec la couche 2, et en une seconde partie sous forme de croissant séparée de la première et d'épaisseur e très peu différente de e sous la poutre cathode 8 prenant le contact ohmique. Quant à la métallisation 10, elle recouvre les deux parties de substrat 1 ainsi réalisées en leur face arrière lb ainsi que le fond de la partie du berceau 5 située entre ces deux parties de substrat. In fact, according to this variant of PIN diode in FIG. 2, and the basic structure of which repeats that described above, the substrate 1 is thinned to a minimum thickness so as to completely release the bottom of the cradle 5. Thus, the thinned substrate I remains in a first part of minimum thickness e at its junction with layer 2, and in a second part in the form of a crescent separated from the first and of thickness e very little different from e under the cathode beam 8 taking ohmic contact. As for metallization 10, it covers the two parts of substrate 1 thus produced on their rear face 1b as well as the bottom of the part of the cradle 5 situated between these two parts of substrate.
Avec un tel substrat d'épaisseur minimale sous la poutre cathode 8 et sous la couche 2, le courant dans la diode, entre poutres cathode et anode, va passer dans la partie de substrat sous la poutre cathode, puis en totalité dans la métallisation 10 et enfin dans la partie de substrat sous la couche I, ce qui permet de réduire encore davantage la résistance série de la diode entre la poutre cathode et la jonction N+ I. Comme la capacité parasite selon cette variante est plus faible que précédemment en raison de l'amin- cissement du substrat sous la couche I, cette seconde réduction plus forte de la résistance série de la diode permet donc de diminuer encore davantage ses pertes d'insertion et d'augmenter son isolation. With such a substrate of minimum thickness under the cathode beam 8 and under the layer 2, the current in the diode, between cathode beams and anode, will pass in the part of substrate under the cathode beam, then entirely in metallization 10 and finally in the substrate part under layer I, which makes it possible to further reduce the series resistance of the diode between the cathode beam and the N + I junction. As the stray capacitance according to this variant is lower than previously due to the thinning of the substrate under layer I, this second stronger reduction in the series resistance of the diode therefore makes it possible to further reduce its insertion losses and to increase its insulation.
Selon une autre variante préférée représentée sur la figure 3, qui découle de la précédente et qui est également une vue en coupe selon la ligne I-I de la figure la, le substrat 1 est toujours aminci à une épaisseur minimale e au niveau de sa jonction avec la couche 2, mais est totalement éliminé sous la poutre cathode 8, de sorte que ledit substrat subsiste désormais uniquement au niveau de la diode proprement dite. Quant à la métallisation 10, elle recouvre toujours le substrat en sa face arrière lb ainsi que le fond du berceau 5 et vient en contact direct avec la poutre cathode 8, formant ainsi un court-circuit entre elles. According to another preferred variant shown in FIG. 3, which follows from the previous one and which is also a sectional view along line II of FIG. 1a, the substrate 1 is always thinned to a minimum thickness e at its junction with layer 2, but is completely eliminated under the cathode beam 8, so that said substrate now remains only at the level of the diode itself. As for metallization 10, it always covers the substrate on its rear face 1b as well as the bottom of the cradle 5 and comes into direct contact with the cathode beam 8, thus forming a short circuit between them.
Bien sûr le contact ohmique sur le substrat 1 est toujours pris par la poutre cathode 8 mais par l'intermédiaire de sa liaison électrique avec la métallisation 10 qui recouvre la face- arrière du substrat. Of course the ohmic contact on the substrate 1 is always taken by the cathode beam 8 but through its electrical connection with the metallization 10 which covers the rear face of the substrate.
Dans ces conditions, le fait de disposer d'un court-circuit entre la poutre cathode 8 et la métallisation 10 permet au courant dans la diode de passer directement, donc en totalité, dans la métallisation 10. Avec ce court-circuit et une épaisseur minimale de substrat 1, la résistance série de la diode entre la poutre cathode et la jonction N+
I est donc réduite au maximum. En conséquence, cette troisième réduction qualifiée de maximale de la résistance série de la diode, associée comme précédemment à une forte réduction de la capacité parasite, permet d'obtenir de très faibles pertes d'insertion ainsi qu'une isolation très élevée.Under these conditions, having a short circuit between the cathode beam 8 and the metallization 10 allows the current in the diode to pass directly, therefore entirely, into the metallization 10. With this short circuit and a thickness minimum of substrate 1, the series resistance of the diode between the cathode beam and the N + junction
I is therefore reduced to the maximum. Consequently, this third reduction, termed maximum, of the series resistance of the diode, associated as previously with a large reduction in the parasitic capacitance, makes it possible to obtain very low insertion losses as well as very high insulation.
On notera que le fait d'avoir une métallisation en face arrière de la diode beam-lead selon l'invention permet avantageusement de répondre à un éventuel problème de dissipation thermique : en effet, dans ce cas, la diode peut être directement rapportée par sa métallisation en face arrière, par exemple par brasure, sur une embase métallique classique, par exemple en cuivre, de sorte que la chaleur dégagée par la diode beam-lead lors de son utilisation est évacuée par sa métallisation et l'embase; dans ce cas, la poutre cathode peut être supprimée. It will be noted that having a metallization on the rear face of the beam-lead diode according to the invention advantageously makes it possible to respond to a possible problem of heat dissipation: in fact, in this case, the diode can be directly reported by its metallization on the rear face, for example by soldering, on a conventional metal base, for example copper, so that the heat released by the beam-lead diode during its use is dissipated by its metallization and the base; in this case, the cathode beam can be omitted.
On va maintenant décrire en référence aux figures 4 à 10 un procédé de réalisation d'une diode hyperfréquence beam-lead selon l'invention, et plus particulièrement celle qui est technologiquement la plus difficile à réaliser, à savoir la diode à résistance série minimale selon la variante préférée de la figure 3. Bien entendu, la fabrication suppose un procédé de réalisation collective, ce qui est normal pour ce type de diodes. We will now describe with reference to FIGS. 4 to 10 a method for producing a beam-lead microwave diode according to the invention, and more particularly that which is technologically the most difficult to produce, namely the minimum series resistance diode according to the preferred variant of Figure 3. Of course, the production assumes a collective production process, which is normal for this type of diodes.
Sur ces différentes figures 4 à 10, on a repris les mêmes références que celles sur la figure 3 pour les mêmes éléments qui remplissent les mêmes fonctions en vue des mêmes résultats. In these different FIGS. 4 to 10, the same references have been used as those in FIG. 3 for the same elements which fulfill the same functions for the same results.
Ce procédé de réalisation collective des diodes PIN beam-lead au silicium est mis en oeuvre à partir d'un substrat 1 de silicium dopé N+ (dopage 4.1019 atomes/cm3) se présentant sous forme d'une rondelle d'épaisseur d'environ 200 microns et possédant une très basse résistivité, de l'ordre de O, 002 ohm.cm, pour introduire des pertes minimales à la fréquence d'utilisation des diodes, à 94 GHz par exemple. This process for the collective production of PIN beam-lead silicon diodes is implemented from a substrate 1 of N + doped silicon (doping 4.1019 atoms / cm3) in the form of a washer with a thickness of approximately 200 microns and having a very low resistivity, of the order of 0.002 ohm.cm, to introduce minimum losses at the frequency of use of the diodes, at 94 GHz for example.
La première étape du procédé, représentée sur la figure 4 consiste à déposer une couche d'arrêt 12, d'épaisseur d'environ 0,5 micron, sur la face arrière ou inférieure lb du substrat. Cette couche d'arrêt peut être réalisée par exemple en oxyde de silicium
SiO2 obtenu par oxydation thermique du substrat de silicium. Puis, dans un réacteur classique, une couche de silicium polycristallin 13 est déposée sur la couche d'arrêt 12 sur une épaisseur de l'ordre de 100 microns.The first step of the process, represented in FIG. 4, consists in depositing a barrier layer 12, of thickness approximately 0.5 micron, on the rear or lower face 1b of the substrate. This barrier layer can be produced for example from silicon oxide
SiO2 obtained by thermal oxidation of the silicon substrate. Then, in a conventional reactor, a polycrystalline silicon layer 13 is deposited on the barrier layer 12 over a thickness of the order of 100 microns.
On notera que l'avantage de cette couche d'arrêt 12 déposée entre le substrat 1 et la couche épaisse en silicium polycristallin 13 réside dans le fait qu'une attaque chimique réalisée ultérieurement sur la face arrière, c est-à-dire une attaque de la couche 13 en direction du substrat 1 s'arrêtera sur la couche 12, ce qui permettra de bien maîtriser cette attaque en face arrière. It will be noted that the advantage of this barrier layer 12 deposited between the substrate 1 and the thick polycrystalline silicon layer 13 lies in the fact that a chemical attack carried out subsequently on the rear face, that is to say an attack of the layer 13 in the direction of the substrate 1 will stop on the layer 12, which will allow this attack on the rear face to be well controlled.
Cette couche épaisse 13 va donc servir de support mécanique pour pouvoir réaliser la seconde étape du procédé qui consiste tout d'abord, comme-représenté sur la figure 5, à amincir le substrat 1 à une épaisseur donnée e la plus faible possible. Cet amincissement du substrat est réalisé par tout procédé connu de l'homme du métier, mécano-chimique par exemple. On développe ensuite par épitaxie sur le substrat considérablement aminci une couche 2 dite I de silicium de haute résistivité et d'épaisseur de l'ordre de quelques microns suivant la tension de claquage désirée, puis une couche 3 de type P+ d'épaisseur de l'ordre de 2 à 4 microns (dopage 1019 3 atomes/cm ). This thick layer 13 will therefore serve as a mechanical support in order to be able to carry out the second step of the method which firstly consists, as shown in FIG. 5, in thinning the substrate 1 to a given thickness e as small as possible. This thinning of the substrate is carried out by any process known to those skilled in the art, for example chemical-mechanical. Then developed by epitaxy on the considerably thinned substrate a layer 2 called I of high resistivity silicon with a thickness of the order of a few microns depending on the desired breakdown voltage, then a layer 3 of type P + of thickness 1 '' order from 2 to 4 microns (doping 1019 3 atoms / cm).
On notera que la zone P+ peut être également réalisée par diffusion ou implantation, sans sortir du cadre de l'invention. Note that the P + zone can also be produced by diffusion or implantation, without departing from the scope of the invention.
L'étape suivante, représentée sur la figure 6, consiste à effectuer une attaque chimique par voie aqueuse ou une attaque plasma encore appelée attaque par voie sèche, sous masque, progressant à partir des couches semiconductrices jusque dans le substrat sur toute son épaisseur, de façon à créer de profonds sillons formant des berceaux identiques 5, de pourtour extérieur par exemple rectangulaire, qui délimitent les futures diodes. De plus, sur la figure 6, le berceau 5 de chaque diode est réalisé de manière à délimiter deux plats semiconducteurs dont l'un est de forme par exemple circulaire et est destiné à constituer la diode proprement dite et dont l'autre repéré en 14 est en forme de croissant tel qu'illustré sur la figure la.Cette attaque peut soit s'arrêter sur la couche d'arrêt 12 soit pénétrer légèrement dans le silicium polycristallin constituant la couche épaisse 13. A titre illustratif, la profondeur de chaque berceau est de l'ordre de 20 microns pour une fréquence de travail égale à 94 GHz. The next step, represented in FIG. 6, consists in carrying out a chemical attack by aqueous route or a plasma attack also called attack by dry route, under mask, progressing from the semiconductor layers until in the substrate on all its thickness, so as to create deep grooves forming identical cradles 5, of outer periphery, for example rectangular, which delimit the future diodes. In addition, in FIG. 6, the cradle 5 of each diode is produced so as to delimit two semiconductor plates, one of which is for example circular in shape and is intended to constitute the diode proper and the other of which is identified at 14 is in the form of a crescent as illustrated in FIG. 1 a. This attack can either stop on the stop layer 12 or penetrate slightly into the polycrystalline silicon constituting the thick layer 13. As an illustration, the depth of each cradle is of the order of 20 microns for a working frequency equal to 94 GHz.
Ensuite, chaque berceau 5 est rempli par un matériau diélectrique doté de bonnes qualités mécaniques, tel que par exemple du verre fondu, et présente, une fois comblé, une surface supérieure légèrement bombée. Then, each cradle 5 is filled with a dielectric material with good mechanical qualities, such as for example molten glass, and has, once filled, a slightly curved upper surface.
L'étape suivante, représentée sur la figure 7, consiste à effectuer, pour chaque diode, une attaque chimique ou plasma sur toute l'épaisseur de l clôt semiconducteur en forme de croissant (14, figure 6), de façon à éliminer totalement ses couches P+ et I ainsi que son substrat N+, cette attaque s'arrêtant sur la couche d'arrêt 12. The next step, represented in FIG. 7, consists in carrying out, for each diode, a chemical or plasma attack on the entire thickness of the semiconductive enclosure in the form of a crescent (14, FIG. 6), so as to completely eliminate its layers P + and I as well as its substrate N +, this attack stopping on the stop layer 12.
On a représenté en 15 sur la figure 7 l'ouverture en forme de croissant obtenue après attaque dans chacune des diodes.15 is shown in Figure 7 the crescent-shaped opening obtained after attack in each of the diodes.
L'étape suivante, représentée sur la figure 8, consiste à déposer, pour chaque diode, une métallisation soit par photogravure soit par une technique de lift-off pour faire croître deux poutres qui assurent lune 6 le contact anodique et l'autre 8 le contact cathodique, ohmique, pour chaque diode. Sur la figure 8, la poutre 6 s'appuie à plat sur la couche P+ de la diode et sur la surface du berceau de verre 5 tandis que la poutre 8 s'appuie à plat sur le pourtour de l'ouverture en forme de croissant obtenue à l'étape précédente, en épousant sa forme, et sur la surface du berceau de verre 5.Cette métallisation consiste à déposer d'abord une couche de platine, puis à former du siliciure de platine par traitement thermique et à compléter par des dépôts successifs de titane (par exemple 1000air de platine (par exemple 1500A) et d'or (par
o exemple 5000 A). On a représenté par les deux poutres ainsi formées 6 et 8 pour chaque diode sur la figure 8 la chaîne des dépôts
SiPt-Ti-Pt-Or.The next step, represented in FIG. 8, consists in depositing, for each diode, a metallization either by photogravure or by a lift-off technique to make grow two beams which assure one 6 the anodic contact and the other 8 the cathodic contact, ohmic, for each diode. In FIG. 8, the beam 6 rests flat on the P + layer of the diode and on the surface of the glass cradle 5 while the beam 8 rests flat on the periphery of the crescent-shaped opening obtained in the previous step, by marrying its shape, and on the surface of the glass cradle 5. This metallization consists in first depositing a layer of platinum, then in forming platinum silicide by heat treatment and to be completed by successive deposits of titanium (for example 1000air of platinum (for example 1500A) and gold (for
o example 5000 A). The chain of deposits is represented by the two beams thus formed 6 and 8 for each diode in FIG. 8
SiPt-Ti-Pt-Or.
L'étape suivante, représentée sur la figure 9, consiste à effectuer une attaque chimique en face arrière en direction du substrat subsistant 1 de façon à enlever complètement la couche de silicium polycristallin 13, cette attaque s'arrêtant sur la couche d'arrêt 12. On procède ensuite à l'élimination de cette couche d'arrêt 12 par tout procédé connu, par exemple par usinage ionique. The next step, represented in FIG. 9, consists in carrying out a chemical attack on the rear face in the direction of the remaining substrate 1 so as to completely remove the polycrystalline silicon layer 13, this attack stopping on the stop layer 12 This stop layer 12 is then removed by any known method, for example by ion machining.
L'étape suivante, représentée sur la figure 10, consiste à métalliser localement au niveau de chaque diode la face inférieure de la structure obtenue à l'étape précédente. Cette métallisation consiste tout d'abord à déposer une couche de platine, puis à effectuer un recuit de préférence avec un faisceau laser localisé au niveau de chaque diode, formant ainsi du siliciure de platine. La métallisation est ensuite complétée par des dépôts successifs par exemple de titane, de platine et d'or de même épaisseur que ceux formant les poutres beam-lead 6 et 8. On a représenté par la couche 10 sur la figure 10 l'ensemble des dépôts SiPt-Ti-Pt-Or qui recouvre le substrat 1 en face arrière ainsi que le fond du berceau 5 et qui vient en contact direct avec la poutre cathode 8. The next step, represented in FIG. 10, consists in locally metallizing at the level of each diode the underside of the structure obtained in the previous step. This metallization consists first of all in depositing a layer of platinum, then in annealing preferably with a laser beam located at each diode, thus forming platinum silicide. The metallization is then supplemented by successive deposits, for example of titanium, platinum and gold of the same thickness as those forming the beam-lead beams 6 and 8. The layer 10 in FIG. 10 represents all of the SiPt-Ti-Pt-Or deposits which covers the substrate 1 on the rear face as well as the bottom of the cradle 5 and which comes into direct contact with the cathode beam 8.
Dès lors, le fait de disposer d'un court-circuit de la métallisation 10 en face arrière avec la poutre cathode 8 et d'une épaisseur minimale e de substrat entre la métallisation 10 et la jonction N+ I permet de réaliser une réduction maximale de la résistance série de chaque future diode. Therefore, having a short circuit of the metallization 10 on the rear face with the cathode beam 8 and a minimum thickness e of substrate between the metallization 10 and the N + I junction makes it possible to achieve a maximum reduction of the series resistance of each future diode.
On procède ensuite à la séparation des différentes diodes par une attaque chimique en face arrière du silicium de façon à mettre en porte-à-faux chacune des deux poutres 6 et 8 de chaque diode, comme représenté sur la figure 10. The different diodes are then separated by a chemical attack on the rear face of the silicon so as to overhang each of the two beams 6 and 8 of each diode, as shown in FIG. 10.
On notera que la description ci-dessus a été faite en référence à une diode de type PIN dont le matériau de base était du silicium. It will be noted that the above description has been made with reference to a PIN type diode whose base material was silicon.
Bien sûr l'invention s'applique également pour tout autre type de diode, Schottky par exemple pour laquelle la couche 3 est en métal approprié, ainsi que pour un matériau de base de la famille m-V,
GaAs par exemple. Dans le cas d'une diode dont le substrat est en arséniure de gallium la couche d'arrêt SiO2 décrite ci-dessus au cours du procédé de réalisation n'est pas obtenue par oxydation thermique, mais par un dépôt d'oxyde de silicium SiO2 éventuellement mélangé à du nitrure de silicium Si3 N4.Of course, the invention also applies to any other type of diode, Schottky for example for which the layer 3 is made of suitable metal, as well as for a basic material of the mV family,
GaAs for example. In the case of a diode the substrate of which is made of gallium arsenide, the SiO2 stop layer described above during the production process is not obtained by thermal oxidation, but by a deposition of silicon oxide SiO2 optionally mixed with silicon nitride Si3 N4.
Entre également dans le domaine de l'invention le cas où la partie en porte-à-faux des poutres est supprimée. Les poutres sont alors réduites à des plots métalliques utilisés en particulier pour le procédé de soudure à l'envers d'une diode sur un socle, appelé "flip chie". Also falls within the scope of the invention the case where the cantilever part of the beams is eliminated. The beams are then reduced to metal studs used in particular for the reverse welding process of a diode on a base, called "flip chie".
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8402569A FR2559959B1 (en) | 1984-02-21 | 1984-02-21 | MICROWAVE DIODE WITH EXTERNAL CONNECTIONS TAKEN BY BEAMS AND METHOD FOR PRODUCING THE SAME |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8402569A FR2559959B1 (en) | 1984-02-21 | 1984-02-21 | MICROWAVE DIODE WITH EXTERNAL CONNECTIONS TAKEN BY BEAMS AND METHOD FOR PRODUCING THE SAME |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2559959A1 true FR2559959A1 (en) | 1985-08-23 |
FR2559959B1 FR2559959B1 (en) | 1987-05-22 |
Family
ID=9301202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8402569A Expired FR2559959B1 (en) | 1984-02-21 | 1984-02-21 | MICROWAVE DIODE WITH EXTERNAL CONNECTIONS TAKEN BY BEAMS AND METHOD FOR PRODUCING THE SAME |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2559959B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1987002183A1 (en) * | 1985-09-30 | 1987-04-09 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Multijunction semiconductor device |
EP0404109A2 (en) * | 1989-06-20 | 1990-12-27 | Kabushiki Kaisha Toshiba | Diode used in reference potential generating circuit for DRAM |
FR2829616A1 (en) * | 2001-09-10 | 2003-03-14 | St Microelectronics Sa | Front face mounting vertical diode comprises two zones which include solder beads forming plane parallel to plane of semiconductor substrate |
WO2003050885A2 (en) * | 2001-12-11 | 2003-06-19 | Infineon Technologies Ag | Diode circuit and method for making same |
CN102299069A (en) * | 2010-06-28 | 2011-12-28 | 塞莱斯系统集成公司 | Method of manufacturing vertical pin diodes and vertical pin diodes |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4097890A (en) * | 1976-06-23 | 1978-06-27 | Hewlett-Packard Company | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture |
US4180422A (en) * | 1969-02-03 | 1979-12-25 | Raytheon Company | Method of making semiconductor diodes |
GB2028583A (en) * | 1978-08-02 | 1980-03-05 | Aei Semiconductors Ltd | Electrical lead for a semiconductor device |
EP0085607A2 (en) * | 1982-02-02 | 1983-08-10 | Thomson-Csf | Process for the simultaneous production of hyperfrequency diodes having an incorported encapsulation and diodes made by said process |
FR2538616A1 (en) * | 1982-12-28 | 1984-06-29 | Thomson Csf | Method of collective manufacture of microwave frequency diodes with incorporated encapsulation and diodes thus obtained. |
-
1984
- 1984-02-21 FR FR8402569A patent/FR2559959B1/en not_active Expired
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4180422A (en) * | 1969-02-03 | 1979-12-25 | Raytheon Company | Method of making semiconductor diodes |
US4097890A (en) * | 1976-06-23 | 1978-06-27 | Hewlett-Packard Company | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture |
GB2028583A (en) * | 1978-08-02 | 1980-03-05 | Aei Semiconductors Ltd | Electrical lead for a semiconductor device |
EP0085607A2 (en) * | 1982-02-02 | 1983-08-10 | Thomson-Csf | Process for the simultaneous production of hyperfrequency diodes having an incorported encapsulation and diodes made by said process |
FR2538616A1 (en) * | 1982-12-28 | 1984-06-29 | Thomson Csf | Method of collective manufacture of microwave frequency diodes with incorporated encapsulation and diodes thus obtained. |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1987002183A1 (en) * | 1985-09-30 | 1987-04-09 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Multijunction semiconductor device |
EP0404109A2 (en) * | 1989-06-20 | 1990-12-27 | Kabushiki Kaisha Toshiba | Diode used in reference potential generating circuit for DRAM |
EP0404109A3 (en) * | 1989-06-20 | 1991-08-28 | Kabushiki Kaisha Toshiba | Diode used in reference potential generating circuit for dram |
US6924546B2 (en) | 2001-09-10 | 2005-08-02 | Stmicroelectronics S.A. | Low-capacity vertical diode |
FR2829616A1 (en) * | 2001-09-10 | 2003-03-14 | St Microelectronics Sa | Front face mounting vertical diode comprises two zones which include solder beads forming plane parallel to plane of semiconductor substrate |
WO2003026020A1 (en) * | 2001-09-10 | 2003-03-27 | Stmicroelectronics S.A. | Low-capacity vertical diode |
US7507620B2 (en) | 2001-09-10 | 2009-03-24 | Stmicroelectronics S.A. | Low-capacity vertical diode |
US7176546B2 (en) | 2001-12-11 | 2007-02-13 | Infineon Technologies Ag | Diode circuit and method of producing a diode circuit |
WO2003050885A3 (en) * | 2001-12-11 | 2003-09-04 | Infineon Technologies Ag | Diode circuit and method for making same |
WO2003050885A2 (en) * | 2001-12-11 | 2003-06-19 | Infineon Technologies Ag | Diode circuit and method for making same |
CN102299069A (en) * | 2010-06-28 | 2011-12-28 | 塞莱斯系统集成公司 | Method of manufacturing vertical pin diodes and vertical pin diodes |
ITTO20100553A1 (en) * | 2010-06-28 | 2011-12-29 | Selex Sistemi Integrati Spa | METHOD OF MANUFACTURE OF VERTICAL PIN DIODES |
EP2400529A3 (en) * | 2010-06-28 | 2013-04-10 | Selex Sistemi Integrati S.p.A. | "method of manufacturing vertical pin diodes" |
US8580591B2 (en) | 2010-06-28 | 2013-11-12 | Selex Sistemi Integrati S.P.A. | Method of manufacturing vertical pin diodes |
US8933529B2 (en) | 2010-06-28 | 2015-01-13 | Selex Sistemi Integrati S.P.A. | Method of manufacturing vertical pin diodes |
CN102299069B (en) * | 2010-06-28 | 2015-10-21 | 塞莱斯系统集成公司 | Manufacture the method for vertical PIN type diode and vertical PIN type diode |
Also Published As
Publication number | Publication date |
---|---|
FR2559959B1 (en) | 1987-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0038238B1 (en) | Method of manufacturing of a semiconductor device having an inset grid accessible from the surface | |
FR2992466A1 (en) | Method for manufacturing e.g. LED device, involves forming insulating material portion on sides of p-type layer, active layer and portion of n-type layer, and exposing contact studs over another portion of n-type layer | |
EP1670063B1 (en) | Vertical unipolar device periphery | |
EP0021869A1 (en) | Method of making a Schottky diode with improved voltage properties | |
EP0461967A2 (en) | Schottky junction semiconductor device for microwave amplification and fast logic circuits, and method of making the same | |
FR2478879A1 (en) | METHOD FOR MAKING AMORPHOUS SEMICONDUCTOR MEMORY EFFECT DEVICES | |
FR2844099A1 (en) | Quasi-vertical semiconductor power device with composite substrate, comprises a support substrate, insulator and semiconductor layers, and two epitaxial layers with electric contacts | |
FR2655774A1 (en) | IMPROVEMENT TO POWER TRANSISTORS IN III-V MATERIALS ON SILICON SUBSTRATE AND METHOD OF MANUFACTURE | |
FR2559959A1 (en) | Microwave diode with external connections taken by means of beams and its method of production. | |
FR2848724A1 (en) | Production of connections buried in substrate of integrated circuit gives diminished access resistance to electrode of transistor | |
EP0414618B1 (en) | Thin film MOS transistor with the channel region connected to the source and method of fabrication | |
EP1298732A1 (en) | Periphery of high-voltage components | |
EP1670066A1 (en) | Fabrication method for an integrated circuit including a buried mirror and such circuit | |
EP0145567A2 (en) | Field-effect transistor having a vertical structure | |
FR2538616A1 (en) | Method of collective manufacture of microwave frequency diodes with incorporated encapsulation and diodes thus obtained. | |
EP1126515A1 (en) | Method of manufacturing a III-V material double heterojunction bipolar transistor | |
FR2520931A1 (en) | COLLECTIVE METHOD OF MANUFACTURING MICROFREQUENCY DIODES WITH INCORPORATED ENCAPSULATION AND DIODES OBTAINED THEREBY | |
EP0081423B1 (en) | Semi-conductor device with a low parasitic capacitance having beam-lead type external connectors, and process for the production of that device | |
EP1037265B1 (en) | Cup-shaped DRAM capacitor and method of making the same | |
EP0015835B1 (en) | High-frequency semiconductor switching device and process for its manufacture | |
EP0689253A1 (en) | Process for producing an array of electrically driven quantum well components having a vertical structure | |
FR2823377A1 (en) | Formation of a conducting line for high frequency or elevated currents on an integrated circuit comprises hollowing out a slice in a massive substrate to form an insulated zone with a vertical conducting line | |
FR3091030A1 (en) | Method of manufacturing an optoelectronic device comprising a plurality of diodes | |
FR2565409A1 (en) | BLOCKABLE THYRISTOR WITH ANODE GAPETTE | |
EP0617841B1 (en) | Method of making semiconductor components with recovery of the substrate by electrochemical means |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |