FR2547135A1 - Perfectionnements concernant les circuits convertisseurs de niveau - Google Patents

Perfectionnements concernant les circuits convertisseurs de niveau Download PDF

Info

Publication number
FR2547135A1
FR2547135A1 FR8408331A FR8408331A FR2547135A1 FR 2547135 A1 FR2547135 A1 FR 2547135A1 FR 8408331 A FR8408331 A FR 8408331A FR 8408331 A FR8408331 A FR 8408331A FR 2547135 A1 FR2547135 A1 FR 2547135A1
Authority
FR
France
Prior art keywords
level
signal
converter
high level
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8408331A
Other languages
English (en)
Other versions
FR2547135B1 (fr
Inventor
Steven Philip Saneski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of FR2547135A1 publication Critical patent/FR2547135A1/fr
Application granted granted Critical
Publication of FR2547135B1 publication Critical patent/FR2547135B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

L'INVENTION CONCERNE LES CONVERTISSEURS DE NIVEAU UTILISES EN ENTREE ET EN SORTIE DES CIRCUITS INTEGRES. DANS LE BUT DE CORRIGER LA DISTORSION QUI RESULTE DE LA DIFFERENCE ENTRE LES RETARDS DE PROPAGATION DU NIVEAU BAS VERS LE NIVEAU HAUT ET DU NIVEAU HAUT VERS LE NIVEAU BAS DANS UN CONVERTISSEUR DE NIVEAU INDIVIDUEL, LE CIRCUIT DE L'INVENTION COMPREND DEUX CONVERTISSEURS DE NIVEAU 33, 36 ARRANGES EN PAIRES INVERSEUSES EN SERIE 31, 33, 35, 36. LE PREMIER CONVERTISSEUR DE NIVEAU 33 PRODUIT UN SIGNAL PREDISTORDU S PAR RAPPORT AU SIGNAL A CONVERTIR S. LE SIGNAL PREDISTORDU EST INVERSE ET DISTORDU A NOUVEAU DANS UN SECOND CONVERTISSEUR DE NIVEAU 36 AYANT LES MEMES CARACTERISTIQUES DE DISTORSION QUE LE PREMIER, CE QUI DONNE UN SIGNAL DE SORTIE S EXEMPT DE DISTORSION. APPLICATION AUX CIRCUITS INTEGRES RAPIDES.

Description

ec 1
La présente invention concerne des circuits convertisseurs de niveau.
Pour convertir les signaux logiques à niveau de tension généralement supérieur qu'emploient des circuits extérieurs à un circuit intégré (CI), pour donner des signaux logiques de CI à niveau de tension généralement inférieur, les circuits intégrés comprennent un ensemble de convertisseurs de niveau d'entrée, destinés à convertir chaque signal d'entrée appliqué au CI De façon similaire, un 10 ensemble de convertisseurs de niveau de sortie convertissent les différents signaux logiques du CI à niveau de tension inférieur, pour redonner les signaux logiques de sortie du CI, à niveau de tension supérieur Dans la conversion de ces signaux, chaque apparition d'un niveau de tension logique 15 " O " et d'un niveau de tension logique " 1 " dans un signal d'entrée de CI à niveau supérieur est respectivement convertie par un circuit de conversion de niveau d'entrée en un niveau de tension logique " O "-et un niveau de tension logique " 1 ", dans un signal de niveau inférieur De façon simi20 laire, un convertisseur de niveau de sortie convertit chaque apparition d'un niveau de tension logique " O " et d'un niveau de tension logique " 1 " dans le signal de CI à niveau inférieur, en un niveau de tension logique " O " et un niveau de tension logique " 1 ", respectivement, dans un signal de sor25 tie du CI, à niveau supérieur Un convertisseur de niveau ne peut cependant pas convertir instantanément les transitions entre des niveaux de tension logiques " O "t et " 1 " à son entrée en transitions correspondantes à sa sortie En outre, il est improbable que le retard de propagation dans un con30 vertisseur de niveau d'une transition depuis un niveau de tension logique " O " bas jusqu'à un niveau de tension logique " 1 " haut, soit égal au retard de propagation dans ce même convertisseur de niveau d'une transition depuis un niveau de tension logique " 1 " haut jusqu'à un niveau de tension logi35 que " O " bas Du fait de cette différence entre les retards de propagation du niveau haut vers le niveau bas et du niveau bas vers le niveau haut, le signal converti qui apparaît à la sortie du convertisseur de niveau sera distordu d'une manière telle que la durée d'une impulsion de niveau 5 logique " O " ou de niveau logique " 1 " à la sortie du convertisseur de niveau sera inférieure ou supérieure à la durée des impulsions correspondantes à l'entrée du convertisseur de niveau Pour le fonctionnement à des vitesses élevées, une telle distorsion du signal peut affecter l'aptitude des 10 circuits se trouvant sur le CI et/ou à l'extérieur du CI, à reconnaître les bits de données La distorsion des convertisseurs de niveau peut donc limiter la vitesse de fonctionnement du CI En outre, on ne peut pas aisément éliminer une telle distorsion avant la fabrication, du fait que la 15 valeur de la distorsion n'est pas uniforme d'une puce à une autre, mais est au contraire une variable qui dépend du
traitement, des matières et des conditions d'environnement.
Il résulte qu'un pourcentage de puces fabriquées auront des performances inacceptables à la vitesse de fonctionnement désirée, ce qui réduit le rendement de fabrication utile des
puces fabriquées.
Un circuit de translation de niveau logique rapide, décrit dans le brevet US 4 305 009, accélère l'apparition de la transition de niveau qui est connue a priori comme étant la plus lente des deux, en utilisant des techniques capacitives d'action vers l'aval Un tel circuit ne supprime pas le problème de la différence des temps de propagation d'un convertisseur de niveau de CI, dans lequel les retards de propagation du niveau bas vers le niveau haut 30 et du niveau haut vers le niveau bas sont tous deux variables, et dans lequel on ne sait pas a priori quelle est la transition la plus lente Le brevet US 4 314 166 décrit un circuit de décalage de niveau rapide qui travaille en circuit de translation pour donner des temps de montée et de
descente égaux en utilisant un élément de mémoire à bascule.
Le circuit décrit est modérément complexe et peut ne pas fonctionner de façon satisfaisante aux vitesses élevées
auxquelles les problèmes de dissymétrie dans les convertisseurs de niveau sont les plus sévères.
Le problème est donc de concevoir une structure de convertisseur de niveau pour des circuits intégrés rapides qui réduise notablement la distorsion du convertisseur de niveau résultant de la différence entre le retard de propagation du niveau bas vers le niveau haut et le retard de propa10 gation du niveau haut vers le niveau bas, sans connaissance a
priori du sens ou de la valeur de cette différence.
Conformément à l'invention, un circuit convertisseur de niveau incorporé dans un circuit intégré pour convertir un premier signal ayant des premier et second niveaux 15 de tension, en un second signal ayant des troisième et quatrième niveaux de tension, comprend au moins deux convertisseurs de niveau ayant pratiquement la même caractéristique de distorsion, ce qui conduit à un retard de propagation de valeur supérieure'ou égale à zéro à chaque transition de sortie d'un convertisseur du niveau bas vers le niveau haut et à chaque transition de sortie d'un convertisseur du niveau haut vers le niveau bas, des premiers moyens comprenant un premier des convertisseurs et ayant pour but d'élaborer à partir du premier signal un signal pré-distordu ayant à cha25 que transition entre ses niveaux de tension bas et haut un retard, par rapport à la transition correspondante dans le premier signal, qui est dû au retard de propagation du niveau bas vers le niveau haut ou du niveau haut vers le niveau bas du premier convertisseur de niveau, et des seconds moyens comprenant un second des convertisseurs de niveau, destinés à élaborer à partir du signal pré-distordu le second signal ayant à chaque transition entre ses troisième et quatrième niveaux de tension un retard, par rapport à la transition correspondante dans le premier signal, qui est égal soit à la 35 somme du retard de propagation du niveau bas vers le niveau A. haut du premier convertisseur de niveau et du retard de propagation du niveau haut vers le niveau bas du second convertisseur de niveau, soit à la somme du retard de propagation du niveau bas vers le niveau haut-du second convertisseur de niveau et du retard de propagation du niveau haut vers le niveau bas du premier convertisseur de niveau, les sommes
étant pratiquement égales.
L'invention tire parti de la caractéristique des CI qui consistent en ce que des convertisseurs de niveau du 10 même type, et branchés sur la même ligne, ont généralement les mêmes caractéristiques de distorsion, c'est-àdire que les retards de propagation du niveau bas vers le niveau haut et du niveau haut vers le niveau bas d'un convertisseur de niveau correspondront aux retards de propagation corres15 pondants du niveau bas vers le niveau haut-et du niveau haut vers le niveau bas d'un second convertisseur de niveau de ce type dans le même CI Ainsi, dans un mode de réalisation, la distorsion du signal qui résulte de la différence entre le retard de propagation du niveau haut vers le niveau bas et 20 du retard de propagation du niveau bas vers le niveau haut, est éliminée en arrangeant par paires inverseuses en série des convertisseurs de niveau affectés de distorsion qui sont incorporés dans le CI Le premier convertisseur de niveau affecté de distorsion de la paire inverse et pré- distord le 25 signal à convertir pour donner un signal pré-distordu qui présente une distorsion temporelle à chaque transition du niveau bas vers le niveau haut, due au retard de propagation du niveau haut vers le niveau bas ou du niveau bas vers le niveau haut, et qui présente à chaque transition du niveau 30 haut vers le niveau bas une distorsion temporelle due au type de retard de propagation opposé Lorsque le signal pré- distordu est inversé et distordu à nouveau par un second convertisseur de niveau du même type que le premier, il ajoute un retard de propagation supplémentaire à chaque transition du niveau bas vers le niveau haut et du niveau haut vers le niveau bas, ce retard étant de type opposé à celui qui a été appliqué à la transition considérée dans le premier convertisseur de niveau affecté de distorsion Le retard de propagation de chacune des transitions dans le signal converti qui apparait à la sortie du second convertisseur de niveau, par rapport aux transitions correspondantes dans le signal d'origine avant conversion, est uniforme et égal à la somme des retards de propagation du convertisseur de niveau du niveau bas vers le niveau haut et du niveau 10 haut vers le niveau bas Le signal de sortie de la structure de convertisseur de niveau est donc une réplique convertie du signal d'entrée, retardée de la somme desretardsde propagation du niveau bas vers le niveau haut et du niveau haut vers le niveau bas La distorsion du signal est donc éliminée sans 15 aucune connaissance a priori des valeurs des retards de propagation du niveau bas vers le niveau haut ou du niveau haut
vers le niveau bas des convertisseurs de niveau.
L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation et en se 20 référant aux dessins annexés sur lesquels:
La figure 1 montre un convertisseur de niveau de sortie de CI de l'art antérieur, affecté de distorsion; La figure 2 montre l'effet de divers types de distorsion sur le signal de sortie du convertisseur de niveau 25 de la figure 1; La figure 3 montre un circuit convertisseur de niveau de sortie de CI conforme à l'invention; La figure 4 montre les formes du signal d'entrée, du signal intermédiaire et du signal de sortie du circuit convertisseur de niveau de la figure 3, lorsque les convertisseurs de niveau présentent seulement un retard de propagation sur les transitions du niveau bas vers le niveau haut;
La figure 5 représente les formes du signal d'entrée, du signal intermédiaire et du signal de sortie du cir35 cuit convertisseur de niveau de la figure 3, lorsque les con-
vertisseurs de niveau présentent seulement un retard de propagation sur les transitions du niveau haut vers le niveau bas; La figure 6 montre les formes du signal d'entrée, du signal intermédiaire et du signal de sortie du circuit convertisseur de niveau de la figure 3, lorsque les convertisseurs de niveau affectés de distorsion présentent un retard de propagation à la fois sur les transitions du niveau haut vers le niveau bas et du niveau bas vers le niveau 10 haut; La figure 7 montre un autre circuit convertisseur de niveau de sortie de CI conforme à l'invention; et La figure 8 montre les formes du signal d'entrée, du signal intermédiaire et du signal de sortie du circuit
convertisseur de niveau de la figure 7, lorsque les convertisseurs de niveau présentent uniquement un retard de propagation sur les transitions du niveau haut vers le niveau bas.
En considérant maintenant la figure 1, on note que le convertisseur de niveau de sortie 11, affecté de distor20 sion, convertit un signal Si sur le conducteur 13, à l'intérieur du CI, pour donner le signal SO sur le conducteur 12, dans la zone des broches de sortie du CI, à partir duquel ce signal peut 8 tre appliqué à d'autres circuits Le convertisseur de niveau Il convertit les niveaux de tension logiques " O " et " 1 " à l'intérieur du CI en niveaux de tension logiques " O " 1 et " 11 " correspondants reconnaissables par les circuits extérieurs au CI Pour un CI utilisant des circuits ECL (logique à couplage d'émetteurs), un niveau de tension logique 11 " O " caractéristique serait d'environ -1,9 volts, et un 30 niveau de tension logique " 1 " caractéristique serait d'environ -0,8 volt Pour des circuits de sortie du type TTL (logique transistortransistor), un niveau de tension logique " O " caractéristique pour le signal S serait d'environ o
0,4 volt; et le niveau de tension logique " 1 " correspondant 35 serait d'environ 2,4 volts.
Sur la figure 2, le signal Si représente un signal caractéristique consistant en niveaux logiques "O", et " 1 " alternés Pour simplifier les dessins, toutes les représentations de signaux sont faites avec un décalage de ten5 sion de fagon que le niveau logique " O " soit à zéro volt et que le niveau logique " 1 " soit à un potentiel positif Le signal Sol est le signal converti résultant lorsque le convertisseur de niveau 11 distord le signal Si qui le traverse, avec un retard de propagation à chaque transition du niveau 10 bas vers le niveau haut Comme on peut le noter, le fait de retarder chaque transition du niveau bas vers le niveau haut conduit à un signal de sortie Sol distordu, ayant des largeurs d'impulsions au niveau logique " 1 " inférieures à celles du signal Si Le signal So 2 est le signal converti résultant 15 lorsque le convertisseur de niveau 11 distord le signal Si qui le traverse avec un retard de propagation à chaque transition du niveau haut vers le niveau bas Comme on peut le noter, le fait de retarder chaque transition du niveau haut vers le niveau bas conduit à un signal de sortie So 2 distor20 du ayant des largeurs d'impulsion au niveau logique " O " inférieures à celles du signal Si Le signal So 3 est le signal converti résultant lorsque le convertisseur de niveau Il distord le signal Si qui le traverse avec un retard de propagation à chaque transition Dans tous les cas le signal de sortie du convertisseur de niveau est distordu par rapport au signal d'entrée Si et, selon la fréquence du signal et la valeur de la différence entre les retards, ceci
peut conduire à des performances non satisfaisantes.
La configuration de convertisseur de niveau qui 30 est représentée sur la figure 3 élimine la distorsion d'un convertisseur de niveau individuel affecté de distorsion, etproduit un signal de sortie So qui est une réplique retardée et convertie du signal d'entrée Si Un inverseur 31 qui se trouve à l'intérieur du CI inverse le signal Si à convertir 35 par la configuration de convertisseur de niveau Le signal 52 sur le conducteur 32, à la sortie de l'inverseur 31, est une réplique inversée et non distordue de Si Le signal inversé 52 est pré-distordu par le convertisseur de niveau 33 qui convertit les niveaux de tension du signal 52 pour 5 produire un signal 53 qui peut avoir un retard de propagation de valeur inconnue à chaque transition de niveau Le signal 53 inversé et pré-distordu, sur le conducteur 34, est à nouveau inversé et reconverti pour donner des niveaux de signal du CI sur le conducteur 37, par un convertisseur de 10 niveau d'entrée inverseur 35, qui n'est pas affecté de distorsion Du fait de la nouvelle inversion du signal inversé et distordu, le signal 54 à la sortie du convertisseur de niveau 35 est une version distordue du signal Si ayant un retard de propagation à ses transitions du niveau bas vers le niveau haut qui est dû au retard de propagation du niveau haut vers le niveau bas du convertisseur de niveau 33, et ayant un retard de propagation à ses transitions du niveau haut vers le niveau bas qui est dû au retard de propagation du niveau bas vers le niveau haut du convertisseur de 20 niveau 33 Ce signal 54 pré-distordu est reconverti en niveau de tension de sortie par le convertisseur de niveau de sortie 36 qui est du même type que le convertisseur de niveau 33 et est branché sur la même ligne Les convertisseurs de niveau 33 et 36 ont donc les mêmes caractéristiques 25 et se correspondent de façon générale, ce qui fait que les retards de propagation de transition du niveau bas vers le niveau haut et les retards de propagation du niveau haut vers le niveau bas sont équivalents d'un convertisseur de niveau à un autre Chaque transition du niveau bas vers le 30 niveau haut dans le signal 54, qui a été retardée par le retard de propagation du niveau haut vers le niveau bas du convertisseur de niveau 33, est à nouveau retardée d'une valeur qui correspond au retard de propagation du niveau bas vers le niveau haut du convertisseur de niveau 36 De façon 35 similaire, chaque transition du niveau haut vers le niveau
2 5 4 7 1 3 5
bas dans le signal 54, qui a été retardée par le retard de propagation du niveau bas vers le niveau haut du convertisseur de niveau 33, est à nouveau retardée d'une durée qui correspond au retard de propagation du niveau haut vers le niveau bas du convertisseur de niveau 36 Par conséquent, chaque transition dans le signal S à la sortie du convero tisseur de niveau 36 est retardée de façon égale, par rapport aux transitions correspondantes dans le signal Si, d'une durée égale à la somme des retards de propagation du niveau 10 bas vers le niveau haut et du niveau haut vers le niveau bas Le signal So est donc retardé par rapport au signal Si, mais n'est pas distordu par rapport à ce dernier Cet arrangement de convertisseurs de niveau affectés de distorsion, en paires inverseuses en série, comprenant l'inverseur 31 et 15 le convertisseur de niveau affecté de distorsion 33, et le convertisseur de niveau inverseur 35 et le convertisseur de niveau affecté de distorsion 36, élimine donc la distorsion du signal d'un convertisseur de niveau individuel, sans aucune connaissance a priori des valeurs des retards de pro20 pagation du niveau bas vers le niveau haut et/ou du niveau
haut vers le niveau bas.
Les signaux des figures 4, 5 et 6 représentent les signaux dans la structure de convertisseur de niveau de la figure 3 lorsque les convertisseurs de niveau affectés de 25 distorsion 33 et 36 retardent seulement les transitions du niveau bas vers le niveau haut, retardent seulement les transitions du niveau haut vers le niveau bas et retardent les deux transitions, respectivement En considérant la figure 4, on note que le signal Si est un signal de CI
caractéristique qui équivaut au signal Si sur la figure 2.
Le signal 52 est une version inversée et non distordue du signal Si Le convertisseur de niveau 33 retarde chaque transition du signal 52 du niveau bas vers le niveau haut (ce qui correspond à chaque transition du signal S du
niveau haut vers le niveau bas), pour donner le signal pré35 niveau haut vers le niveau bas), pour donner le signal pré-
distordu S Le signal 54 est une version inversée, convertie et non distordue du signal 53 Le convertisseur de niveau 36 retarde chaque transition du signal 54 du niveau bas vers le niveau haut d'un retard à celui que le convertisseur de ten5 sion 33 applique à chaque transition du signal 52 du niveau bas vers le niveau haut Chaque transition dans le signal S o est donc retardée de façon égale et, contrairement au signal Sol de la figure 2, le signal S est une version convertie
et non distordue du signal Si.
Sur la figure 5, les signaux Si et 52 sont équivalents aux signaux Si et 52 sur la figure 4 Le convertisseur de niveau 33 retarde chaque transition du signal 52 du niveau haut vers le niveau bas (ce qui correspond à chaque transition du signal Si du niveau bas vers le niveau haut), 15 pour donner le signal pré-distordu 53 Le signal 54 est une version inversée et non distordue du signal S Le convertisseur de niveau 36 retarde chaque transition du signal 54 du niveau haut vers le niveau bas d'un retard égal à celui que le convertisseur de niveau 33 communique à chaque transi20 tion du signal 52 du niveau haut vers le niveau bas Contrairement au signal So 2 de la figure 2, le signal S est une
version convertie et non distordue du signal Si.
Sur la figure 6, les signaux Si et 52 sont équivalents aux signaux Si et 52 sur les figures 4 et 5 Le con25 vertisseur de niveau 33 retarde chaque transition du signal 52 ' Lorsque le signal pré-distordu 53 est inversé par le convertisseur de niveau 35 et reconverti et distordu par le convertisseur de niveau 36, il donne le signal SO qui est uniformément retardé par rapport au signal Si, avec un retard 30 égal à la somme des retards de propagation du niveau haut au
niveau bas et du niveau bas au niveau haut des convertisseurs de niveau.
Sur la figure 7, un convertisseur de niveau de sortie inverseur 71 effectue à la fois une inversion et une 35 conversion du signal de CI intérieur S pour produire le i il signal 52 sur le conducteur 72 Les niveaux de tension logiques " O " et " 1 " du signal S sont respectivement convertis par le convertisseur de niveau 71 en niveaux de tension logiques " 1 " et " O " dans le signal 52 Les transitions du 5 signal 52 du niveau haut vers le niveau bas sont retardées par rapport aux transitions correspondantes du niveau bas vers le niveau haut dans le signal Si, à cause du retard de propagation du convertisseur de niveau 71 sur les transitions du niveau haut vers le niveau bas, et les transitions 10 du niveau bas vers le niveau haut dans le signal 52 sont retardées par rapport aux transitions correspondantes du niveau haut vers le niveau bas dans le signal Si, à cause du retard de propagation du convertisseur de niveau 71 sur les transitions du niveau bas vers le niveau haut Ce signal 52-pré-distordu et inversé est reconverti par le convertisseur de niveau d'entrée 73, sans distorsion, pour redonner les niveaux de tension intérieurs de CI sur le conducteur 74 Le signal 53 est donc aux niveaux de tension du signal Si, mais il est inversé et distordu par rapport à 20 ce dernier Le signal 53 est reconverti par le convertisseur de niveau inverseur 75 pour produire le signal de sortie SO, sur le conducteur 76, aux niveaux de tension de sortie Le convertisseur de niveau 75 est du même type que le convertisseur de niveau 71, et il est sur la même ligne du CI, et 25 il a donc les mêmes caractéristiques de distorsion Le convertisseur de niveau 75 convertit les niveaux Iogiques " O " du signal 53 (et donc les niveaux logiques de CI " 1 " du signal Si) en niveaux logiques de signal de sortie " 1 ", et les niveaux logiques " 1 " du signal 53 (et donc les niveaux logiques de CI " O " du signal Si) en niveaux logiques de sortie " O " Les transitions du niveau bas vers le niveau haut du signal So sont retardées par rapport aux transitions correspondantes du niveau haut vers le niveau bas dans le signal 53, du fait du retard de propagation du convertisseur 35 de niveau 75 aux transitions du niveau bas vers le niveau haut, et les transitions du niveau haut vers le niveau bas du signal 50 sont retardées par rapport aux transitions correspondantes du niveau bas vers le niveau haut dans le signal 53, du fait du retard de propagation du convertisseur de niveau 75 aux transitions du niveau haut vers le niveau bas. Par conséquent, chaque transition du niveau bas vers le niveau haut dans le signal 50 est retardée par rapport à la transition correspondante du niveau bas vers le niveau haut dans le signal 50, d'une durée égale à la somme du retard de propagation du niveau haut vers le niveau bas du convertisseur de niveau 71 et du retard de propagation du niveau bas vers le niveau haut du convertisseur de niveau 75, et chaque transition du niveau haut vers le niveau bas dans le signal 50 est retardée par rapport à la transition correspon15 dante du niveau haut vers le niveau bas dans le signal SO, d'une durée égale à la somme du retard de propagation du niveau bas vers le niveau haut du convertisseur de niveau 71 et du retard de propagation du niveau haut vers le niveau bas du convertisseur de niveau 75 Du fait que les caracté20 ristiques de distorsion des convertisseurs de niveau 71 et sont équivalentes, toutes les transitions dans le signal S sont retardées uniformément par rapport aux transitions o correspondantes dans le signal Si, et le signal S est fidèle dans sa forme, mais retardé par rapport au signal Si. 25 Les signaux de la figure 8 représentent les signaux dans la structure de convertisseur de niveau de la figure 7 lorsque les convertisseurs de niveau 71 et 75 retardent seulement les transitions du niveau haut au niveau bas de leurs signaux de sortie Sur la figure 8, le signal S est le même signal de CI caractéristique que celui utilisé i précédemment sur les figures 2, 3, 5 et 6 Le signal 52 est le signal de sortie ayant subi une conversion de tension, inversé et pré-distordu du convertisseur de niveau 71, dans lequel chaque transition du niveau haut vers le niveau bas, 35 correspondant aux transitions du niveau bas vers le niveau haut du signal Si, est retardée à cause du retard de propagation de ce convertisseur de niveau Le signal 53 est équivalent au signal 52, mais il est reconverti en niveaux de tension de CI Le signal SO est le signal de sortie du conver5 tisseur de niveau 75, inversé, converti en tension et distordu, qui est produit sous l'effet du signal d'entrée S Comme on peut le noter, chaque transition du niveau bas vers le niveau haut dans le signal So est retardée par rapport à la transition correspondante du niveau bas vers le niveau haut dans le signal Si d'une durée qui correspond au retard de propagation du niveau haut vers le niveau bas du convertisseur de niveau 71, et chaque transition du niveau haut vers le niveau bas dans le signal So est retardée par rapport à la transition correspondante du niveau haut au niveau bas 15 dans le signal Si d'une durée qui correspond au retard de propagation du niveau haut vers le niveau bas du convertisseur de niveau 75 Par conséquent, pour des retards de propagation égaux d'un convertisseur de niveau à un autre, le signal So reproduit fidèlement la forme du signal Si La structure de convertisseur de niveau représentée sur la figure 7 supprimera de façon similaire la distorsion due seulement au retard de propagation du niveau bas vers le niveau haut et celle due à la fois aux retards de propagation du niveau bas vers le niveau haut et du niveau haut vers le niveau bas, sans aucune connaissance a priori des valeurs de
l'un ou l'autre de ces retards.
On notera que bien qu'on ait décrit I'invention en considérant les circuits convertisseurs de niveau des figures 3 et 7 qui réduisent ou suppriment les défauts de 30 distorsion de signal de convertisseurs de niveau de sortie de CI, qui se sont avérés plus susceptibles de produire une distorsion de signal nuisible que des convertisseurs de niveau d'entrée, l'invention peut tout aussi bien être
appliquée à des convertisseurs de niveau d'entrée affectés de 35 distorsion.
254713 5
Il va de soi que de nombreuses autres modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention.
25.47135

Claims (4)

REVENDICATIONS
1 Circuit convertisseur de niveau dans un circuit intégré, destiné à convertir un premier signal ayant des premier et second niveaux de tension en un second signal ayant des troisième et quatrième niveaux de tension, caractérisé en ce qu'il comprend au moins deux convertisseurs de niveau ( 33, 36) ayant pratiquement la même caractéristique de distorsion, qui donne un retard de propagation d'une valeur supérieure ou égale à zéro à chaque transition de sortie du 10 niveau haut vers le niveau bas d'un convertisseur de niveau et à chaque transition de sortie du niveau haut vers le niveau bas d'un convertisseur de niveau; et des premiers moyens ( 31, 33) comprenant un premier des convertisseurs de niveau ( 33), destinés à élaborer à partir du'premier signal 15 (Si) un signal pré- distordu ( 53) ayant à chaque transition entre ses niveaux de tension bas et haut un retard, par rapport à la transition correspondante dans le premier signal, qui est dû au retard de propagation du niveau bas vers le niveau haut ou du niveau haut vers le niveau bas du 20 premier convertisseur de niveau, ainsi que des seconds moyens ( 35, 36) comprenant un second des convertisseurs de niveau ( 36) destinés à élaborer à partir du signal prédistordu ( 53) le second signal (S o), ayant à chaque transition entre ses troisième et quatrième niveaux de tension un 25 retard, par rapport à la transition correspondante dans le premier signal, qui est égal soit à la somme du retard de propagation du niveau bas vers le niveau haut du premier convertisseur de niveau ( 33) et du retard de propagation du niveau haut vers le niveau bas du second convertisseur de 30 niveau ( 36), soit à la somme du retard de propagation du niveau bas vers le niveau haut du second convertisseur de niveau et du retard de propagation du niveau haut vers le niveau bas du premier convertisseur de niveau, les sommes
étant pratiquement égales.
2 Circuit convertisseur de niveau selon la revendication 1, caractérisé en ce que les premiers moyens produisent le signal pré-distordu ayant les troisième et quatrième niveaux de tension, et inversé par rapport au premier signal, 5 et les seconds moyens produisent le second signal inversé par rapport au signal pré-distordu.
3 Circuit convertisseur de niveau selon la revendication 2, caractérisé en ce que les seconds moyens comprennent des moyens ( 35) destinés à convertir le signal pré10 distordu en un signal ayant les premier et second niveaux de tension, avant son application au second convertisseur de niveau.
4 Circuit convertisseur de niveau selon l'une
quelconque des revendications 1 à 3, caractérisé en ce que 15 les premiers moyens comprennent des moyens ( 33) destinés à
inverser le premier signal avant son application au premier
convertisseur de niveau.
FR8408331A 1983-06-02 1984-05-28 Perfectionnements concernant les circuits convertisseurs de niveau Expired FR2547135B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/500,419 US4575646A (en) 1983-06-02 1983-06-02 High-speed buffer arrangement with no delay distortion

Publications (2)

Publication Number Publication Date
FR2547135A1 true FR2547135A1 (fr) 1984-12-07
FR2547135B1 FR2547135B1 (fr) 1988-02-05

Family

ID=23989338

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8408331A Expired FR2547135B1 (fr) 1983-06-02 1984-05-28 Perfectionnements concernant les circuits convertisseurs de niveau

Country Status (9)

Country Link
US (1) US4575646A (fr)
JP (1) JPS605627A (fr)
CA (1) CA1215137A (fr)
DE (1) DE3420239A1 (fr)
FR (1) FR2547135B1 (fr)
GB (1) GB2141600B (fr)
IT (1) IT1176241B (fr)
NL (1) NL8401768A (fr)
SE (1) SE453786B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791370A1 (fr) 1999-03-22 2000-09-29 Sogreah Bloc de carapace a surface rugueuse

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782253A (en) * 1984-02-15 1988-11-01 American Telephone & Telegraph Company, At&T Bell Laboratories High speed MOS circuits
US4786824A (en) * 1984-05-24 1988-11-22 Kabushiki Kaisha Toshiba Input signal level detecting circuit
JPS61218143A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体集積回路装置
JPS6235716A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体集積回路装置
KR900001817B1 (ko) * 1987-08-01 1990-03-24 삼성전자 주식회사 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼
CA1331214C (fr) * 1989-01-05 1994-08-02 Kun-Ming Lee Circuit de commande d'interface a dispositif actif de charge et de decharge
US4940908A (en) * 1989-04-27 1990-07-10 Advanced Micro Devices, Inc. Method and apparatus for reducing critical speed path delays
NL2003428C2 (nl) * 2009-09-02 2011-03-03 Cremer Speciaalmachines B V Vulinrichting.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305009A (en) * 1978-07-20 1981-12-08 Nippon Electric Co., Ltd. Low power consumption high speed transistor circuit comprising a complementary circuit
US4314166A (en) * 1980-02-22 1982-02-02 Rca Corporation Fast level shift circuits
US4318015A (en) * 1979-06-29 1982-03-02 Rca Corporation Level shift circuit
EP0087707A2 (fr) * 1982-02-26 1983-09-07 Hewlett-Packard Company Circuit retardateur d'impulsions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1451732A (en) * 1973-03-19 1976-10-06 Motorola Inc Signal shaping circuit
US3925689A (en) * 1974-09-13 1975-12-09 Gen Instrument Corp High speed data buffer and amplifier
JPS5522238A (en) * 1978-07-31 1980-02-16 Fujitsu Ltd Decoder circuit
EP0053214B1 (fr) * 1980-11-28 1987-08-26 International Business Machines Corporation Système de distribution de signaux numériques

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305009A (en) * 1978-07-20 1981-12-08 Nippon Electric Co., Ltd. Low power consumption high speed transistor circuit comprising a complementary circuit
US4318015A (en) * 1979-06-29 1982-03-02 Rca Corporation Level shift circuit
US4314166A (en) * 1980-02-22 1982-02-02 Rca Corporation Fast level shift circuits
EP0087707A2 (fr) * 1982-02-26 1983-09-07 Hewlett-Packard Company Circuit retardateur d'impulsions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRONIC ENGINEERING, aout 1978, Warszawa, Pologne; A.S. GORAJEK et al. "Accurate time-delay from two inaccurate circuits", page 20 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791370A1 (fr) 1999-03-22 2000-09-29 Sogreah Bloc de carapace a surface rugueuse

Also Published As

Publication number Publication date
US4575646A (en) 1986-03-11
SE453786B (sv) 1988-02-29
IT1176241B (it) 1987-08-18
NL8401768A (nl) 1985-01-02
DE3420239A1 (de) 1984-12-06
IT8421227A0 (it) 1984-06-01
GB2141600A (en) 1984-12-19
SE8402897D0 (sv) 1984-05-29
SE8402897L (sv) 1984-12-03
GB8413786D0 (en) 1984-07-04
GB2141600B (en) 1986-09-17
FR2547135B1 (fr) 1988-02-05
DE3420239C2 (fr) 1992-12-10
JPS605627A (ja) 1985-01-12
CA1215137A (fr) 1986-12-09
IT8421227A1 (it) 1985-12-01

Similar Documents

Publication Publication Date Title
EP0068949B1 (fr) Procédé et dispositif optique de conversion analogique-numérique
FR2547135A1 (fr) Perfectionnements concernant les circuits convertisseurs de niveau
FR2534045A1 (fr) Circuit additionneur numerique
FR2681203A1 (fr) Systeme de transmission optique, et emetteur et recepteur optiques.
FR2800938A1 (fr) Circuit d'excitation de commutation, circuit de commutation utilisant un tel circuit d'excitation, et circuit convertisseur numerique-analogique utilisant ce circuit de commutation
FR2466906A1 (fr) Circuit detecteur de transitions d'un niveau de signal a un autre
EP0011534B1 (fr) Procédé et dispositif de traitement d'un signal analogique, notamment pseudopériodique
FR2806857A1 (fr) Systeme de modulation de largeur d'impulsion de type lineaire
EP0442829A1 (fr) Doubleur de fréquence d'horloge
FR2550671A1 (fr) Circuit convertisseur analogique-numerique et demodulateur de signaux video modules en argument
EP0022015A1 (fr) Dispositif amplificateur et procédé d'amplification pour audio-fréquences
FR2632439A1 (fr) Circuit distribue de controle de detection pour amplificateur de detection de composant memoire
FR2803698A1 (fr) Regeneration 3r d'un signal optique
FR2484173A1 (fr) Circuit logique supraconducteur
FR2536606A1 (fr) Generateur d'onde triangulaire
FR2499788A1 (fr) Circuit generateur d'impulsions utilisant une source de courant et ensemble de memorisation utilisant un tel circuit
EP0404634A1 (fr) Circuit d'interface entre deux circuits numériques de natures différentes
FR2769432A1 (fr) Diviseur de frequence a modulo variable
FR2539934A1 (fr) Dispositif pour apparier des commutateurs a transistors a effet de champ, par exemple pour un convertisseur numerique-analogique video
EP0932110A1 (fr) Procédé d'évaluation de performances de circuits à très haute intégration
EP3182617B1 (fr) Récepteur de données optiques muni d'un détecteur de phase relative
FR2649265A1 (fr) Circuit amplificateur-separateur pour la conversion ttl-cmos
EP0771089A1 (fr) Dispositif de modulation d'amplitude à modulateur à electro-absorption
FR2752945A1 (fr) Dispositif et procede de mesure de temps d'un signal d'entree
FR2567702A1 (fr) Emetteur a courant constant pour la transmission de donnees sur une ligne de transmission

Legal Events

Date Code Title Description
ST Notification of lapse