FR2546005A1

FR2546005A1 - IMPROVEMENTS ON DATA QUANTIZERS

Info

Publication number: FR2546005A1
Application number: FR8407038A
Authority: FR
Inventors: Robert Mark Paski
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1983-05-13
Filing date: 1984-05-07
Publication date: 1984-11-16
Also published as: GB8411123D0; GB2139837A; JPS59212010A

Abstract

L'INVENTION CONCERNE LES TECHNIQUES DE QUANTIFICATION DE DONNEES ANALOGIQUES. UN QUANTIFICATEUR DE DONNEES 10 EN CIRCUIT INTEGRE MONOLITHIQUE COMPREND PLUSIEURS PAIRES DE TRANSISTORS A COUPLAGE D'EMETTEURS BRANCHEES EN CASCADE. CHAQUE PAIRE 12, 13; 42, 43 UTILISE DES TRANSISTORS DE MEME TYPE DE CONDUCTIVITE. DES TRANSISTORS AYANT DES TYPES DE CONDUCTIVITE OPPOSES SONT UTILISES DANS DES PAIRES ADJACENTES. LE GAIN EST TRES ELEVE, CE QUI PERMET UNE EXCELLENTE DISCRIMINATION D'AMPLITUDE. AUCUN DECALAGE DE NIVEAU N'EST NECESSAIRE ENTRE LES PAIRES ADJACENTES DE TRANSISTORS AYANT DES TYPES DE CONDUCTIVITE OPPOSES. APPLICATION AUX TELECOMMUNICATIONS NUMERIQUES.THE INVENTION CONCERNS TECHNIQUES FOR THE QUANTIFICATION OF ANALOGUE DATA. A MONOLITHIC INTEGRATED CIRCUIT DATA QUANTIFIER 10 INCLUDES SEVERAL PAIRS OF CASCADE-CONNECTED TRANSISTORS. EACH PAIR 12, 13; 42, 43 USE TRANSISTORS OF THE SAME TYPE OF CONDUCTIVITY. TRANSISTORS WITH OPPOSITE CONDUCTIVITY TYPES ARE USED IN ADJACENT PAIRS. THE GAIN IS VERY HIGH, WHICH ALLOWS EXCELLENT DISCRIMINATION OF AMPLITUDE. NO LEVEL SHIFTING IS NECESSARY BETWEEN ADJACENT PAIRS OF TRANSISTORS HAVING OPPOSED CONDUCTIVITY TYPES. APPLICATION TO DIGITAL TELECOMMUNICATIONS.

Description

i La présente invention concerne les quantificateursThe present invention relates to quantifiers

de données.of data.

Dans l'art antérieur, un circuit quantificateur In the prior art, a quantizer circuit

détermine si un signal numérique reçu est supérieur ou infé- determines whether a received digital signal is greater or less than

rieur à un niveau de seuil prédéterminé On utilise de façon at a predetermined threshold level.

caractéristique en tant que quantificateur un circuit compa- characteristic as a quantizer a comparison circuit

rateur qui comprend une paire de transistors à couplage d'émetteurs On utilise un tel quantificateur, en cascade avec une bascule de retard,en tant que circuit de décision dans un système de transmission numérique Pour produire un signal de sortie "un",la bascule de retard exige que la valeur de son signal d'entrée soit supérieure à un niveau de seuil prédéterminé Elle exige également que la valeur de son signal d'entrée soit inférieure à un autre niveau de which includes a pair of transmitter coupled transistors Such a quantizer is used, in cascade with a delay latch, as a decision circuit in a digital transmission system. To produce an output signal "a", the flip-flop delay requires that the value of its input signal be greater than a predetermined threshold level. It also requires that the value of its input signal be less than another level of

seuil, pour produire un signal de sortie "zéro" La diffé- threshold, to produce a "zero" output signal.

rence entre ces deux niveaux de seuil est appelée sensibi- between these two threshold levels is called sensiti-

lité dynamique.dynamic entity.

On utilise de façon caractéristique un comparateur comprenant une paire de transistors à couplage d'émetteurs en tant que quantificateur pour appliquer des signaux d'entrée à la bascule de retard Lorsqu'on utilise un tel quantificateur avec une bascule de retard caractéristique, le gain du quantificateur est trop faible pour réduire la sensibilité dynamique à un niveau acceptable Le gain dans A comparator comprising a pair of transmitter coupled transistors as a quantizer is typically used to apply input signals to the delay latch. When using such a quantizer with a typical delay latch, the gain of quantizer is too small to reduce dynamic sensitivity to an acceptable level.

de tels circuits de l'art antérieur est de façon caractéris- such circuits of the prior art is typically

tique dans une plage de 10 à 20.tick in a range of 10 to 20.

Conformément à l'invention, un quantificateur de According to the invention, a quantizer

données comprend une première paire de transistors à coupla- data comprises a first pair of coupling transistors

ge d'émetteurs polarisés dans une région non saturée de leur caractéristique de fonctionnement, et réagissant à un signal d'entrée en produisant un signal de sortie quantifié, et une transmitters biased in an unsaturated region of their operating characteristic, and responsive to an input signal producing a quantized output signal, and

seconde paire de transistors à couplage d'émetteurs polari- second pair of transistors coupled to polar transmitters

sés dans une région non saturée de leur caractéristique de fonctionnement et réagissant au signal de sortie quantifié in an unsaturated region of their operating characteristic and responsive to the quantized output signal

en produisant un signal de sortie quantifié amélioré. producing an improved quantized output signal.

Un circuit quantificateur de données intégré sous An integrated data quantizer circuit

forme monolithique peut comprendre plusieurs paires de tran- monolithic form can include several pairs of tran-

sistors à couplage d'émetteurs branchées en cascade Chaque cascade connected transmitter sistors Each

paire utilise des transistors de même type de conductivité. pair uses transistors of the same type of conductivity.

On utilise dans des paires adjacentes des transistors ayant des types de conductivité opposés Le gain est supérieur d'un ordre de grandeur à celui du quantificateur de l'art antérieur, ce qui permet une excellente discrimination d'amplitude. L'invention sera mieux comprise à la lecture de la Transistors having opposite conductivity types are used in adjacent pairs. The gain is an order of magnitude higher than that of the prior art quantizer, which allows for excellent amplitude discrimination. The invention will be better understood on reading the

description qui va suivre d'un mode de réalisation et en se description that follows of an embodiment and in

référant aux dessins annexés sur lesquels: referring to the attached drawings in which:

La figure 1 est un schéma d'un circuit quantifica- FIG. 1 is a diagram of a quantum circuit

teur; La figure 2 montre une caractéristique de réponse entrée-sortie pour un seul étage d'entrée du circuit de la figure 1; La figure 3 montre une caractéristique de réponse tor; Fig. 2 shows an input-output response characteristic for a single input stage of the circuit of Fig. 1; Figure 3 shows a response characteristic

entrée-sortie pour un étage de sortie du circuit de la figu- input-output for an output stage of the circuit of FIG.

re 1; et La figure 4 montre une comparaison entre une courbe caractéristique de fonctionnement pour le circuit re 1; and FIG. 4 shows a comparison between a characteristic operating curve for the circuit

quantificateur à deux étages de la figure 1 et pour un cir- two-stage quantizer of FIG. 1 and for a cir-

cuit quantificateur à un seul étage. cooked single-stage quantizer.

On va maintenant considérer la figure 1 qui We will now consider Figure 1 which

représente un circuit quantificateur de données 10 Le cir- represents a data quantizer circuit 10

cuit quantificateur comprend deux paires de transistors bipolaires à couplage d'émetteurs Une paire d'entrée de quantizer includes two pairs of transistors coupled bipolar transistors A pair of input

transistors NPN 12 et 13 est interconnectée par un conduc- NPN transistors 12 and 13 is interconnected by a lead

teur branché entre les électrodes d'émetteur des transistors. connected between the emitter electrodes of the transistors.

Une résistance commune de circuit d'émetteurs 15 est connec- A common emitter circuit resistor 15 is connected

tée d'une part au conducteur branché entre les émetteurs des transistors 12 et 13, et d'autre part à une source 14 de tension de polarisation négative La résistance 15 et la source de polarisation 14 déterminent une valeur constante de on the one hand to the conductor connected between the emitters of transistors 12 and 13, and on the other hand to a source 14 of negative bias voltage Resistor 15 and polarization source 14 determine a constant value of

courant d'émetteur Il qui traverse la résistance 15. emitter current Il which passes through the resistor 15.

Des résistances d'entrée de base 18 et 19 sont connectées entre les électrodes de base respectives des Base input resistors 18 and 19 are connected between the respective base electrodes of the

transistors 12 et 13 et le potentiel de masse 20 Les résis- transistors 12 and 13 and the ground potential 20

tances 18 et 19 établissent un chemin pour faire circuler un courant de polarisation de base pour les transistors 12 et 13 et elles procurent également une terminaison d'entrée résistive On peut appliquer des signaux d'entrée de façon symétrique au circuit 10 Les signaux d'entrée présentent des excursions de polarité positive et négative par rapport à un potentiel de repos Lorsqu'on applique des signaux 18 and 19 establish a path for circulating a base bias current for transistors 12 and 13 and also provide a resistive input termination. Symmetrical input signals can be applied to the circuit 10. input have positive and negative polarity excursions with respect to a resting potential when applying

d'entrée de façon symétrique, un signal d'entrée est appli- symmetrically, an input signal is applied

qué à une borne 22 connectée à l'électrode de base du tran- terminal 22 connected to the base electrode of the tran-

sistor 12 Le signal d'entrée complémentaire est appliqué à une borne 23 connectée à l'électrode de base du transistor 13. Selon une variante, on peut appliquer un signal The complementary input signal is applied to a terminal 23 connected to the base electrode of the transistor 13. According to a variant, it is possible to apply a signal

d'entrée au circuit 10 de façon dissymétrique Si par exem- to the circuit 10 asymmetrically, for example

ple le signal d'entrée dissymétrique est appliqué à la borne the asymmetrical input signal is applied to the terminal

22, la borne 23 est laissée flottante. 22, the terminal 23 is left floating.

Une série de diodes 22 et une paire de dispositifs A series of diodes 22 and a pair of devices

de charge, par exemple des résistances 25 et 26, sont con- load cells, for example resistors 25 and 26, are

nectées entre une source 28 fournissant un potentiel de pola- nected between a source 28 providing a polarity potential

risation de collecteur de polarité positive, et les électro- positive polarity collector, and electro-

des de collecteur des transistors 12 et 13 respectifs. collectors of respective transistors 12 and 13.

On choisit le potentiel des sources 14 et 28 et les valeurs des résistances 15, 25 et 26 pour faire en sorte The potential of the sources 14 and 28 and the values of the resistors 15, 25 and 26 are selected to make sure

que les transistors 12 et 13 ne fonctionnent jamais en satu- that the transistors 12 and 13 never work in saturation.

ration En évitant la saturation, un fonctionnement rapide avoiding saturation, fast operation

est possible Il est également important que la valeur abso- It is also important that the absolute value of

lue du signal de sortie de la paire de transistors d'entrée read from the output signal of the pair of input transistors

12 et 13 soit inférieure à la tension de claquage d'une pai- 12 and 13 is less than the breakdown voltage of a

re de transistors de sortie, qu'on décrira ultérieurement. re of output transistors, which will be described later.

Pendant le fonctionnement, l'un des transistors 12 et 13 est polarisé de façon à conduire davantage, tandis que l'autre conduit moins, sous l'effet d'un signal d'entrée appliqué On peut représenter un tel fonctionnement par l'expression 12 1 + 22-23 q/KT dans laquelle I 12 est le courant que fait circuler le transistor 12, V 22-23 est la tension de signal d'entrée entre les bornes 11 et 23 en prenant la borne 22 comme référence, q est la charge d'un électron, K est la constante de Boltzman, et During operation, one of the transistors 12 and 13 is biased to conduct more, while the other leads less, under the effect of an applied input signal. Such operation can be represented by the expression 12 1 + 22-23 q / KT where I 12 is the current flowing through transistor 12, V 22-23 is the input signal voltage between terminals 11 and 23, taking terminal 22 as a reference, q is the charge of an electron, K is Boltzman's constant, and

T est la température en degrés Kelvin. T is the temperature in degrees Kelvin.

Une expression similaire s'applique au transistor 13. A similar expression applies to transistor 13.

Lorsqu'un signal d'entrée de polarité positive est appliqué à la borne d'entrée 22 tandis que son signal complémentaire est appliqué à la borne d'entrée 23, le transistor 12 conduit davantage Le transistor 13 conduit When a positive polarity input signal is applied to the input terminal 22 while its complementary signal is applied to the input terminal 23, the transistor 12 further drives the transistor 13.

moins Plus de la moitié du courant I 1 circule dans le cir- less More than half of the current I 1 flows in the cir-

cuit collecteur-émetteur du transistor 12 Moins de la moi- baked collector-emitter of transistor 12 Less than me

tié du courant I 1 circule dans le circuit collecteur- current I 1 flows in the collector circuit.

émetteur du transistor 13.emitter of transistor 13.

On va maintenant considérer la figure 2 qui montre une courbe caractéristique de fonctionnement 24 pour une tension de signal d'entrée 30 appliquée entre les bornes d'entrée 23 et 22, avec la borne 23 prise pour référence, comme il est indiqué entre parenthèses le long de l'axe horizontal Une tension de signal de sortie 31 est produite entre les bornes 32 et 33, avec la borne 32 prise comme référence, comme il est indiqué entre parenthèses le long de l'axe vertical Le signal de sortie 31 est une version FIG. 2, which shows an operating characteristic curve 24 for an input signal voltage 30 applied between the input terminals 23 and 22, with the terminal 23 taken for reference, as indicated in parentheses, is shown in FIG. along the horizontal axis An output signal voltage 31 is produced between the terminals 32 and 33, with the terminal 32 taken as a reference, as indicated in parentheses along the vertical axis. The output signal 31 is a version

amplifiée du signal d'entrée 30.amplified input signal 30.

On peut représenter mathématiquement la courbe caractéristique de fonctionnement 24 par une expression The operating characteristic curve 24 can be mathematically represented by an expression

V 32 22 = RL 1 * 1 ( ( 2)V 32 22 = RL 1 * 1 ((2)

dans laquelle V 32-22 est la tension de signal de sortie entre les noeuds 32 et 33 en prenant le noeud 32 comme référence, V 23 22 est la tension de signal d'entrée entre les bornes d'entrée 22 et 23 en prenant la borne 23 comme référence, et where V 32-22 is the output signal voltage between nodes 32 and 33 taking node 32 as a reference, V 23 22 is the input signal voltage between input terminals 22 and 23 taking the terminal 23 as a reference, and

RL= R 25 R 26RL = R 25 R 26

La caractéristique de fonctionnement 24 de la figure 2 est représentative à la fois de l'étage d'entrée unique du circuit de la figure 1 et du circuit quantificateur de l'art antérieur, pour de petits signaux auxquels on s'intéresse Le gain est représenté par la pente de la courbe 24 et est de façon caractéristique dans une plage de 10 à 20 pour les petits signaux Comme le montre le signal de sortie The operating characteristic 24 of FIG. 2 is representative of both the single input stage of the circuit of FIG. 1 and the quantizer circuit of the prior art, for small signals of interest. The gain is represented by the slope of curve 24 and is typically in a range of 10 to 20 for small signals as shown by the output signal

31, la discrimination d'amplitude possible est faible à cau- 31, the possible amplitude discrimination is

se de l'amplitude de signal limitée La discrimination d'amplitude est un processus consistant à produire un signal de sortie ayant une amplitude qui est fonction des valeurs amplitude discrimination is a process of producing an output signal having an amplitude which is a function of the values

relatives des deux signaux d'entrée. relative of the two input signals.

Deux transistors PNP 42 et 43 sont interconnectés au niveau de leurs émetteurs Une résistance d'émetteurs commune 45 est connectée entre la source 28 et les émetteurs des transistors 42 et 43 La résistance 45 et la source de polarisation 28 déterminent une valeur constante de courant Two PNP transistors 42 and 43 are interconnected at their transmitters. A common transmitter resistor 45 is connected between the source 28 and the emitters of the transistors 42 and 43. The resistor 45 and the bias source 28 determine a constant current value.

d'émetteur I 2 qui circule dans la résistance 45. emitter I 2 which flows in the resistor 45.

Des signaux de sortie, comme le signal 31, prove- Output signals, such as signal 31,

nant de la paire d'entrée de transistors 12 et 13, et-pro- the input pair of transistors 12 and 13, and

duits entre les noeuds 32 et 33, sont directement appliqués aux électrodes d'entrée de base des transistors respectifs between nodes 32 and 33, are directly applied to the base input electrodes of the respective transistors

42 et 43.42 and 43.

Des dispositifs de charge, tels que des résistances 48 et 49, sont respectivement connectés entre les collecteurs Charging devices, such as resistors 48 and 49, are respectively connected between the collectors

des transistors 42 et 43, et le potentiel de masse 20. transistors 42 and 43, and the ground potential 20.

On choisit le potentiel de la source 28 et les valeurs des résistances 25, 26, 45, 48 et 49 pour faire en We choose the potential of the source 28 and the values of the resistors 25, 26, 45, 48 and 49 to make

sorte que les transistors 42 et 43 fonctionnent sans satura- so that the transistors 42 and 43 operate without saturating

tion En faisant fonctionner ces transistors dans cette région, on peut les faire fonctionner de façon très rapide du fait qu'ils ne passent pas en saturation La valeur de la tension de sortie est inférieure à la tension de claquage de By operating these transistors in this region, they can be operated very rapidly because they do not go into saturation. The value of the output voltage is less than the breakdown voltage of

tout dispositif placé à la suite.any device placed as a result.

Pendant le fonctionnement, et sous l'action du During operation, and under the action of

signal présent entre les noeuds 32 et 33, l'un des transis- signal between nodes 32 and 33, one of the

tors 42 et 43 est polarisé de façon à conduire plus de la moitié du courant I 2 $ tandis que l'autre conduit moins de la moitié Conformément à l'exemple considéré ci-dessus et à cause de la valeur du signal entre les noeuds 32 et 33, les tors 42 and 43 is polarized to conduct more than half of the current I 2 $ while the other leads less than half According to the example considered above and because of the value of the signal between the nodes 32 and 33, the

transistors 42 et 43 sont rapidement amenés dans un fonc- transistors 42 and 43 are quickly brought into operation.

tionnement non linéaire.non-linear

Comme le montre la figure 3, la courbe caractéris- As shown in Figure 3, the characteristic curve

tique de fonctionnement 50 pour les transistors 42 et 43 est non linéaire Le signal d'entrée 37 qui est appliqué à la paire de transistors de sortie est le signal entre les noeuds 33 et 32, en prenant la borne 33 comme référence, comme il est indiqué entre parenthèses le long de l'axe horizontal. Comme le montre la figure 3, un signal de tension de sortie quantifié 51 apparaît dans le circuit de la figure 1 sur des bornes de sortie 52 et 53 qui sont respectivement connectées aux collecteurs des transistors 42 et 43 Un The input signal 37 which is applied to the pair of output transistors is the signal between the nodes 33 and 32, taking the terminal 33 as a reference, as it is indicated in parentheses along the horizontal axis. As shown in FIG. 3, a quantized output voltage signal 51 appears in the circuit of FIG. 1 on output terminals 52 and 53 which are respectively connected to the collectors of transistors 42 and 43.

signal de tension 51, quantifié dans une large mesure, appa- voltage signal 51, quantified to a large extent,

rait entre les bornes de sortie 52 et 53 Ce signal est between output terminals 52 and 53 This signal is

référencé à la borne 52, comme il est indiqué entre paren- referenced at terminal 52, as indicated between

thèses le long de l'axe vertical.theses along the vertical axis.

On peut représenter la courbe caractéristique de fonctionnement 50 par une expression 52-53 RL 2 2 ( ú 33-32 q/KT) dans laquelle V 52-53 est la tension de signal de sortie entre les bornes de sortie 52 et 53 en prenant la borne 52 comme référence, V 33-32 est la tension de signal d'entrée entre les noeuds 32 et 33, en prenant le noeud 33 comme référence, et The operating characteristic curve 50 can be represented by an expression 52-53 RL 2 2 (ú 33-32 q / KT) in which V 52-53 is the output signal voltage between the output terminals 52 and 53 taking terminal 52 as a reference, V 33-32 is the input signal voltage between nodes 32 and 33, taking node 33 as a reference, and

L 2 =R 48 -R 49-L 2 = R 48 -R 49-

La courbe caractéristique de fonctionnement 50 de la figure 3 est représentative de l'étage de sortie unique du circuit de la figure 1 Le gain est représenté par la The operating characteristic curve 50 of FIG. 3 is representative of the single output stage of the circuit of FIG. 1. The gain is represented by the

pente de la courbe 50.slope of the curve 50.

Du fait que le signal apparaissant entre les noeuds 33 et 32 est une version notablement amplifiée du signal d'entrée 30 qui est appliqué entre les bornes 23 et 22, le signal de sortie 51 est amélioré par le fait qu'il est quantifié dans une large mesure Le temps de montée court et l'amplitude élevée du signal de sortie 51 assurent une excellente discrimination d'amplitude et des traversées très rapides de la région de sensibilité dynamique entre des seuils d'une bascule de retard quelconque qui est connectée Since the signal appearing between the nodes 33 and 32 is a significantly amplified version of the input signal 30 which is applied between the terminals 23 and 22, the output signal 51 is improved by the fact that it is quantized in a large extent The short rise time and high amplitude of the output signal 51 provide excellent amplitude discrimination and very fast traverses of the region of dynamic sensitivity between thresholds of any delay latch which is connected.

de façon à réagir à ce signal.in order to react to this signal.

Sur la figure 4, la caractéristique de fonctionne- In Figure 4, the characteristic of functioning

ment 54 du quantificateur 10 comprenant les deux étages, ou paires de transistors à couplage d'émetteurs, conformément 54 of the quantizer 10 comprising the two stages, or pairs of emitter-coupled transistors, according to

à la figure 1, est comparée à la caractéristique de fonction- in Figure 1, is compared with the characteristic of

nement 55 d'un quantificateur à un seul étage du type utilisé dans l'art antérieur Le gain du quantificateur à deux étages 55 of a single-stage quantizer of the type used in the prior art The gain of the two-stage quantizer

est supérieur d'un ordre de grandeur au gain du quantifica- is an order of magnitude greater than the gain of

teur à un seul étage de l'art-antérieur Du fait du fonction- only one stage of the prior art Because of the

nement du quantificateur à deux étages, il apparaît une meilleure discrimination d'amplitude et on dispose sur les bornes de sortie 52 et 53 d'une impulsion de sortie ayant un of the two-stage quantizer, better amplitude discrimination appears and output terminals 52 and 53 are provided with an output pulse having a

temps de montée plus court Ces impulsions de sortie amélio- shorter rise time These improved output pulses

rées améliorent notablement la vitesse et la qualité de significantly improve the speed and quality of

fonctionnement d'un circuit de décision utilisant le quanti- operation of a decision circuit using the quanti-

ficateur à deux étages, par rapport au fonctionnement d'un two-stage indicator, compared to the operation of a

quantificateur à un seul étage.single-level quantizer.

Du fait que la paire de transistors à couplage Because the pair of coupled transistors

d'émetteurs d'entrée, 12 et 13, est formée par des transis- of input transmitters, 12 and 13, is formed by transistors

tors NPN, et que la paire de transistors à couplage d'émet- NPN, and that the pair of emitter-coupled transistors

teurs de sortie, 42 et 43-, est formée par des transistors 42 and 43-, is formed by transistors

PNP, aucun décalage de niveau n'est nécessaire entre les pai- PNP, no level shift is required between the

res Le fait d'éviter un tel décalage de niveau maintient la res Avoiding such a level shift maintains the

vitesse de fonctionnement à une valeur élevée. operating speed at a high value.

Il est avantageux de fabriquer le quantificateur It is advantageous to build the quantizer

sous la forme d'un circuit intégré On connaît des pro- in the form of an integrated circuit

cessus pour fabriquer les transistors ayant des types de con- to manufacture transistors with different types of con-

ductivité opposés sous la forme d'un circuit intégré monoli- ductivity in the form of a monolithic integrated circuit.

thique capable de fonctionner à des fréquences s'élevant jusqu'à la gamme hyperfréquence On peut utiliser pour fabriquer le circuit un processus qui est décrit dans la demande de brevet des E U A N O 658 586, déposée le 17 février 1976 et maintenant abandonnée Un autre processus A process capable of operating at frequencies up to the microwave frequency. A process which is described in US Patent Application No. 658,586, filed February 17, 1976 and now discontinued, can be used to fabricate the circuit.

qu'on peut utiliser pour fabriquer le circuit est une ver- that can be used to make the circuit is a ver-

sion légèrement modifiée du processus qu'on vient de men- slightly modified version of the process just outlined.

tionner Cette version modifiée est décrite dans la demande This modified version is described in the application

de brevet des E U A N O 337 707, déposée le 7 janvier 1982. U.S. Patent No. 3,337,707, filed January 7, 1982.

Il va de soi que de nombreuses modifications peu- It goes without saying that many modifications can

vent 9 tre apportées au dispositif décrit et représenté, sans must be made to the device described and shown without

sortir du cadre de l'invention.depart from the scope of the invention.

Claims

1 Quantifier of data comprising a first

first pair of transistors coupling transistors, polarized

in an unsaturated region of their functional characteristic.

tioning and reacting to an input signal while producing

a quantized output signal, characterized in that it com-

takes a second pair of emitter coupled transistors

carriers (42,43) biased in an unsaturated region of their operating characteristic and responsive to the quantized output signal (32,33) producing a signal

quantized output output (52, 53).

Quantifier according to Claim 1, characterized in that the first pair of transistors (12, 13) is of a first type of conductivity, and the second

pair of transistors (42, 43) is of a second type of

productivity.

Quantifier according to Claim 2, characterized in that the first pair of transistors is directly interconnected to the second pair of transistors,

without any level shift circuit.

4 Quantifier according to any of the

claims 1 to 3, characterized in that the first and

second pairs of transistors are formed by transistors

bipolar twist.

Quantifier according to any of the

Claims 1 to 4, characterized in that the first and

second pairs of transistors are manufactured in the form

of a monolithic integrated circuit.

6 Quantifier according to any of the claims

1 to 5, characterized in that the first and

second pairs of transistors are designed to function

at frequencies up to the

frequency.

7 Quantifier according to any of the claims

1 to 6, characterized in that the output signal

has a very high gain.