FR2538601A1 - Dispositif de memoire, notamment pour memoriser un signal cyclique a haute frequence - Google Patents

Dispositif de memoire, notamment pour memoriser un signal cyclique a haute frequence Download PDF

Info

Publication number
FR2538601A1
FR2538601A1 FR8320869A FR8320869A FR2538601A1 FR 2538601 A1 FR2538601 A1 FR 2538601A1 FR 8320869 A FR8320869 A FR 8320869A FR 8320869 A FR8320869 A FR 8320869A FR 2538601 A1 FR2538601 A1 FR 2538601A1
Authority
FR
France
Prior art keywords
signal
samples
segment
phase
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8320869A
Other languages
English (en)
Other versions
FR2538601B1 (fr
Inventor
Bruce E Gordon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of FR2538601A1 publication Critical patent/FR2538601A1/fr
Application granted granted Critical
Publication of FR2538601B1 publication Critical patent/FR2538601B1/fr
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

L'invention concerne les techniques de mémorisation d'un signal périodique. Un dispositif destiné à mémoriser des échantillons d'une partie finie d'un signal périodique pour produire un signal de sortie de même fréquence et de plus longue durée, comprend notamment un réseau 40, 42, 50, 52, 54, 56, 60, 62 destiné à comparer les parties initiale et finale de la partie finie du signal mémorisé, pour déterminer le déphasage relatif entre elles. Des parties des échantillons du signal périodique mémorisé et de versions à phase retardée de ces échantillons, s'étendant du premier échantillon au dernier, sont appliquées séquentiellement et sélectivement sur une sortie conformément au déphasage relatif prédéterminé, pour produire le signal de sortie. Application à la génération d'un signal radiofréquence entretenu ayant la même fréquence qu'une impulsion radiofréquence reçue. (CF DESSIN DANS BOPI)

Description

la présente invention concerne de façon générale
les dispositifs de mémoire, et elle porte plus particuliè-
rement sur des dispositifs de mémoire qui sont conçus de
façon à mémoriser un signal périodique et à produire des cy-
cles complets d'un tel signal périodique mémorisé.
Comme il est connu dans la technique, il est quel-
quefois souhaitable de recevoir une impulsion d'énergie ra-
diofréquence et de produire un signal sous forme d'onde en-
tretenue ayant une fréquence liée à la fréquence de l'éner-
gie reçue Un tel signal sous forme d'onde entretenue peut
par exemple 9 tre émis sous la forme d'un signal d'onde en-
tretenue ou bien peut 9 tre modulé par impulsions, pour per-
mettre l'émission d'un train de signaux radiofréquences Une technique suggérée pour produire un signal d'onde entretenue
consiste à mémoriser le signal reçu dans une mémoire à cir-
culation en boucle fermée; cependant, du fait qu'on ne con-
natt généralement pas la phase du signal reçu au départ de l'impulsion, par rapport à la phase du signal à la fin de l'impulsion, puisqu'on ne connatt pas la fréquence du signal,
une discontinuité de phase déforme le signal sous forme d'on-
de entretenue qui est produit, ce qui réduit l'efficacité du système Dans une autre technique, on résout ce problème de discontinuité de phase en produisant des signaux de commande qui indiquent le départ de chaque cycle du signal reçu Une telle technique est, décrite dans le brevet US 4 223 404 Un
tel dispositif mémorise une tranche de l'impulsion radiofré-
quence, ou bien l'impulsion radiofréquence complète, et re-
cycle ensuite des cycles complets du signal mémorisé Bien
qu'un tel dispositif soit utile dans de nombreuses applica-
tions, dans d'autres applications il est souhaitable de re-
cycler des cycles complets d'une impulsion reçue avant la fin d'une tranche arbitraire de l'impulsion reçue ou de l'impulsion reçue elle-mke e L'invention procure un dispositif pour mémoriser un signal-périodique et pour recycler des parties d'un tel signal périodique mémorisé, et ce dispositif comprend: des moyens pour mémoriser des premier et dernier échantillons d'un segment enregistré du signal périodique; des moyens qui réagissent aux premier et dernier échantillons mémorisés en produisant un signal de commande représentatif de la dif- férence entre le premier échantillon et le-dernier; des
moyens de mémorisation; et des moyens qui réagissent au si-
gnal de commande en mémorisant de façon cyclique dans les moyens de mémorisation une partie fixe du segment enregistré, chaque partie successive étant mémorisée avec un déphasage
lié à la différence entre les premier et dernier échantil-
lons mémorisés.
L'invention sera mieux comprise à la lecture de
la description détaillée qui va suivre d'un mode de réalisa-
tion et en se référant aux dessins annexés sur lesquels:
la figure 1 est un schéma synoptique d'un disposi-
tif de mémoire conforme à l'invention; et Les figures 2 A 2 F sont des diagrammes utiles à
la compréhension de l'invention.
On va maintenant considérer la figure 1 sur la-
quelle on voit un dispositif de mémoire 10 conçu de façon à recevoir des impulsions d'énergie radiofréquence et à émettre un signal radiofréquence sous forme d'une onde entretenue
ayant une fréquence identique à celle de l'impulsion radio-
fréquence reçue Un tel dispositif 10 comprend une antenne
radiofréquence 12 destinée à recevoir les impulsions du si-
gnal radiofréquence Le signal radiofréquence reçu par l'an-
tenne 12 est séparé ici en une paire de voies de signal en quadrature Plus précisément, le signal radiofréquence reçu est appliqué à un hybride à quadrature 14 ayant une borne de sortie "en phase", 16, et une borne de sortie "en quadrature" (-900), 18, comme il est représenté Une partie du signal radiofréquence qui apparaft sur la sortie correspondant à la borne en quadrature 18 est appliquée à un détecteur à
seuil 24 Sous l'effet d'une impulsion d'énergie radiofré-
quence détectée, le détecteur 24 produit un signal qui est
appliqué à la borne de validation (EN) d'un compteur clas-
sique 29, qui est ici un compteur à 16 bits, et lorsque ce compteur est validé par le signal de validation appliqué sur la borne de validation, il incrémente de 1 son contenu restauré initialement, sous l'effet de chaque impulsion d'horloge (O P) qui lui est appliquée Lorsque le compteur 29 a compté seize impulsions d'horloge, un signal logique 1 apparaît sur la sortie de dépassement de capacité (OV) du compteur 29, pour changer l'état logique de la sortie de la bascule 28 en le faisant passer d'un état logique initial
(ou restauré) égal à 0, à un état logique 1 -
La borne de sortie en phase 16 et la borne de sor-
tie en quadrature 18 sont connectées à une paire de mélan geurs 20, 22 Un signal d'oscillateur local produit par un oscillateur local 13 est également appliqué à la paire de mélangeurs 20, 22, comme il est représenté, pour mélanger le signal d'oscillateur local avec le signal radiofréquence
reçu et transposer ainsi la fréquence du signal radiofré-
quence reçu en une fréquence intermédiaire appropriée le signal d'oscillateur local a ici une fréquence située au centre de la largeur de bande de fonctionnement (soit ici une largeur de bande de 10 M Hz) du dispositif, ce qui fait que le signal à fréquence intermédiaire a ici une fréquence allant de O à 5 M Hz On notera également que le signal à
fréquence intermédiaire qui est produit à la sortie du mé-
langeur 20 présente un retard de phase de 900 par rapport à la phase du signal à fréquence intermédiaire que produit le mélangeur 22 Après être passés par des filtres passe-bas 17, 19 (ayant ici des fréquences de bande passante de O à M Hz), les signaux à fréquence intermédiaire produits par
les mélangeurs 20, 22 sont représentés sous la forme de si-
gnaux sinusoïdaux 21, 23, sur les figures respectives 2 A et 2 B Comme on le décrira ci-après en détail, un ensemble
d'échantillons quantifiés à un bit, soit ici 16 échantil-
lons, sont-prélevés dans les signaux à fréquence intermédiai-
re, à des instants uniformément espacés-t 1 à t 16, sous l"ef-
fet d'impulsions d'horloge CP représentées sur la figure 20.
Plus précisément, les signaux à fréquence intermédiaire pro-
duits par les filtres passe-bas 17, 19 sont respectivement appliqués à des limiteurs 25, 27, comme le montre la figure 1 Les limiteurs 25, 27 convertissent les signaux sinusoïdaux
en trains d'impulsions respectifs, 26, 28 (figures 2 A, 2 B).
Dans la configuration considérée, un état logique 1 ou "haut" est produit lorsque les signaux sinusoiïdaux 21, 23 ont une polarité positive, et un état logique O ou "bas" est
produit lorsque ces signaux sinusoïdaux ont une polarité né-
gative, comme il est représenté Comme on le décrira en dé-
tail par la suite, les signaux produits sur les sorties des limiteurs 25, 27 traversent des sélecteurs respectifs 38, 39
pour être appliqués aux entrées des premiers étages de re-
gistres à décalage respectifs 40, 42 Des échantillons des signaux limités (c'est-à-dire des échantillons à un bit des signaux sinusoiïdaux 21, 23) sont mémorisés dans les registres à décalage 40,42 sous l'effet d'impulsions d'horloge qui sont appliquées à ces registres sur la ligne C Po, jusqu'à ce que 16 de ces échantillons soient mémorisés dans chacun des registres à décalage 40, 42 Les échantillons à un bit
sont prélevés à une cadence d'échantillonnage qui est indé-
pendante de la fréquence du signal à fréquence intermédiaire;
cependant, pour assurer un fonctionnement dépourvu d'ambigu_-
té, on prélève au moins deux échantillons par cycle du signal
à fréquence intermédiaire Ainsi, la cadence d'échantillonna-
ge (c'est-à-dire la cadence des impulsions d'horloge) est ici supérieure à 10 M Hz Comme on le décrira également en détail par la suite, bien que le segment des signaux 26, 28 qui est échantillonné s'étende d'un instant t 1 à un instant t 16 (un segment ayant une durée TA), le dispositif 10 n'utilise dans le processus de circulation en boucle fermée qu'une partie du segment, c'est-à-dire un segment ayant un échantillon de
moins que le nombre d'échantillons mémorisés; ainsi, le dis-
positif 10 utilise ici dans le processus de circulation en boucle fermée un segment qui s'étend sur une durée allant de t 1 à t 15 (un segment ayant une durée TB) Le processus de recyclage déplace un échantillon d'un segment de signal pré- levé à l'instant t 1 vers un instant qui coïncide avec un
échantillon du segnent précédent qui a été prélevé à l'ins-
tant t 16 On notera que si le segment doit être recyclé sans aucunediscontinuité de phase, le signal dans l'intervalle de temps compris entre t 1 et t 2 doit correspondre au signal dans l'intervalle de temps compris entre tl 5 et t 16 Dans le train de données échantillonnées, ces deux signaux ont une longueur d'un intervalle d'échantillonnage, ce qui fait que l'échantillon SI 1 du signal à fréquence intermédiaire en
phase, 26, prélevé à l'instant t 1, doit être égal à l'échan-
tillon SI 16 de ce signal 26 prélevé à l'instant t 16, et l'échantillon SQ 1 du signal en quadrature 28 prélevé à l'instant t 1 doit etre égal à l'échantillon SQ 16 prélevé à l'instant t 16 Autrement dit, les échantillons de signal
SI 16 ' SQ 16 prélevés un échantillon après les segments utili-
sés dans la circulation en boucle fermée (c'est-à-dire le
segment ayant une durée TB) représentent la meilleure esti-
mation de ce que doit être la valeur du signal initial dans le segment qui a circulé en bouclé fermée, dans le but de
minimiser la discontinuité de phase au cours de la circula-
tion en boucle fermée Ainsi, les échantillons de début et de fin S Il SI 16 et SQ 1, SQ 16 du segment mémorisé TA sont
mutuellement comparés pour déterminer le saut de phase ap-
proprié qui doit être choisi pour recycler le segment TB, c'est-à-dire le saut de phase dans la "connexion" du dernier échantillon dans le segment TB (c'est-à-dire SI 15 ' SQ 15), au premier échantillon dans le segment TA (c'est-à-dire SI 1, SQ,) Si le premier échantillon SI, est égal au dernier échantillon SI 16 dans la voie en phase et si le premier échantillon SQ 1 est égal au dernier échantillon SQ 16 dans la voie en quadrature, comme dans l'exemple représenté sur les figures 2 A et 2 E, aucun déphasage n'est introduit dans le
processus de recyclage et l'échantillon SI 1 suit séquentiel-
lement l'échantillon Si 15, tandis que l'échantillon SQ 1 suit séquentiellement l'échantillon SQ 15 Si l'échantillon Si 1 n'est pas égal à l'échantillon SI 16, mais si l'échantillon SQ 1 est égal à l'échantillon SQ 16, un déphasage de 90 est nécessaire dans le processus de recyclage Si l'échantillon SI 1 est égal à l'échantillon SI 16, mais si l'échantillon SQ 1 n'est pas égal à l'échantillon SQ 16 S un déphasage de 2700 est nécessaire dans le processus de recyclage Enfin, si l'échantillon SI 1 n'est pas égal à l'échantillon SQ 16 et si l'échantillon SQ 1 n'est pas égal à l'échantillon SQ 16, un
déphasage de 180 est nécessaire dans le processus de recy-
clage Autrement dit, si on désigne par un vecteur de phase S/0 le segment d'échantillons Sil à SI 15, le segment
d'échantillons SQ 1 à SQ 15 peut être représenté par un vec-
teur de phase S/-90 En outre, on peut produire un vecteur de phase qui peut être représenté par S -1800, en faisant passer par un inverseur le signal correspondant au vecteur de phase S /0, et on peut produire un vecteur de phase
S/-270 en faisant passer par un inverseur le signal corres-
pondant au vecteur de phase S/-90 Ainsi, dans le cas o aucun déphasage n'est nécessaire, le vecteur de phase S/O" se recycle dans la voie en phase et le vecteur de phase S/-90 se recycle dans la voie en quadrature Pour produire le déphasage de 180 nécessaire, les échantillons en phase sont inversés pour produire les échantillons Silà I 15
partir des échantillons respectifs Si 1 à SI 15, et ces échan-
tillons ilà I 15 suivent séquentiellement les échantillons Si 1 SI 15 pour recycler un vecteur de phase S/0 , suivi séquentiellement par le vecteur de phase SL-180 dans la voie en phase, tandis que les échantillons déphasés SQ 1 SQ 15 sont inversés pour produire les échantillons SQ 1 a SQ 15 à partir des échantillons respectifs SQ 1 à SQ 15, et ces
échantillons SQ 1 à SQ 15 suivent séquentiellement les échan-
tillons SQ 1 à SQ 15 pour recycler un vecteur de phase S-9 Oo
suivi par un vecteur de phase S -2700 dans la voie en qua-
drature, de façon que la voie en phase recycle en fait un "double segment" formé par les échantillons Si 1 à SI 15 sui- vis par les échantillons 'I 1 à I 15 (c'est-à-dire le vecteur de phase S/0 M suivi par le vecteur de phase S/-180 o), et que la voie en quadrature recycle en fait un "double segment"
formé par les échantillons SQ 1 à SQ 15 suivis par les échan-
tillons Q 1 à SQ 15 (c'est-à-dire le vecteur de phase S/-90 suivi par le vecteur de phase S)-270 O) Ainsi, les deux voies recyclent un vecteur de phase composite formé par des échantillons du signal mémorisé initialement suivis par des
échantillons de ce signal mémorisé initialement avec un re-
tard de phase de 1800; dans le cas de la voie en phase, le signal mémorisé initialement est séquentiellement le-vecteur de phase S/O et dans le cas de la voie en quadrature, le signal mémorisé initialement est représenté par le vecteur
de phase S/-90 _ Pour produire le déphasage de 90 xécessai-
re dans la voie en phase, les échantillons en quadrature SQ 1 a SQ 15 suivent séquentiellement les échantillons Si 1 à SI 15 des échantillons en phase, les échantillons SI SI 15 suivent les échantillons SQ SQ 15 et les échantillons SQ à SQ 5 suivent les échantillons SI 1 à Si 15 pour produire
un "quadruple segment" à recyclage, formé par les échantil-
lons SI Si 15 suivis par les échantillons SQ 1 SQ 15 sui-
vis par les échantillons SI 1 à Si 15, suivis par les échan-
tillons SQ 1 à SQ 15, et ce "quadruple segment"se recycle dans la voie en phase, tandis que, dans la voie en quadrature, les échantillons 7 Il à SI 15 suivent les échantillons SQ 1 à S les échantillons àuvn e éhniln Q 1 les Qchantillons Si 1 à SQ 15 suivent les échantillons S Q 11, les échantillons Sgl' f Q 15
I 1 à SI 15 et les échantillons Si 1 à SI 15 suivent les échan-
tillons SQ 1 à SQ 15, pour produire un "quadruple segment" à
recyclage dans la voie en quadrature, formé par les échan-
tillons SQ 1 à SQ 15, suivis par les échantillons UI 1 à 7 I 15 '
suivis par les échantillons SQ 1 à 5 Q 15 ' suivis par les échan-
tillons Si 1 à SI 15 e Il est ainsi formé un vecteur de phase composite qui est constitué par le vecteur de phase S/0 suivi séquentiellement par le vecteur de phase S/-90 , suivi par le vecteur de phase SL-180 , suivi par le vecteur de phase S/-270 , et ce vecteur de phase composite se recycle dans la voie en phase, tandis qu'il est formé un vecteur de phase composite constitué par le vecteur de phase S/-900, suivi par le vecteur de phase S/-180 , suivi par le vecteur de phase S/-270 O, suivi par le vecteur de phase S/0 , et ce
vecteur de phase composite se recycle dans la voie en qua-
drature Ainsi, pour former le vecteur de phase composite
dans l'une ou l'autre des voies, le signal mémorisé initia-
lement (c'est-à-dire représenté par le vecteur de phase S/O dans la voie en phase et représenté par le vecteur de phase S/-90 dans la voie en quadrature) est suivi par un segment d'échantillons d'un signal qui est retardé de 90
par rapport au signal échantillonné précédent dans la sé-
quence On produit un déphasage de 270 en formant un "qua-
druple segment" d'échantillons, formé par les échantillons Si 1 à SI 15 suivis par les échantillons SQ 1 a SQ 15 ' suivis par les échantillons SI 1 à SI 15, suivis par les échantillons SQ 1 à SQ 15, et en recyclant un tel "quadruple segment" dans la voie en phase, et en formant et en recyclant dans la voie
en quadrature un "quadruple segment" formé par les échantil-
lons SQ 1 à SQ 15, suivis par les échantillons S I 1515 sui-
vis par les échantillons SQ 1 a SQ 15, suivis par les échan-
tillons Si 1 à Si 15 On forme ainsi un vecteur de phase com-
posite pour le recyclage dans la voie en phase et dans la voie en quadrature, dans lequel le premier-vecteur de phase est formé par les échantillons mémorisés initialement (ce qui est représenté respectivement par le vecteur de phase S/00 et par le vecteur de phase S/-90 ), et chaque vecteur
de phase mémorisé séquentiellement représente des échantil-
lons d'un signal retardé de 270 par rapport au signal
2 538601
échantillonné précédent Comme le décrira ultérieurement, les signaux qui circulent en boucle fermée dans les voies
en phase et en quadrature sont combinés pour former un si-
gnal composite qui, après transposition vers une fréquence supérieure, donne un signal sous forme d'onde entretenue
ayant la même fréquence que l'impulsion reçue et de relati-
vement faibles discontinuités de phase périodiques.
En retournant à la figure 1, on voit que, comme indiqué, précédemment, les signaux à fréquence intermédiaire
produits par les filtres passe-bas 17, 19 sont respective-
ment appliqués aux limiteurs 25, 27, comme représenté Les limiteurs 25, 27 convertissent les signaux sinusoïdaux 21, 23 en trains d'impulsions respectifs 26, 28 (figures 2 C, 2 D), ayant un état logique 1 ou "haut" lorsque les signaux sinusoïdaux 21, 23 ont une polarité positive, et un état logique O ou "bas" lorsque ces signaux sinusoïdaux ont une polarité négative, comme indiqué Le signal de sortie du
limiteur 25 est appliqué à l'entrée 34 du sélecteur 38, com-
me représenté, et le signal de sortie du limiteur 27 est ap-
pliqué à l'entrée 35 du sélecteur 39, comme représenté Un signal de commande à trois bits est appliqué aux bornes CO, C^^^ C 2 des sélecteurs 38, 39, comme représenté Chacun des sélecteurs 38, 39 comporte quatre entrées supplémentaires IN(, IN 1, IN 2 et IN 3, comme représenté L'une des quatre entrées des sélecteurs 38, 39 est connectée électriquement
à la sortie du sélecteur, de manière sélective, sous la dé-
pendance des signaux de commande à trois bits qui sont ap-
pliqués aux bornes 00, C^^ C 2, comme indiqué ci-dessous:
CO C 1, C 2 SORTIE DU SEIECTEUR 38 SORTIE DU SELECTEUR 39
O ID IIED Borne 35 Borne 35 1 O O " INO I No
1 O 1 " IN 1 IN
1 1 O " IN 2 IN 2
1 1 1 " IN 3IN 3
"IND" signifie "INDIFFERENT".
On notera que lorsque -le signal de commande sur la ligne C O est à l'état logique O, les signaux produits -sur
les sorties des limiteurs 25, 27 sont appliqués, comme indi-
qué, par l'intermédiaire des sélecteurs 38, 39, aux premiers étages, ou étages d'entrée, de mémoires respectives 40, 42,
qui sont des mémoires à registre à décalage de type classi-
que, indépendamment des signaux présents sur les bornes de commande 01, C 2 Ainsi, les signaux produits sur la sortie des limiteurs 25, 27 sont convertis en échantillons à un bit et ces échantillons sont mémorisés séquentiellement dans les registres à décalage 40, 42 Sous l'effet d'une impulsion radiofréquence détectée, la sortie du détecteur à seuil 24 passe à l'état haut, comme l'indique la figure 2 D, et le
contenu du compteur 29 est incrémenté d'une unité sous l'ef-
fet de chaque impulsion d'horloge qui lui est appliquée,com-
le me montre la figure 2 E Une fois que 16 échantillons ont été mémorisés dans chacun des registres à décalage 40, 42, la borne de dépassement de capacité O O V du compteur 29 passe à l'état haut et la sortie de la bascule 28 passe d'un état logique O à un état-logique 1, comme le montre la figure 2 F. les registres à décalage 40, 42 comportent ici 16 étages de mémoire connectés en série, et le premier et le dernier
(c'est-à-dire l'étage 16) sont connectés à une section logi-
que 43, comme représenté L'avant-dernier étage du registre
à décalage 40 (c'est-à-dire l'étage 15),est directement con-
necté à la fois à la borne d'entrée INO du sélecteur 38 et à la borne d'entrée IN 1 du sélecteur 39, et cet avant-dernier 1 1 étage (c'est-àdire l'étage 15) du registre à décalage 40 est connecté par l'intermédiaire d'un inverseur 44 à la fois à la borne d'entrée IN du sélecteur 38 et à la borne d'entrée IN du sélecteur 39, comme représenté Les premier et dernier étages du registre à décalage 42 sont connectés à la section logique 43 L'avant-dernier étage (c'est-à-dire
l'étage 15) du registre à décalage 42 est directement con-
necté à la fois à l'entrée IN 2 du sélecteur 38 et à l'entrée INO du sélecteur 39, comme représenté, et cet avant-dernier
étage du registre à décalage 42 est connecté par l'intermé-
diaire d'un inverseur 46 à la fois à la borne d'entrée IN 1 du sélecteur 38 et à la borne d'entrée IN 3 du sélecteur 39,
comme représenté Ainsi, les signaux produits par les limi-
teurs 25, 27 sont appliqués initialement aux premiers étages des registres à décalage 40, 42 Sous l'effet d'impulsions d'horloge qui sont appliquées à ces registres par la ligne C.P, des échantillons à un bit de ces signaux appliqués
sont mémorisés séquentiellement dans les registres à décala-
ge 40, 42 Une fois que 16 échantillons ont été mémorisés à la suite de la détection par le détecteur 24 d'une impulsion radiofréquence reçue, le contenu du compteur 29 dépasse la capacité de ce compteur, et le signal qui apparaît alors sur sa borne OV change la sortie de la bascule 28 en la faisant
passer d'un état logique O à un état logique 1, comme indi-
que ci-dessus Par conséquent, le signal présent sur la borne C passe d'un état logique O à un état logique 1 En outre, le signal de sortie à l'état logique 1 de la bascule 28 est appliqué aux bornes de validation EN de registres 50, 52, 54, 56 et, sous l'effet d'un tel signal de validation, les registres 50, 52, 54, 56 mémorisent des échantillons respectifs SI' SI 16 ' SQ 1 ' SQ 16 * En outre, si on désigne par I le signal qui est produit à la sortie de l'avant-dernier étage (c'est-à-dire l'étage 15) du registre à décalage 40,
et si on désigne par Q le signal de sortie dé l'avant-der-
nier étage, c'est-à-dire l'étage 15, du registre à décalage
2.58601
42, les signaux sur les bornes d'entrée IN 0, IN 1 i IN 2, II 3 du sélecteur 38 sont respectivement I, U, Q et T, et les
signaux sur les bornes d'entrée IN, IN 1, IN 2, IN 3 du sélec-
teur 39 sont respectivement Q, I, I et Q. La section logique 43 comprend les quatre regis- tres 50, 52, 54, 56 connectés aux premier et dernier étages des registres 40, 42, comme il est représenté Comme on l'a indiqué précédemment, le contenu de ces registres 50 à 56 est initialement restauré à 0, et ces registres mémorisent les signaux qui leur sont appliqués, sous la dépendance du
signal de validation que la bascule 28 applique par la li-
gne 58 à leur borne de validation EN les signaux de sortie des registres 50, 52 sont appliqués à une porte OU-EXCLUSIF
et les signaux de sortie des registres 54, 56 sont appli-
qués à une porte OU-EXCLUSIF 62, comme représenté Le signal de sortie de la porte OU-EXCLUSIF 60 est appliqué à la borne a 1 des sélecteurs 38, 39 et le signal de sortie de la porte OU-EXCLUSIF 62 est appliqué à la borne C 2 des sélecteurs 38, 39, comme représenté Ainsi, si on désigne respectivement par Si 1 et SI 16 les signaux produits dans les étages 1 et 16 ( c'est-à-dire les premier et dernier étages) du registre
, et si on désigne respectivement par SQ 1, SQ 16 les si-
gnaux mémorisés dans les premier et dernier étages du regis-
tre 42, les signaux logiques sur les bornes C 1, C 2 peuvent être représentés de la façon suivante:
SI 1 SI 16 C 1 SQ 1 SQ 16 C 2
0 O O O O O
0 1 1 O 1 1
1 O 1 1 O 1
1 1 O 1 1 O
Ainsi, si les échantillons mémorisés dans les pre-
mier et dernier-étages du registre à décalage 40 sont les memes (c'est-àdire Si 1 = SI 16), un signal logique O est produit sur la borne 01, tandis que si ces échantillons sont différents (c'est-à-dire Si 1 4 SI 16) , un signal logique 1 est produit sur la borne C 1 De façon similaire, si les échantillons logiques mémorisés dans les premier et dernier étages du registre 42 sont les mêmes (c'est-à-dire SQ 1 SQ 16), un signal logique O est produit sur la ligne C 2, tan- dis que si ces échantillons sont différents (c'est-à-dire SQ 1 4 SQ 16), un signal logique 1 est produit sur la ligne C 2 Il en résulte donc que si les premier et dernier bits
des données mémorisées dans le registre 40 sont égaux, c'est-
à-dire si Si 1 = SI 16 et si les premier et dernier bits des
données mémorisées dans le registre 42 sont égaux, c'est-à-
dire si SQ 1 = SQ 16, aucun déphasage n'est nécessaire dans le processus de circulation en boucle fermée et C 1 = O et 02 = O, ce qui fait que le signal de sortie de l'étage 15
du registre 40 est appliqué à l'étage d'entrée de ce regis-
tre et le signal de sortie de l'étage 15 du registre 42 est
appliqué à l'étage d'entrée de ce registre Ainsi, le regis-
tre à décalage 40 recycle un seul segment formé par les
échantillons SI 1 à SI 16 (c'est-à-dire des échantillons re-
présentés par le vecteur de phase St/O) et le registre à
décalage 42 recycle un seul segment formé par les échantil-
lons SQ 1 à SQ 15 (c'est-à-dire les échantillons représentés par le vecteur de phase S/-00 ) Cependant, si l'échantillon Sil est égal à l'échantillon SI 16, mais si l'échantillon
SQ 1 n'est pas égal à l'échantillon SQ 16, le signal de com-
mande sur la borne C 1 est 0, mais le signal de commande sur la borne C 2 est 1, ce qui fait que le signal de sortie de l'inverseur 46 est appliqué par le sélecteur 38 à l'entrée du premier étage du registre à décalage 40, et le signal de sortie de l'étage 15 du registre 40 est appliqué par le
sélecteur 39 à l'entrée du premier étage du registre à dé-
calage 42 Le registre à décalage 40 recycle ainsi un "qua-
druple segment" qui est formé par un segment d'échantillons Si 1 à SI 15, suivi par un segment formé par les échantillons SQ 1 à 5 Q 15 ' suivi par un segment d'échantillons I 1 SI 15 '
suivi par un segment d'échantillons SQ 1 a SQ 15 (c'est-à-
dire un segment composite formé par le vecteur de phase S/2 O, suivi par le vecteur de phase S/-270, suivi par le vecteur de phase S/-180 _, sutivi par le vecteur de phase S/-900 ; en notant que chaque vecteur de phasesuccessif présente un retard de phase de 270 par rapport au vecteur de phase précédent), et le registre à décalage 42 recycle
un "quadruple segment" qui est formé par un segment d'échan-
tillons SQ 1 à SQ 15 suivi par un segment d'échantillons SI 1
à SI 5, suivi par un segment d'échantillons Q SQ 15 ' sui-
vi par un segment d'échantillons Si à h I 15 (c'est-à-dire un signal composite formé par le vecteur de phase S,-9 _ suivi par le vecteur de phase SI/0, suivi par le vecteur de phase S/-2707, suivi par le vecteur de phase S -180 ; en notant que chaque vecteur de phase successif présente un retard de phase de 270 par rapport au vecteur de phase précédent), pour produire ainsi undéphasge de 270 dans les signaux qui circulent en boucle fermée D'autre part, si l'échantillon SI 1 n'est pas égal à l'échantillon 516 mais si l'échantillon SQ 1 est effectivement égal à l'échantillon
SQ 16, le signal sur la borne de commande C O est 1 et le si-
gnal sur la borne de commande C 2 est 0, ce qui fait que le signal de sortie de l'étage 15 du registre à décalage 42 est appliqué par le sélecteur 38 à l'entrée du premier étage du registre à décalage 40, tandis que le signal de sortie
de ltinverseur 44 est appliqué par le sélecteur 39 à l'en-
trée du premier étage du registre à décalage 42 Ainsi, le registre à décalage 40 recycle un "quadruple segment" qui est formé par un segment d'échantillons Si 1 à SI 15 suivi
par un segment d'échantillons SQ 1 a SQ 15 suivi par un seg-
ment d'échantillons Si 1 à SI 15, suivi par un segment d'échantillons UQà 8 Q 15 (c'est-à-dire un segment composite formé par le vecteur de phase S/00 suivi par le vecteur de phase S/-900, suivi par le vecteur de phase S/-180 , suivi
par le vecteur de phase S/-270 ; en notant que chaque vec-
teur de phase successif présente un retard de-phase de 900 par rapport auvecteur de phase précédent), tandis que le registre à décalage 42 recycle un "quadruple segment" d'échantillons qui est formé par un segment d'échantillons SQ 1 à SQ 15, suivi par un segment d'échantillons SI, a I 15 suivi par un segment d'échantillons SQ 1 à SQ 15 suivi par
un segment d'échantillons Si 1 Si 15 (c'est-à-dire un vec-
teur de phase composite formé par le vecteur de phase S/-90 , suivi par le vecteur de phase S/-180 , suivi par le vecteur de phase S/-2700, suivi par le vecteur de phase S t O; en notant que chaque vecteur de phase successif présente un
retard de phase de 90 par rapport au vecteur de phase pré-
cédent), pour produire ainsi un déphasage de 90 dans les-
échantillons recyclés Enfin, si l'échantillon 51 n'est pas égal à l'échantillon SI 16 et si l'échantillon SQ 1 n'est pas égal à l'échantillon SQ 16, le signal sur la borne C 1 est 1 et le signal sur la borne 02 est 1, ce qui fait que le signal de sortie de l'inverseur 44 traverse le sélecteur
38 pour être appliqué à l'entrée du premier étage du regis-
tre à décalage 40, et le signal de sortie de l'inverseur 46 traverse le sélecteur 39 pour 9 tre appliqué à l'entrée du
premier étage du registre à décalage 42 Le registre à dé-
calage 42 recycle ainsi un "double segment"lqui est formé
par un segment d'échantillons Si 1 à SI 15, suivi par un seg-
ment d'échantillonsi 1 Si 15 (c'est-à-dire un vecteur de phase composite formé par le vecteur de phase S/O O suivi par
le vecteur de phase s/-180 ; en notant que ce dernier vec-
teur de phase présente un retard de phase de 180 par rap-
port au précédent), tandis que le registre à décalage 42 recycle un "double segment" qui est formé par un segment
d'échantillons SQ 1 à SQ 15 suivi par un segment d'échantil-
lons SQ 1 à SQ 15 (c'est-à-dire un vecteur de phase composite formé par un vecteur de phase S/-90 suivi par un vecteur de phase S/-2700; en notant que ce dernier vecteur de phase est retardé de 180 par rapport au précédent), pour-produire ainsi un déphasage de 1800 dans les processus de circulation en boucle fermée Les signaux de sortie des étages 15 des registres à décalage 40, 42 sont appliqués à des portes ET , 72, comme il est représenté Ces portes ET reçoivent également le signal de sortie de la bascule 28 de façon que, pendant le processus de circulation en boucle fermée, les échantillons produits séquentiellement dans les étages 15 traversent ces portes ET en direction de filtres passe- bas respectifs 74,-76, comme indiqué Les filtres passe-bas 74, 76 sont identiques aux filtres passe-bas 17, 19, ce qui fait
que les signaux qui traversent ces filtres ont la même fré-
quence que les signaux à fréquence intermédiaire qui traver-
sent les filtres 17, 19 Les signaux traversant les filtres 74, 76 sont transposés vers une fréquence supérieure par les mélangeurs 78, 80, et ces mélangeurs 78, 80 sont attaqués par le signal d'oscillateur local que produit l'oscillateur local 13 Le signal transposé vers une fréquence supérieure que produit le mélangeur 78 est appliqué à la borne d'entrée en quadrature d'un hybride en quadrature 82, tandis que le signal transposé vers une fréquence supérieure que produit
le mélangeur 80 est appliqué à l'entrée en phase de l'hybri-
de en quadrature 82, pour combiner les voies en phase et en
* quadrature et pour produire un signal radiofréquence compo-
site ayant la même fréquence que l'impulsion reçue Le si-
gnal composite est amplifié dans un amplificateur classique à tube à ondes progressives (TOP) 90 et il est émis par une antenne classique 92 Après la fin de l'impulsion reçue et
l'émission d'un nombre désiré de cycles du signal sous for-
me d'onde entretenue, le recyclage des échantillons dans les registres à décalage 40, 42 s'arrgte sous l'effet de la
restauration du signal de sortie de la bascule 28 et du con-
tenu du compteur 29, au moyen d'un signal-de restauration qui est produit par n'importe quels moyens commodes (comme
un opérateur), non représentés, sur la ligne RESTAURATION.
La description précédente'd'un mode de réalisation
préféré de l'invention montre de façon évidente qu'on peut
utiliser d'autres modes de réalisation utilisant ces prin-
cipes Par exemple, bien qu'on ait représenté des registres à décalage à seize étages, ces registres peuvent avoir plus ou moins de seize étages En outre, on peut utiliser des
mémoires vives à accès direct au lieu de registres à décala-
ge En outre, bien qu'on ait considéré le traitement de voies en quadrature pour la circulation en boucle fermée, on peut utiliser un dispositif d'échantillonnage d'un seul
bit, à une seule voie, lorsqu'il suffit de réaliser une cor-
rection ou une variation de phase par bonds de O ou de 18000 De plus, on peut augmenter la finesse de la correction dans un dispositif à une seule voie ou à plusieurs voies, soit
en utilisant davantage de voies déphasées les unes par rap-
port aux autres, soit en prenant davantage de bits ou de
niveaux par échantillon, soit par une combinaison des deux.
Bien que ces extensions ajoutent du-matériel, elles conser-
vent toutes les avantages fonctionnels suivants: l'utilisa-
tion d'une longueur de segment enregistré indépendante de la fréquence du signal, qui peut être-sélectionnée avant
l'enregistrement du signal; le recyclage de tous les échan-
tillons du signal enregistré sauf un, ce qui utilise au ma-
ximum la durée d'enregistrement limitée; et l'efficacité
fonctionnelle depuis la fréquence zéro, jusqu'à une fré-
quence égale à la limite de Nyquist pour la cadence d'échan-
tillonnage sélectionnée On notera en outre que bien qu'on ait incorporé des limiteurs 25, 27, de tels limiteurs ne sont pas obligatoires, du fait que l'action de mémorisation
d'échantillons des registres à décalage 40, 42 remplit auto-
matiquement la fonction qui est celle de limiteurs En outre, les limiteurs ne seraient pas souhaitables si on utilisait un échantillonnage à plus d'un bit De plus, bien qu'on ait
décrit un dispositif en quadrature, il est possible de réa-
liser un dispositif de correction de 1800 en utilisant un
dispositif à une seule voie.
Il va de soi que de nombreuses autres modifications peuvent être apportées au dispositif décrit et représenté,
sans sortir du cadre de l'invention.

Claims (4)

REVENDICATIONS
1 Dispositif caractérisé en ce qu'il comprend:
des moyens ( 50, 52, 54, 56) destinés à mémoriser des pre-
mier et dernier échantillons d'un segment enregistré d'un signal périodique; des moyens ( 60, 62) qui réagissent aux premier et dernier échantillons mémorisés en produisant un signal de commande représentatif de la différence entre les premier et dernier échantillons; des moyens de mémorisation ( 40, 42); et des moyens ( 38, 39) qui réagissent au signal de commande en mémorisant de façon cyclique dans les moyens de mémorisation une partie du segment enregistré, chaque partie successive étant mémorisée avec un déphasage lié à
la différence entre les premier et dernier échantillons mé-
morisés.
2 Dispositif caractérisé en ce qu'il comprend: (a) des moyens ( 40, 42, 50, 52, 54, 56) destinés à mémoriser un ensemble prédéterminé d'échantillons-d'un signal; (b) des moyens ( 60, 62) réagissant au premier et au dernier des échantillons mémorisés en comparant ces premier et dernier échantillons mémorisés, de façon à produire un signal de commande représentatif d'une telle comparaison; et (c) des
moyens ( 38, 39) destinés à produire une séquence d'échantil-
lons d'une partie de l'ensemble des échantillons mémorisés,
chaque segment successif de la séquence consistant en échan-
tillons du signal retardés en phase par rapport aux échan-
tillons précédents d'une quantité indiquée par le signal de commande.
3 Dispositif caractérisé en ce qu'il comprend: (a) des moyens ( 40, 42, 50, 52, 54, 56) destinés à mémoriser un segment prédéterminé d'un signal périodique; (b) des moyens destinés à produire le signal périodique mémorisé et
au moins une version à phase retardée de ce signal périodi-
que mémorisé; (c) des moyens ( 60, 62) réagissant aux pre-
mier et dernier échantillons du segment prédéterminé en produisant un signal de commande représentatif du déphasage relatif entre les premier et dernier échantillons; et (d)
des moyens ( 38, 39) destinés à produire sélectivement, con-
formément au signal de commande, une séquence d'une partie
du segment prédéterminé du signal mémorisé, ou bien une sé-
quence de la partie du segment prédéterminé du signal mémo- risé suivie par au moins une version à phase retardée du
signal périodique mémorisé.
4 Dispositif caractérisé en ce qu'il comprend:
(a) un ensemble de voies de signal, chacune d'elles compor-
tant des moyens ( 40, 42, 50, 52, 54, 56) destinés à mémori-
ser une partie prédéterminée d'un signal périodique, les signaux mémorisés dans les voies présentant un déphasage relatif prédéterminé entre eux; (b) des moyens ( 60, 62) destinés à produire un signal de commande représentatif du
déphasage entre une première partie et une dernière partie.
de la partie prédéterminée du signal périodique mémorisé;
et (c) des moyens ( 38, 39) qui réagissent au signal de com-
mande en transmettant séquentiellement les segments de si-
gnaux mémorisés dans l'ensemble de voies de signal, la sé-
quence d'échantillons étant transmise sélectivement confor-
mément au signal de commandeo
FR8320869A 1982-12-27 1983-12-27 Dispositif de memoire, notamment pour memoriser un signal cyclique a haute frequence Expired FR2538601B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/453,551 US4493090A (en) 1982-12-27 1982-12-27 Memory system

Publications (2)

Publication Number Publication Date
FR2538601A1 true FR2538601A1 (fr) 1984-06-29
FR2538601B1 FR2538601B1 (fr) 1986-10-24

Family

ID=23801011

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8320869A Expired FR2538601B1 (fr) 1982-12-27 1983-12-27 Dispositif de memoire, notamment pour memoriser un signal cyclique a haute frequence

Country Status (4)

Country Link
US (1) US4493090A (fr)
DE (1) DE3347216A1 (fr)
FR (1) FR2538601B1 (fr)
GB (1) GB2134754B (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575623A1 (fr) * 1984-12-31 1986-07-04 Raytheon Co Appareil de memorisation numerique d'echantillons d'un signal comprenant une composante de frequence porteuse et une composante de modulation angulaire
EP0211995A1 (fr) * 1985-08-28 1987-03-04 International Business Machines Corporation Procédé et dispositif pour la détection de la présence d'une séquence d'initialisation dans le récepteur d'un modem

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799189A (en) * 1985-07-26 1989-01-17 Motorola, Inc. Resynthesized digital radio frequency memory
US4821310A (en) * 1987-12-22 1989-04-11 Motorola, Inc. Transmission trunked radio system with voice buffering and off-line dialing
JP3337795B2 (ja) * 1993-12-10 2002-10-21 富士通株式会社 中継装置
US5680336A (en) * 1994-04-19 1997-10-21 Northrop Grumman Corporation Continuous wave synthesis from a finite periodic waveform

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2019699A (en) * 1978-04-26 1979-10-31 Raytheon Co Frequency memory apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772596A (en) * 1972-10-02 1973-11-13 Sierra Research Corp Data message repeater system
US4135156A (en) * 1974-06-20 1979-01-16 Sanders Associates, Inc. Satellite communications system incorporating ground relay station through which messages between terminal stations are routed
US3971021A (en) * 1975-04-14 1976-07-20 Sanders Associates, Inc. Coherent frequency memory
IT1074199B (it) * 1976-12-23 1985-04-17 Italiana Telecomunicazioni Ora Memoria elastica per la soppressione del disturbo di fase (jitter)nei sistemi di trasmissione per segnali digitali
US4267596A (en) * 1978-03-30 1981-05-12 Raytheon Company Digital memory system
US4298987A (en) * 1980-03-12 1981-11-03 The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration Memory-based frame synchronizer
US4349918A (en) * 1980-05-21 1982-09-14 Raytheon Company Digital memory system
US4380816A (en) * 1981-06-03 1983-04-19 Raytheon Company Apparatus for recycling complete cycles of a stored periodic signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2019699A (en) * 1978-04-26 1979-10-31 Raytheon Co Frequency memory apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575623A1 (fr) * 1984-12-31 1986-07-04 Raytheon Co Appareil de memorisation numerique d'echantillons d'un signal comprenant une composante de frequence porteuse et une composante de modulation angulaire
EP0211995A1 (fr) * 1985-08-28 1987-03-04 International Business Machines Corporation Procédé et dispositif pour la détection de la présence d'une séquence d'initialisation dans le récepteur d'un modem

Also Published As

Publication number Publication date
GB2134754A (en) 1984-08-15
FR2538601B1 (fr) 1986-10-24
GB8332546D0 (en) 1984-01-11
DE3347216A1 (de) 1984-08-09
US4493090A (en) 1985-01-08
GB2134754B (en) 1986-09-10

Similar Documents

Publication Publication Date Title
EP0500473B1 (fr) Comparateur de phase/fréquence pour circuit de récupération de rythme
EP0530107B1 (fr) Démodulation PSK avec correction en bande de base d'erreurs de phase ou de fréquence
CH619330A5 (fr)
FR2533095A1 (fr) Procede et dispositif de demodulation d'une onde porteuse modulee en phase par une onde sous-porteuse qui est modulee en deplacement de phase par des signaux en bande de base
EP0709959B1 (fr) Correction d'un décalage de fréquence
EP0013343A1 (fr) Procédé et dispositif pour détecter une séquence pseudo-aléatoire de changements de phase de 0 degré et 180 degrés de la porteuse dans un récepteur de données
FR2501437A1 (fr) Convertisseur serie-parallele
FR2538601A1 (fr) Dispositif de memoire, notamment pour memoriser un signal cyclique a haute frequence
EP0249930B1 (fr) Procédé de synchronisation de deux trains binaires
FR2629921A1 (fr) Procede et dispositif pour ameliorer la resolution angulaire des radars monopulses
FR2575623A1 (fr) Appareil de memorisation numerique d'echantillons d'un signal comprenant une composante de frequence porteuse et une composante de modulation angulaire
EP0018256B1 (fr) Emetteur-récepteur à commande automatique d'alternat, et réseau de télécommunications comportant un tel émetteur-récepteur
EP0711049A1 (fr) Procédé de détection de symboles de référence pour récepteur de données numériques
FR2466145A1 (fr) Circuit de synchronisation de phases pour systeme de transmission de signaux modules par superposition a phases multiples, a niveaux multiples
FR2644023A1 (fr) Dispositif pour recombiner une information emise par un emetteur a saut de frequence
FR2523386A1 (fr) Procede et dispositif pour corriger des signaux recus binaires deformes
CA1312657C (fr) Dispositif de synchronisation en modulation de phase a quatre etats decalee
EP0094040B1 (fr) Système de transmission synchrone de données à l'aide d'une porteuse modulée d'amplitude d'enveloppe constante
FR2505582A1 (fr) Systeme de mise en phase de trains numeriques et son application a la commutation desdits trains
EP0246135B1 (fr) Détécteur de phase et de fréquence, et son utilisation dans une boucle à verrouillage de phase
EP0174880B1 (fr) Dispositif de localisation des transitions d'un signal de données par rapport à un signal d'horloge et mécanisme de cadrage comprenant un tel dispositif
FR2517145A1 (fr) Circuit diviseur a rapport reglable et synthetiseur de frequence
FR2707128A1 (fr) Dispositif de détection de mot unique modulé en BPSK adapté à un modem analogique fonctionnant en mode TMDA et procédé de détection mis en Óoeuvre dans un tel dispositif.
EP0035295A1 (fr) Procédé de réglage de la phase de l'horloge d'un système de réception de données numériques, circuit de récupération de phase pour la mise en oeuvre de ce procédé, et système de réception de données numériques comprenant ce circuit
CA1051983A (fr) Correcteur automatique de frequence en modulation de phase differentielle

Legal Events

Date Code Title Description
ST Notification of lapse