FR2533752A1 - Transistor for semiconductor memory flip=flop - Google Patents
Transistor for semiconductor memory flip=flop Download PDFInfo
- Publication number
- FR2533752A1 FR2533752A1 FR8314855A FR8314855A FR2533752A1 FR 2533752 A1 FR2533752 A1 FR 2533752A1 FR 8314855 A FR8314855 A FR 8314855A FR 8314855 A FR8314855 A FR 8314855A FR 2533752 A1 FR2533752 A1 FR 2533752A1
- Authority
- FR
- France
- Prior art keywords
- doping
- zone
- conductivity
- type
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 24
- 230000005669 field effect Effects 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
Description
Transistor à effet de champ du type à appauvrissement et procédé pour sa fabrication.Depletion type field effect transistor and process for its manufacture.
L'invention se rapporte å un transistor à effet de champ du type à appauvrissement, constitué par une zone de source et une zone de drain qui sont insérées dans un corps semiconducteur d'un premier type de conductibilité et qui sont du second type de conductibilité, et par une électrode de grille qui recouvre la zone de canal entre la zone de source et la zone de drain et qui est séparée de la zone de drain par une mince couche électriquement isolante. The invention relates to a field effect transistor of the depletion type, consisting of a source region and a drain region which are inserted into a semiconductor body of a first type of conductivity and which are of the second type of conductivity. , and by a gate electrode which covers the channel zone between the source zone and the drain zone and which is separated from the drain zone by a thin electrically insulating layer.
De tels transistors sont par exemple montés comme éléments de charge et sont insérés dans les branches de courant de cellules statiques de mémoires qui sont constituées sous la forme de circuits représentant des multivibrateurs bistables. Such transistors are for example mounted as load elements and are inserted into the current branches of static memory cells which are formed in the form of circuits representing bistable multivibrators.
Le problème de l'invention est d'indiquer un transistor à effet de champ du genre indiqué plus haut, dont la résistance du canal est supérieure à celle de transistors comparables, sans que l'on soit obligé, à cet effet, de prendre des mesures de circuiterie#oné- reuses ou d'augmenter la surface nécessaire pour le semiconducteur. Selon l'invention, ce problème est résolu grâce au fait que la zone de canal est subdivisée longitudinalement dans le sens source-drain de façon que se présente au moins une première zone partielle d'un type de conductibilité opposé au type de conductibilité du corps semiconducteur et qu'en outre une seconde zone partielle possède le même type de conductibilité que le corps semiconducteur. The problem of the invention is to indicate a field effect transistor of the kind indicated above, the channel resistance of which is greater than that of comparable transistors, without it being necessary, for this purpose, to take expensive circuitry # measures or to increase the area required for the semiconductor. According to the invention, this problem is solved by virtue of the fact that the channel zone is subdivided longitudinally in the source-drain direction so that there is at least a first partial zone of a conductivity type opposite to the conductivity type of the body. semiconductor and that in addition a second partial zone has the same type of conductivity as the semiconductor body.
Une première forme de réalisation d'un transistor à effet de champ selon l'invention est caractérisée par le fait que sont prévues deux premières zones partielles qui se situent sur les bords latéraux de la zone de canal, lesquelles premières zones partielles sont séparées entre elles par une seconde zone partielle. A first embodiment of a field effect transistor according to the invention is characterized in that two first partial zones are provided which are situated on the lateral edges of the channel zone, which first partial zones are separated from each other. by a second partial area.
Suivant une autre variante, la zone de canal est subdivisée en une première zone partielle et en une seconde zone partielle. According to another variant, the channel zone is subdivided into a first partial zone and into a second partial zone.
Une autre forme de réalisation du transistor à effet de champ conforme à l'invention est caractérisée par le fait qu'au-dessus de la zone de source est prévu un trou de contact ménagé dans la couche mince électriquement isolante, lequel trou de contact est au moins partiellement comblé par l'électrode de grille. Another embodiment of the field effect transistor according to the invention is characterized in that above the source zone is provided a contact hole formed in the electrically insulating thin layer, which contact hole is at least partially filled by the gate electrode.
L'invention porte également sur un procédé pour la fabrication d'un transistor à effet de champ selon l'invention. The invention also relates to a method for manufacturing a field effect transistor according to the invention.
Ce procédé est essentiellement caractérisé par le fait que l'on dépose sur le corps semiconducteur qui est pourvu d'un dopage de base, au niveau d'une surface-limite, une couche électriquement conductrice qui est constituée par une zone à couche mince et une zone à couche épaisse, la zone à couche mince présentant une partie en forme de bande, que l'on procède à un premier dopage de surface totale, avec une substance de dopage qui produit une première conductibilité qui correspond au dopage de base, que l'on procède ensuite à un second dopage avec une substance de dopage qui produit une seconde conductibilité,un masque de dopage étant utilisé qui recouvre une zone partielle, s'étendant en direction longitudinale, de la partie en forme de bande de la zone à couche mince, que l'on dépose une couche d'un seul tenant constituée par du silicium polycristallin et qui est fortement dopée en substance de dopage, que lton détermine, à partir de la couche mentionnée en dernier lieu, et par des phases opératoires de photolithographie, audessus de la partie en forme de bande, l'électrode de grille et que l'on procède finalement à un dopage, sur toute la surface, avec une substance de dopage qui produit le second type de conductibilité, en vue de former les zones de source et de drain. This process is essentially characterized by the fact that an electrically conductive layer which is constituted by a thin film zone and is deposited on the semiconductor body which is provided with basic doping, at the level of a boundary surface. a thick-film zone, the thin-film zone having a strip-shaped part, which is carried out for a first total surface doping, with a doping substance which produces a first conductivity which corresponds to the basic doping, that a second doping is then carried out with a doping substance which produces a second conductivity, a doping mask being used which covers a partial zone, extending in longitudinal direction, of the strip-shaped part of the zone to thin layer, which is deposited as a single layer consisting of polycrystalline silicon and which is heavily doped with doping substance, which is determined, from the layer mentioned last, and by photolithography operating phases, above the strip-shaped part, the gate electrode and finally doping is carried out, over the entire surface, with a doping substance which produces the second type of conductivity, with a view to to form the source and drain zones.
Une variante de ce procédé selon l'invention est caractérisée par le fait qu'après le second dopage, on prévoit un trou de contact dans la partie, en forme de bande, de la zone à couche mince, et que le fort dopage de-la couche polycristalline est opéré avec une substance de dopage qui produit le second type de conductibilité
L'avantage que l'on obtient avec l'invention réside en particulier dans le fait que la région qui est prévue dans la zone du canal, et qui présente un dopage qui augmente le dopage de basé-du corps semiconducteur (dopage à enrichissement) n accroît pas la surface dont a besoin le transistor à effet de champ et peut être prévue, de façon simple, cgest-à- dire à l'aide d'une phase opératoire de dopage supplémentaire et d'une modification du masque de dopage d'une autre phase opératoire de dopage qui en est indépendante.A variant of this method according to the invention is characterized in that after the second doping, a contact hole is provided in the strip-shaped part of the thin film zone, and that the strong doping the polycrystalline layer is operated with a doping substance which produces the second type of conductivity
The advantage obtained with the invention resides in particular in the fact that the region which is provided in the zone of the channel, and which has a doping which increases the doping of base-of the semiconductor body (doping with enrichment) n does not increase the surface area required by the field effect transistor and can be provided, in a simple manner, ie by means of an additional doping operating phase and a modification of the doping mask d 'another operating phase of doping which is independent.
A titre d'exemple, l'invention sera explicitee dans ce qui suit, avecréférence au dessin dans lequel
la figure 1 montre la conception d'un transistor à effet de champ réalisé selon l'invention, et qui est monté en tant qu'élément de charge,
la figure 2 est une coupe de la figure 1 le long de la ligne II-II,
la figure 3 est une coupe le long de la ligne III-II de la figure 1, et
les figures 4 à 6 montrent les différentes phases opératoires de la fabrication d'un transistor conforme à l'invention.By way of example, the invention will be explained in the following, with reference to the drawing in which
FIG. 1 shows the design of a field effect transistor produced according to the invention, and which is mounted as a charging element,
FIG. 2 is a section of FIG. 1 along the line II-II,
FIG. 3 is a section along line III-II of FIG. 1, and
Figures 4 to 6 show the different operating phases of the manufacture of a transistor according to the invention.
Dans la figure 1, on a représenté un corps semiconducteur dopé 1, qui est constitué, par exemple par du silicium du type p. Ainsi que cela ressort de la figure 2, sa surface-limite la est recouverte d'une couche d'un matériau électriquement isolant, par exemple en SiO2, couche qui est subdivisée en une zone a couche mince 2a et en une zone à couche épaisse 2b. La limite entre les deux passe le long de la ligne 3 dans la figure 1. Dans le cas Qu ladite couche est constituée par du Si02, on désigne 2a également par le terme oxyde de grille, et 2b par le terme oxyde de champ. En-dessous de 2b, le corps semiconducteur 1 est pourvu, au niveau de sa surface-limite la, d'un dopage qui renforce son dopage de base, par exemple d'un dopage désigné par implantation de champ 4. In Figure 1, there is shown a doped semiconductor body 1, which is constituted, for example by p-type silicon. As can be seen from FIG. 2, its boundary surface la is covered with a layer of an electrically insulating material, for example made of SiO 2, a layer which is subdivided into a thin layer zone 2a and a thick layer zone 2b. The boundary between the two passes along line 3 in Figure 1. In the case that said layer is constituted by SiO2, 2a is also designated by the term gate oxide, and 2b by the term field oxide. Below 2b, the semiconductor body 1 is provided, at its limit surface la, with doping which reinforces its basic doping, for example doping designated by field implantation 4.
Dans le corps semiconducteur 1 sont insérées les zones semiconductrices 5 et 6 qui sont dopées en sens opposé au dopage de base de 1 Dans le cas présent, ces zones sont donc du type n. Pour une meilleure visibilité, elles sont représentées dans la figure 1 avec des hachures. 5 et 6 forment la zone de drain et la zone de source d'un transistor à effet de champ, étant noté qu'un prolongement Sa de la zone de drain peut être considéré comme une amenée qui est insérée dans 1. La zone 2a de la couche isolante est pourvue d'un trou de contact 7 de forme rectangulaire et dont la dimension verticale est désignée par a dans la figure 1. Sur la zone 2a est disposée une électrode de grille 8 qui est constituée par du silicium polycristallin.Ses dimensions dans le sens source-drain, y compris une zone marginale qui contacte la zone de source, sont désignées par b t'électrode de grille comble avec cette zone marginale une partie du trou de contact 7 et contacte la zone de source 6 qui s'étend jusqu'au bord supérieur de 7. La figure 3 montre de façon plus nette que la zone de source 6 est constituée par une première partie 6a qui est située en--dessous du trou de contact 7, et par une seconde partie 6b qui fait suite à la première et qui se situe en-dessous de la couche 2a. In the semiconductor body 1 are inserted the semiconductor zones 5 and 6 which are doped in the opposite direction to the basic doping of 1 In the present case, these zones are therefore of the n type. For better visibility, they are shown in Figure 1 with hatching. 5 and 6 form the drain zone and the source zone of a field effect transistor, it being noted that an extension Sa of the drain zone can be considered as a supply which is inserted in 1. The zone 2a of the insulating layer is provided with a contact hole 7 of rectangular shape and the vertical dimension of which is designated by a in FIG. 1. On the zone 2a is disposed a gate electrode 8 which is constituted by polycrystalline silicon. in the source-drain direction, including a marginal zone which contacts the source zone, are designated by b the gate electrode fills with this marginal zone a part of the contact hole 7 and contacts the source zone 6 which s extends to the upper edge of 7. FIG. 3 shows more clearly that the source zone 6 is constituted by a first part 6a which is located below the contact hole 7, and by a second part 6b which follows the first one, which is located below the couch e 2a.
La zone de canal du transistor à effet de champ se situe entre les zones hachurées 5 et 6, et possède une longueur c (figure 1) Elle est constituée par deux parties latérales 9a et 9b qui sont du type p, et par une partie médiane 9c du type p. Cette dernière partie ne contribue pas au passage du courant par le canal, en sorte que la largeur efficace du canal n'est calculée qu'en fonction des deux parties 9a et 9b mentionnées en premier lieu. On obtient ainsi que la résistance du canal du transistor à effet de champ ou de l'élément de charge, #est notablement aug mentée. The channel zone of the field effect transistor is located between the hatched zones 5 and 6, and has a length c (FIG. 1) It is constituted by two lateral parts 9a and 9b which are of the p type, and by a middle part. 9c of type p. This last part does not contribute to the passage of current through the channel, so that the effective width of the channel is calculated only as a function of the two parts 9a and 9b mentioned first. It is thus obtained that the resistance of the channel of the field effect transistor or of the charging element, # is notably increased.
La figure 4 montre le résultat d'une première partie du procédé de fabrication pour l'élément de charge conforme à l'invention, tel que représenté dans la figure 1. On y a représenté un corps semiconducteur 1 en silicium de conductibilité p, lequel corps semiconducteur est recouvert dsune zone en couche mince 2a qui est située à l'intérieur de la ligne 3 et d'une zone de couche épaisse 2b qui se situe à l'exte- rieur de 3, lesdites zones 2a et 2b faisant partie d'une couche électriquement isolante. En outre, le corps semiconducteur 1 comporte, en-dessous de 2b, une implantation de champ. En partant de cette constitution, on procède, à l'aide d'une première phase opératoire de dopage, à un accroissement du dopage de base en-des-sous de 2a (dopage à enrichissement). Figure 4 shows the result of a first part of the manufacturing process for the charging element according to the invention, as shown in Figure 1. There is shown a semiconductor body 1 of conductivity silicon p, which semiconductor body is covered with a thin layer zone 2a which is located inside the line 3 and with a thick layer zone 2b which is located outside 3, said zones 2a and 2b being part of 'an electrically insulating layer. In addition, the semiconductor body 1 comprises, below 2b, a field layout. Starting from this constitution, we proceed, using a first operational doping phase, to an increase in base doping below 2a (enrichment doping).
Ce faisant, la zone à couche épaisse 2b forme un masque de dopage. Y fait suite une seconde phase opératoire de dopage (figure 5), avec une substance de dopage qui produit une conductibilité qui est opposée à celle du dopage de base. Pour ce faire, on utilise un masque de dopage 10 qui a pour conséquence qu'à l'intérieur de la ligne 10 tracée en traits interrom- pus le dopage à enrichissement obtenu par la phase opératoire antérieure de dopage, ne soit pas influencée. Il se forme les parties 9a et 9b du canal, qui sont de conductibilité n.Selon la figure 6 y fait suite la réalisation du trou de contact 7 et un dépôt, sur toute la surface, d'une couche de silicium polycristallin qui est fortement dopée en n et qui est finalement définie, à l'aide de phases opératoires photolithographiques connues, selon la ligne 11, en sorte que se forme l'électrode de grille 8 (figure 1).In doing so, the thick-film zone 2b forms a doping mask. This is followed by a second operational doping phase (FIG. 5), with a doping substance which produces a conductivity which is opposite to that of the basic doping. To do this, use is made of a doping mask 10 which has the consequence that, inside the line 10 drawn in broken lines, the enrichment doping obtained by the previous operating doping phase is not influenced. The parts 9a and 9b of the channel are formed, which are of conductivity n. According to FIG. 6 follows the realization of the contact hole 7 and a deposit, over the entire surface, of a layer of polycrystalline silicon which is strongly doped at n and which is finally defined, using known photolithographic operating phases, along line 11, so that the gate electrode 8 is formed (FIG. 1).
Déjà pendant le premier dopage prononcé en n, il se forme, en-dessous du trou de contact 7, la première partie 6a de la zone de grille 6 (figure 3). La phase opératoire suivante consiste alors en un dopage prononce en n et sur toute la surface, du type n, dopage grâce auquel se forment la zone de drain 5 et la partie restante de la zone de source 6.Already during the first doping pronounced at n, the first part 6a of the gate area 6 is formed below the contact hole 7 (FIG. 3). The following operating phase then consists of pronounced doping in n and over the entire surface, of the n type, doping by which the drain zone 5 and the remaining part of the source zone 6 are formed.
Selon une autre forme de réalisation de ltele- ment de charge selon la figure 1, on utilise, à la place du masque de dopage 10, un masque de dopage 10' qui est indiqué en traits mixtes dans la figure 5. Ce masque recouvre sur un côté la zone de canal, en sorte que seule se forme une partie gauche 9a du canal, dont la largeur est déterminée par le bord gauche du masque 10', alors que la partie droite du canal 9b est supprimée. Il en résulte l'avantage supplémentaire qui réside dans le fait que le masque 10' (par exemple avec son bord droit) peut être utilisé pour la même phase opératoire lors de la réalisation d'autres éléments de charge qui sont disposés sur le même corps semiconducteur 1, et qui sont voisins de l'élé- ment de charge considéré. According to another embodiment of the charge element according to FIG. 1, a doping mask 10 ′ is used, in place of the doping mask 10, which is indicated in dashed lines in FIG. 5. This mask covers one side the channel area, so that only a left part 9a of the channel is formed, the width of which is determined by the left edge of the mask 10 ', while the right part of the channel 9b is removed. This results in the additional advantage which resides in the fact that the mask 10 ′ (for example with its straight edge) can be used for the same operating phase when producing other load elements which are arranged on the same body. semiconductor 1, and which are neighbors of the charge element considered.
Le transistor a effet de champ selon l'invention peut également être réalisé sans trous de contact 7, et dans ce cas, la grille 8 possèdeune longueur c comme cela est indiqué en traits interrompus dans la figure 1. La partie 6a de la zone de source e#st supprimée et elle est remplacée par une partie 6b qui est augmentée de façon correspondante et qui occupe la totalité de la partie de la surface qui est désignée par 6 dans la figure 1 et qui est représentee avec des hachures. The field effect transistor according to the invention can also be produced without contact holes 7, and in this case, the gate 8 has a length c as indicated by dashed lines in FIG. 1. Part 6a of the area of source e # st removed and it is replaced by a part 6b which is correspondingly increased and which occupies the whole of the part of the surface which is designated by 6 in FIG. 1 and which is represented with hatching.
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823235677 DE3235677A1 (en) | 1982-09-27 | 1982-09-27 | Depletion-type field-effect transistor and method of producing it |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2533752A1 true FR2533752A1 (en) | 1984-03-30 |
| FR2533752B1 FR2533752B1 (en) | 1985-06-28 |
Family
ID=6174237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8314855A Expired FR2533752B1 (en) | 1982-09-27 | 1983-09-19 | DEPLETION TYPE FIELD EFFECT TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE3235677A1 (en) |
| FR (1) | FR2533752B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2288397A1 (en) * | 1974-10-18 | 1976-05-14 | Matsushita Electric Ind Co Ltd | SEMICONDUCTOR MOS TYPE DEVICE |
| US3995172A (en) * | 1975-06-05 | 1976-11-30 | International Business Machines Corporation | Enhancement-and depletion-type field effect transistors connected in parallel |
| DE3146910A1 (en) * | 1981-11-26 | 1983-06-01 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Semiconductor device having a field-effect transistor structure |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4212683A (en) | 1978-03-27 | 1980-07-15 | Ncr Corporation | Method for making narrow channel FET |
| DE2911726C2 (en) * | 1978-03-27 | 1985-08-01 | Ncr Corp., Dayton, Ohio | Process for the production of a field effect transistor |
-
1982
- 1982-09-27 DE DE19823235677 patent/DE3235677A1/en not_active Withdrawn
-
1983
- 1983-09-19 FR FR8314855A patent/FR2533752B1/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2288397A1 (en) * | 1974-10-18 | 1976-05-14 | Matsushita Electric Ind Co Ltd | SEMICONDUCTOR MOS TYPE DEVICE |
| US3995172A (en) * | 1975-06-05 | 1976-11-30 | International Business Machines Corporation | Enhancement-and depletion-type field effect transistors connected in parallel |
| DE3146910A1 (en) * | 1981-11-26 | 1983-06-01 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Semiconductor device having a field-effect transistor structure |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 10, 10 mars 1981, New York K. BERNSTEIN et al. "Four-state memory cell for read-only storage" * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2533752B1 (en) | 1985-06-28 |
| DE3235677A1 (en) | 1984-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068945B1 (en) | Bipolar transistor controlled by field effect having an insulated gate electrode | |
| FR2800908A1 (en) | Silicon-on-insulator semiconducting integrated circuit free from floating body effects includes transistor active region electrically connected to body line via insulated body extension | |
| FR2825834A1 (en) | PROCESS FOR PRODUCING A SEMICONDUCTOR DISOSITIVE | |
| FR2654258A1 (en) | METHOD FOR MANUFACTURING A MITTED TRANSISTOR DEVICE HAVING A REVERSE "T" SHAPE ELECTRODE ELECTRODE | |
| EP0005720A1 (en) | Method of making a field effect transistor with insulated gate and very narrow effective channel | |
| FR2692402A1 (en) | Semiconductor device comprising semiconductor layers of different types of conductivity and manufacturing method. | |
| FR2703512A1 (en) | Structure of a power semiconductor device of the vertical type, normally non-conducting and of the bipolar type. | |
| FR2810161A1 (en) | Electronic memory element comprises floating gate enclosing control gate within u-shaped structure | |
| FR2795555A1 (en) | Making semiconductor assembly for development of advanced semiconductor devices employing silicon-on-nothing architecture, includes fabrication of ordered stack, masking, etching and air-insulation stages | |
| FR2738079A1 (en) | SEMICONDUCTOR DEVICE WITH TRENCH AND MANUFACTURING METHOD | |
| EP1153435A1 (en) | Mos transistor with dynamic threshold voltage equipped with a current limiting device and method for making same | |
| FR2685818A1 (en) | Thin-film transistor for a device forming a semiconductor memory, and method of fabricating it | |
| EP0101120B1 (en) | Semiconductor device comprising a field-effect transistor composed of a plurality of partial transistors mounted in parallel | |
| FR3038133A1 (en) | PHASE CHANGE MEMORY CELL HAVING A COMPACT STRUCTURE | |
| JP2002531950A (en) | Integrated circuit assembly and method of manufacturing the same | |
| FR2533752A1 (en) | Transistor for semiconductor memory flip=flop | |
| FR2496342A1 (en) | SEMICONDUCTOR DEVICE OF THE METAL-OXIDE-SEMICONDUCTOR TYPE AND METHOD FOR MANUFACTURING THE SAME | |
| JP2615016B2 (en) | Method of forming MOS field effect transistor | |
| EP1267413A2 (en) | Lateral power MOSFET | |
| EP0152126B1 (en) | Mesfet field-effect transistors for hyperfrequency applications and process for manufacturing such a transistor | |
| FR2491678A1 (en) | METHOD FOR MANUFACTURING A FIELD EFFECT TRANSISTOR AND DEVICE OBTAINED ACCORDING TO SAID METHOD | |
| EP0019560B1 (en) | Multiple-drain mos transistor logic gates | |
| FR2495380A1 (en) | SEMICONDUCTOR MEMORY DEVICE | |
| EP0065464B1 (en) | Process for manufacturing mos-type integrated circuits | |
| FR3063415A1 (en) | INTEGRATED CIRCUIT WITH IMPROVED RESISTIVE REGION |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |