DE3235677A1 - Depletion-type field-effect transistor and method of producing it - Google Patents

Depletion-type field-effect transistor and method of producing it

Info

Publication number
DE3235677A1
DE3235677A1 DE19823235677 DE3235677A DE3235677A1 DE 3235677 A1 DE3235677 A1 DE 3235677A1 DE 19823235677 DE19823235677 DE 19823235677 DE 3235677 A DE3235677 A DE 3235677A DE 3235677 A1 DE3235677 A1 DE 3235677A1
Authority
DE
Germany
Prior art keywords
region
doping
effect transistor
field effect
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823235677
Other languages
German (de)
Inventor
Karlheinz Dr. 8011 Eglharting Horninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19823235677 priority Critical patent/DE3235677A1/en
Priority to FR8314855A priority patent/FR2533752B1/en
Publication of DE3235677A1 publication Critical patent/DE3235677A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

The invention relates to a depletion-type field-effect transistor on a semiconductor body. As high a channel resistance as possible is required to permit its use as a load element. According to the invention, this is achieved in a simple way in that the channel region is longitudinally divided in the source-drain direction so that at least a first subregion (9a, 9b) is present which has a conduction type opposite to the conduction type of the semiconductor body (1) and, next to it, a second subregion (9c) which is of the same conduction type as the semiconductor body (1). The field of application comprises flip-flop circuit load elements, in particular in semiconductor memories. <IMAGE>

Description

SIEMENS AKTIENGESELLSCHAFT Unser ZeichenSIEMENS AKTIENGESELLSCHAFT Our mark

Berlin -und München VPA 82 P 18 5 9Berlin and Munich VPA 82 P 18 5 9

Feldeffekttransistor des Verarmungstyps 1^d Verfahren zu seiner Herstellung Depletion Type Field Effect Transistor 1 ^ d Method of Its Manufacture

Die Erfindung bezieht sich auf einen Feldeffekttransistor des Yerarmungstyps nach dem Oberbegriff des Patentanspruchs 1 und auf ein Verfahren zu seiner Herstellung«The invention relates to a field effect transistor of the Yerarmung type according to the preamble of the claim 1 and a process for its production «

Derartige Transistoren werden beispielsweise als Lastelemente geschaltet und in die Stromzweige von statischen Speicherzellen eingefügt, die als Flip-Flop-Schaltungen aufgebaut sind.Such transistors are used, for example, as load elements switched and inserted into the current branches of static memory cells, which are called flip-flop circuits are constructed.

Aufgabe der Erfindung ist es, einen Feldeffekttransistor der eingangs angedeuteten Art anzugeben, dessen Kanalwiderstand größer ist als der von vergleichbaren Transistoren, ohne daß hierzu aufwendige oder die benötigte Halbleiterfläche vergrößernde Schaltungsmaßnahmen getroffen werden müssen. Das wird erfindungsgemäß durch eine Ausbildung des Feldeffekttransistors nach dem kennzeichnenden Teil des'Patentanspruchs 1 sowie durch Herstellungsverfahren . gemäß den Patentansprüchen 5 oder 6 erreicht.The object of the invention is to specify a field effect transistor of the type indicated at the beginning, the channel resistance of which is larger than that of comparable transistors without the need for expensive or the required semiconductor area magnifying circuit measures must be taken. According to the invention, this is achieved through training of the field effect transistor according to the characterizing part of patent claim 1 and by manufacturing processes . achieved according to claims 5 or 6.

Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß das im Kanalbereich vorgesehene Gebiet, welches eine die Grunddotierung des Halbleiterkörpers verstärkende Dotierung (Enhancement-Dotierung) aufweist, den Flächenbedarf des Feldeffekttransistors nicht erhöht und in einfacher Weise, d. h. mittels eines zusätzlichen Dotierungsschrittes und einer Abänderung der Dotierungsmaske eines anderen, unabhängig hiervon erforderlichen Dotierungsschrittes vorgesehen werden kann.The advantage that can be achieved with the invention is in particular that the area provided in the canal area, which has a doping (enhancement doping) that reinforces the basic doping of the semiconductor body, the area requirement of the field effect transistor does not increase and in a simple manner, d. H. by means of an additional Doping step and a modification of the doping mask of another, regardless of this required Doping step can be provided.

82P 18 59 OE82P 18 59 OE

Die Ansprüche 2 "bis 4 sind auf bevorzugte Ausgestaltungen und Weiterbildungen der Erfindung gerichtet, die Ansprüche 5 und 6 auf bevorzugte Verfahren zur Herstellung erfindungsgemäßer Transistoren.
5Claims 2 ″ to 4 are directed to preferred configurations and developments of the invention, claims 5 and 6 to preferred methods for producing transistors according to the invention.
5

Die Erfindung wir nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigen:The invention is explained in more detail below with reference to the drawing explained. Show:

Fig. 1 den Entwurf eines erfindungsgemäß ausgebildeten Feldeffekttransistors, der als Lastelement geschaltet ist,1 shows the design of a field effect transistor designed according to the invention, which is connected as a load element is,

Fig. 2 einen Querschnitt längs der Linie II-II in Fig. 1, Fig. 3 einen Querschnitt längs der Linie III-III in Fig.Fig. 2 shows a cross section along the line II-II in Fig. 1, Fig. 3 shows a cross section along the line III-III in Fig.

1 und
Figuren 4 bis 6 einzelne Yerfahrensschritte bei der Herstellung eines erfindungsgemäßen Transistors, ι1 and
Figures 4 to 6 individual process steps in the production of a transistor according to the invention, ι

In Fig. 1 ist ein dotierter Halbleiterkörper T dargestellt, der s. B. aus p-leitendem Silizium besteht. Wie aus Fig. 2 hervorgeht, ist seine Grenzfläche 1a mit einer Schicht aus elektrisch isolierendem Material, z. B. aus SiOp, bedeckt, die in einen Dünnschichtbereich 2a und einen Dickschichtbereich 2b aufgeteilt ist. Die Grenze zwischen beiden verläuft entlang der Linie 3 in Fig. 1. Für den Fall, daß die genannte Schicht aus SiOp besteht, bezeichnet man 2a auch als Gateoxidschicht, 2b als Feldoxidschicht. Unterhalb von 2b ist der Halbleiterkörper T an seiner Grenzfläche 1a mit einer die Grunddotierung ver-; stärkenden Dotierung, z. B. einer sogenannten Feldimplantation 4, versehen.1 shows a doped semiconductor body T which, for example, consists of p-conductive silicon. As As can be seen from Fig. 2, its interface 1a is covered with a layer of electrically insulating material, e.g. B. off SiOp, covered, which is divided into a thin-film region 2a and a thick-film region 2b. The border between the two runs along the line 3 in Fig. 1. In the event that said layer consists of SiOp, 2a is also referred to as a gate oxide layer, 2b as a field oxide layer. The semiconductor body T is below 2b at its interface 1a with a basic doping; strengthening doping, e.g. B. a so-called field implantation 4, provided.

In den Halbleiterkörper 1 sind Halbleitergebiete 5 und 6 eingefügt, die entgegengesetzt zur Grunddotierung von 1 dotiert sind. Im vorliegenden Fall sind diese Gebiete also η-leitend. Sie sind in Fig. 1 der besseren Übersicht wegen schraffiert dargestellt. 5*und 6 bilden das Draingebiet und das Sourcegebiet eines Feldeffekttransistors, wobei eine Verlängerung 5a des Draingebietes als eine inSemiconductor regions 5 and 6 are in the semiconductor body 1 inserted, which are doped opposite to the basic doping of 1. In the present case, then, these areas are η-conductive. They are shown hatched in Fig. 1 for a better overview. 5 * and 6 form the drainage area and the source region of a field effect transistor, an extension 5a of the drain region being an in

TOA 82 P 1 8 5 9 OE TOA 82 P 1 8 5 9 OE

1 eingefügte Zuleitung aufgefaßt werden kann. Der Bereich 2a der Isolierschicht ist mit einem rechteckförmigen Kontaktloch 7 versehen, dessen Tertikaie Abmessung in 3?ig. 1 mit a "bezeichnet ist. Auf dem Bereich 2a ist eine G-ateelektrode 8 angeordnet, die aus polykristallinem Silizium besteht. Ihre Abmessung in Source-Drain-Richtung ist ein- . schließlich einer das Sourcegebiet kontaktierenden Randzone mit b bezeichnet. Die G-ateelektrode füllt mit dieser Randzone einen Teil des Eontaktloches 7 aus und kontaktiert das Sourcegebiet β, das sich ja bis zum oberen Rand γόη 7 erstreckt. Fig. 3 zeigt deutlicher, daß das Sourcegebiet 6 aus einem ersten Teil 6a besteht, der unterhalb des Eontaktloches 7 liegt, und aus einem zweiten Teil 6b, der sich an den ersten anschließt und unterhalb der Schicht 2a liegt.1 inserted supply line can be understood. The region 2a of the insulating layer is provided with a rectangular contact hole 7 provided, whose tertiary dimension in 3 ig. 1 is denoted by a ". On the area 2a is a G-ate electrode 8 arranged, which consists of polycrystalline silicon. Its dimension in the source-drain direction is on. finally, an edge zone contacting the source region is denoted by b. The G-ate electrode fills with this Edge zone from a part of the Eontaktloches 7 and makes contact with the source region β, which is up to the upper edge γόη 7 extends. Fig. 3 shows more clearly that the source region 6 consists of a first part 6a, which lies below the Eontaktloches 7, and of a second part 6b, which adjoins the first and lies below layer 2a.

Das Eanalgebiet des Feldeffekttransistors liegt zwischen den schraffierten Gebieten 5 und 6 und weist eine Länge c auf (Fig. 1). Es besteht aus zwei seitlichen Teilen 9a und 9b, die η-leitend sind, und einem mittleren, p-leitenden Teil 9c. Dieser letztere trägt nicht zum Stromfluß durch den Kanal bei, so daß sich die wirksame Kanalbreite nur nach den beiden erstgenannten Teilen 9a und 9b berechnet. Damit wird erreicht, daß der Kanalwiderstand des Feldeffekttransistors bzw. des Lastelements wesentlich vergrößert wird,The channel area of the field effect transistor lies between the hatched areas 5 and 6 and has a length c on (Fig. 1). It consists of two side parts 9a and 9b, which are η-conductive, and a middle, p-conductive Part 9c. This latter does not contribute to the flow of current through the channel, so that the effective channel width only calculated according to the first two parts 9a and 9b mentioned. This ensures that the channel resistance of the Field effect transistor or the load element is significantly enlarged,

Fig. 4 zeigt das Ergebnis eines ersten Abschnitts des Herst ellungSTerfahrens für das erfindungsgemäße Lastelement nach Fig« 1. Dargestellt ist ein Halbleiterkörper 1 aus p-leitendem Silizium, der mit einem innerhalb der Linie 3 liegenden Dünnschichtbereich 2a und einem außerhalb τοη 3 liegenden Dickschichtbereich 2b einer elektrisch isolierenden Schicht bedeckt ist. Weiterhin weist der Halbleiterkörper 1 unterhalb τοη 2b eine Feldimplantation auf. Hiervon ausgehend ward mit einem ersten Dotierungsschritt die G-runddotierung interhalb von 2a verstärkt (Enhance-Fig. 4 shows the result of a first section of the manufacturing process for the load element according to the invention According to FIG. 1. Shown is a semiconductor body 1 made of p-conductive silicon, which is connected to a semiconductor body 1 within the line 3 lying thin-film region 2a and an outside τοη 3 lying thick film region 2b is covered by an electrically insulating layer. The semiconductor body also has 1 below τοη 2b on a field implantation. This was the starting point for a first doping step the basic doping is increased within 2a (enhancement

¥ΡΑ82Ρ 18 59¥ ΡΑ82Ρ 18 59

ment-Dotierung). Dabei bildet der Dickschiehtbereich 2b eine Dotierungsmaske. Es folgt ein zweiter Dotierungsschritt (Figo 5) mit einem Dotierungsstoff, der eine zu der Grunddotierung entgegengesetzte Leitfähigkeit erzeugt. Dabei wird eine Dotierungsmaske 10 verwendet, die bewirkt, daß innerhalb der gestrichelten Linie 10 die durch den vorherigen Dotierungsschritt erzielte Enhancement-Dotierund nicht beeinflußt wird. Es entstehen die n-leitenden Kanalteile 9a und 9b. Gemäß Fig. 6 folgt das Anbringen des Kontaktloches 7 und ein ganzflächiges Aufbringen einer polykristallinen Siliziumschicht, die stark n-dotiert wird und schließlich mittels an sich bekannter fotolithographischer Schritte gemäß der Linie 11 definiert wird, so daß die Gateelektrode 8 entsteht (Fig. 1)* Bereits während der starken η-Dotierung bildet sich unterhalb des Kontaktloches 7 der erste Teil 6a des Sourcegebietes 6 aus (Fig. 3). Als nächster Schritt erfolgt dann eine ganzflächige starke η-Dotierung, durch die das Draingebiet 5 und der restliche Teil des Sourcegebietes 6 entstehen. ment doping). The thick layer area forms 2b a doping mask. This is followed by a second doping step (FIG. 5) with a dopant, which is one too Generates conductivity opposite to that of the basic doping. A doping mask 10 is used, which has the effect of that within the dashed line 10, the enhancement doping and achieved by the previous doping step is not affected. The n-conductors are created Channel parts 9a and 9b. According to FIG. 6, the contact hole 7 is made and the whole area is applied a polycrystalline silicon layer, which is heavily n-doped and finally by means of known photolithographic Steps according to the line 11 is defined, so that the gate electrode 8 arises (Fig. 1) * Already During the heavy η-doping, the first part 6a of the source region is formed below the contact hole 7 6 from (Fig. 3). The next step is then a full-area, strong η-doping, through which the drain area 5 and the remaining part of the source region 6 arise.

Bei einer anderen Ausführungsform des Lastelements nach Fig. 1 wird anstelle der Dotierungsmaske 10 eine Dotierungsmaske 10' verwendet, die in Fig. 5 strichpunktiert ist. Diese deckt den Kanalbereich einseitig ab, so daß nur ein linksseitiger Kanalteil 9a gebildet wird, dessen Breite dann durch die linke Kante der Maske 10' bestimmt ist, während der rechte Kanalteil 9b entfällt. Hierbei ergibt sich der weitere Vorteil, daß die Maske 10' (z. B.In another embodiment of the load element according to 1, instead of the doping mask 10, a doping mask 10 'is used, which is shown in phantom in FIG is. This covers the channel area on one side, so that only a left-hand channel part 9a is formed, its Width is then determined by the left edge of the mask 10 ', while the right channel part 9b is omitted. Here there is the further advantage that the mask 10 '(e.g.

mit ihrer rechten Kante) für den gleichen Yerfahrensschritt bei der Herstellung weiterer, auf demselben Halbleiterkörper 1 angeordneter, zu dem betrachteten Lastelement benachbarter Lastelemente herangezogen werden kann.with their right edge) for the same process step in the production of further, arranged on the same semiconductor body 1, to the load element under consideration neighboring load elements can be used.

Der Feldeffekttransistor nach der Erfindung kann auch ohne Kontaktloch 7 ausgebildet sein, wobei das Gate 8 eine Länge c aufweist, wie in Fig. 1 gestrichelt angedeu-The field effect transistor according to the invention can also be formed without a contact hole 7, the gate 8 has a length c, as indicated by dashed lines in FIG.

TTA 82 P 1 859OETTA 82 P 1 859OE

tet ist. Der Seil 6a des SoureegeMetes entfällt hierbei ■und wird durch, den entsprechend vergrößerten Teil 6b ersetzt, der dann den gesamten in Fig. 1 mit 6 bezeichneten lind schraffierten ZLächenanteil einnimmt.is tet. The rope 6a of the SoureegeMetes is omitted here ■ and is replaced by the correspondingly enlarged part 6b, which then occupies the entire area indicated by 6 in FIG. 1 and hatched.

β Patentansprüche
6 Pigurenβ claims
6 Piguren

LeerseiteBlank page

Claims (1)

^^ 82 P 18 5 982 P 18 5 9 PatentansprücheClaims 1, !Feldeffekttransistor des Yerarraungstyps, "bestehend aus einem Sourcegebiet und einem Braingebiet, die in einen Halbleiterkörper eines ersten Leitungstyps eingefügt sind •und den zweiten Leitungstyp aufweisen, und aus einer G-ate elektrode, die das Kanalgebiet zwischen dem Sourcegebiet und dem Drainge~biet überdeckt und durch eine dünne elektrisch isolierende Schicht von dem Kanalgebiet getrennt ist, dadurch gekennzeichnet, daß das Kanalgebiet in Source-Drain-Richtung längsgeteilt ist, so daß wenigstens ein erstes Teilgebiet (9a, 9b) vorhanden ist, das einen zu dem Leitungstyp des Halbleiterkörpers (1) entgegengesetzten leitungstyp aufweist, und daneben ein zweites !eilgebiet (9c), das denselben Leitungstyp wie der Halbleiterkörper (1) besitzt.1,! Field effect transistor of the Yerarraung type, "consisting of a source region and a brain region which are inserted into a semiconductor body of a first conductivity type • and have the second line type, and from a G-ate electrode, which covers the channel region between the source region and the drain region, and a thin electrical electrode insulating layer is separated from the channel region, characterized in that the channel region is divided longitudinally in the source-drain direction is, so that at least a first sub-region (9a, 9b) is present, the one corresponding to the conductivity type of the semiconductor body (1) has the opposite conduction type, and next to it a second partial area (9c) which has the same Conduction type like the semiconductor body (1) possesses. 2ο Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet , daß zwei an den seitlichen Rändern des Kanalgebiets liegende erste Teilgebiete (9a, 9b) Torgesehen sind, die durch ein zweites Teilgebiet (9c) voneinander getrennt sind.2ο field effect transistor according to claim 1, characterized characterized in that two first sub-regions lying on the lateral edges of the channel region (9a, 9b) goals are seen, which are separated from one another by a second sub-area (9c). 3· Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß das Kanalgebiet in ein erstes und ein zweites Teilgebiet aufgeteilt ist.3 · field effect transistor according to claim 1, characterized characterized in that the channel area is divided into a first and a second sub-area. 4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß oberhalb des Sourcegebietes (6) ein Kontaktloch (7) in der dünnen elektrisch isolierenden Schicht vorgesehen ist, das wenigstens teilweise von der G-ateelektrode (8) ausgefüllt wird.4. Field effect transistor according to one of claims 1 to 3, characterized in that above a contact hole (7) is provided in the thin electrically insulating layer of the source region (6), which is at least partially filled by the G-ate electrode (8) will. 5. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 1, dadurch gekennzeich net, daß auf e'.nem mit einer G-runddotierung versehe-5. Method of manufacturing a field effect transistor according to claim 1, characterized net that on e'.nem with a basic endowment BAD ORIGINALBATH ORIGINAL 82 P 1 8 5 9 OE82 P 1 8 5 9 OE neu Halbleiterkörper (1) an einer Grenzfläche■(1a) eine aus einem Dünnschichtbereich. (2a) und einem Dickschichtbereich (2b) bestehende elektrisch isolierende Schicht aufgebracht wird, wobei der Dünnschichtbereich (2a) einen streifenartigen !eil aufweist, daß eine erste ganzflächige Dotierung mit einem Dotierstoff, der eine der G-runddotierung entsprechende,erste Leitfähigkeit erzeugt, vorgenommen wird, daß anschließend eine zweite Dotierung mit einem Dotierstoff, der eine zweite Leitfähigkeit erzeugt, Torgenommen wird, wobei eine Dotierungsmaske (10) verwendet wird, die einen in Längsrichtung verlaufenden Teilbereich des streifenartigen Teils des Dünnschichtbereiches (2a) abdeckt, daß eine Schicht aus polykristallinem Silizium ganzflächig aufgebracht und mit einem Dotierstoff stärkt dotiert wird, daß aus der letztgenannten Schicht mittels fotolitographischer Schritte oberhalb des streifenartigen Teils (2a) die Gateelektrode definiert wird und daß schließlich eine ganzflächige Dotierung mit einem die zweite Leitfähigkeit erzeugenden Dotierstoff zur BiI-dung des Source- und Draingebietes (5 und 6) erfolgte new semiconductor body (1) at an interface ■ (1a) one from a thin-film region. (2a) and a thick-film region (2b) existing electrically insulating layer is applied, the thin-film region (2a) having a strip-like part that a first full-area doping with a dopant that generates a first conductivity corresponding to the G-round doping is carried out is that then a second doping with a dopant that produces a second conductivity, is taken, a doping mask (10) is used, which covers a longitudinal portion of the strip-like part of the thin-film region (2a), that a layer of polycrystalline Silicon is applied over the entire surface and doped with a dopant to a greater extent, that the gate electrode is defined from the last-mentioned layer by means of photolithographic steps above the strip-like part (2a) and that finally a full-surface doping with a dopant that generates the second conductivity to form the source and drainage area (5 and 6) 6. Verfahren nach Anspruch 5 zur Herstellung eines Feldeffekttransistors nach .Anspruch 4, dadurch gekennzeichnet , daß nach der zweiten Dotierung ein Kontaktloch (7) in dem streifenartigen Teil des Dünnschichtbereiches (2a) vorgesehen wird und daß die starke Dotierung der polykristallinen Schicht mit einem Dotierstoff vorgenommen wird, der die zweite Leitfähigkeit erzeugt. 6. The method according to claim 5 for producing a field effect transistor according to .spruch 4, thereby characterized in that after the second doping a contact hole (7) is provided in the strip-like part of the thin-film region (2a) and that the heavy doping of the polycrystalline layer is made with a dopant that produces the second conductivity.
DE19823235677 1982-09-27 1982-09-27 Depletion-type field-effect transistor and method of producing it Withdrawn DE3235677A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19823235677 DE3235677A1 (en) 1982-09-27 1982-09-27 Depletion-type field-effect transistor and method of producing it
FR8314855A FR2533752B1 (en) 1982-09-27 1983-09-19 DEPLETION TYPE FIELD EFFECT TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823235677 DE3235677A1 (en) 1982-09-27 1982-09-27 Depletion-type field-effect transistor and method of producing it

Publications (1)

Publication Number Publication Date
DE3235677A1 true DE3235677A1 (en) 1984-03-29

Family

ID=6174237

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823235677 Withdrawn DE3235677A1 (en) 1982-09-27 1982-09-27 Depletion-type field-effect transistor and method of producing it

Country Status (2)

Country Link
DE (1) DE3235677A1 (en)
FR (1) FR2533752B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995172A (en) * 1975-06-05 1976-11-30 International Business Machines Corporation Enhancement-and depletion-type field effect transistors connected in parallel
DE2911726A1 (en) * 1978-03-27 1979-10-11 Ncr Co Narrow channel FET mfr. - includes etching field oxide beneath photoresist mask to form wide aperture through which substrate is depletion implanted
US4212683A (en) 1978-03-27 1980-07-15 Ncr Corporation Method for making narrow channel FET

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1527773A (en) * 1974-10-18 1978-10-11 Matsushita Electric Ind Co Ltd Mos type semiconductor device
DE3146910A1 (en) * 1981-11-26 1983-06-01 Philips Patentverwaltung Gmbh, 2000 Hamburg Semiconductor device having a field-effect transistor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995172A (en) * 1975-06-05 1976-11-30 International Business Machines Corporation Enhancement-and depletion-type field effect transistors connected in parallel
DE2911726A1 (en) * 1978-03-27 1979-10-11 Ncr Co Narrow channel FET mfr. - includes etching field oxide beneath photoresist mask to form wide aperture through which substrate is depletion implanted
US4212683A (en) 1978-03-27 1980-07-15 Ncr Corporation Method for making narrow channel FET

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z: IBM Techn.Discl.Bull., Bd.22., 1980, S.4144,4145 *
US-Z: IBM Techn.Discl.Bull., Bd.24., 1981, S.3642-3644 *
US-Z: IEEE J.Solid-State Circuits, Bd.SC-11, 1976, S.443 *

Also Published As

Publication number Publication date
FR2533752B1 (en) 1985-06-28
FR2533752A1 (en) 1984-03-30

Similar Documents

Publication Publication Date Title
DE2930630C2 (en) Semiconductor component and method for its manufacture
DE3123876C2 (en) Non-volatile semiconductor memory device
DE69331793T2 (en) Integrated power semiconductor circuit component with uniform electrical field distribution
DE2903534A1 (en) FIELD EFFECT TRANSISTOR
DE3601326A1 (en) SEMICONDUCTORS, PARTICULARLY HIGH VOLTAGE MOS FIELD EFFECT SEMICONDUCTORS
EP0033003B1 (en) Double diffused mos field-effect-transistor and process for its manufacture
DE2312413B2 (en) METHOD OF PRODUCING A MATRIX CIRCUIT
DE19623846A1 (en) SOI-MOS transistor structure
DE2408527A1 (en) ARRANGEMENT WITH CONDUCTOR TRACKS AT DIFFERENT LEVELS AND WITH CONNECTIONS BETWEEN THESE CONDUCTOR TRACKS
DE3021042C2 (en) High breakdown voltage resistance element for integrated circuits
DE3930016A1 (en) SEMICONDUCTOR DEVICE WITH FIELD SHIELD SEPARATION
DE2704647A1 (en) RESISTANCE WITH CONTROLLED ADJUSTABLE SIZE
DE1614300B2 (en) Field effect transistor with isolated control electrode
DE102013215378B4 (en) Lateral high voltage transistor and process for its manufacture
DE102006061172A1 (en) Metal oxide semiconductor transistor with small width
DE2044027A1 (en) Semiconductor arrangement for suppressing the formation of interference MOSFETs in integrated circuits
DE3124283A1 (en) SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF
DE1464395A1 (en) Field effect transistor
DE3932445C2 (en) Complementary semiconductor device with an improved isolation area
DE19525576B4 (en) Method for producing a thin-film transistor
DE2842589A1 (en) FIELD EFFECT TRANSISTOR WITH REDUCED SUBSTRATE CONTROL OF CHANNEL WIDTH
DE3139169C2 (en)
DE3230067A1 (en) PERMANENT STORAGE DEVICE
DE3330026A1 (en) INTEGRATED RS FLIPFLOP CIRCUIT
DE2451364C2 (en) Digitally controllable MOS field effect capacitor

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee