FR2530383A1 - Monolithic integrated circuit comprising a Schottky logic section and a programmable memory with fuses - Google Patents

Monolithic integrated circuit comprising a Schottky logic section and a programmable memory with fuses Download PDF

Info

Publication number
FR2530383A1
FR2530383A1 FR8212287A FR8212287A FR2530383A1 FR 2530383 A1 FR2530383 A1 FR 2530383A1 FR 8212287 A FR8212287 A FR 8212287A FR 8212287 A FR8212287 A FR 8212287A FR 2530383 A1 FR2530383 A1 FR 2530383A1
Authority
FR
France
Prior art keywords
layer
tiw
integrated circuit
schottky
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8212287A
Other languages
French (fr)
Inventor
Marcel Roche
Daniel Lucas
Herve Rousseau-Dumarcet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8212287A priority Critical patent/FR2530383A1/en
Publication of FR2530383A1 publication Critical patent/FR2530383A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

In this integrated circuit, the same layer 5, serving as a diffusion barrier with respect to a layer of metallisation 4 for a Schottky contact 3, serves at fuse locations 6. According to the invention, the stop layer is a layer of tungsten titanium sprayed in the presence of nitrogen.

Description

CIRCUIT INTEGRE MONOLITHIQUE COMPRENANT UNE PARTIE LOGIQUE
SCHOTTKY ET UNE MEMOIRE PROGRAMMABLE A FUSIBLES.
MONOLITHIC INTEGRATED CIRCUIT COMPRISING A LOGICAL PART
SCHOTTKY AND A PROGRAMMABLE FUSE MEMORY.

La présente invention concerne le domaine des circuits intégrés monolithiques à memoire programmable, et plus particulièrement de tels circuits dans lesquels la partie logique est à contact Schottky, par exemple les circuits de la famille TTL
LS (Transistor Transistor Logic Low Power Schottky).
The present invention relates to the field of monolithic integrated circuits with programmable memory, and more particularly to such circuits in which the logic part is with Schottky contact, for example circuits of the TTL family.
LS (Transistor Transistor Logic Low Power Schottky).

Usuellement, les mémoires programmables (PROM) à fusibles contiennent comme éléments fusibles des éléments à base de nickel chrome. Ainsi, si l'on veut combiner sous forme monolithique un circuit logique et une PROM a fusibles, il est nécessaire, en plus des étapes métallurgiques propres à la formation de contacts du circuit logique, de prévoir des opérations métallurgiques complémentaires pour former des couches de nickel chrome de configuration souhaitée. Cela complique considérablement les processus de fabrication et aboutit éventuellement à des solutions difficilement compatibles métallurgiquement (températures de fabrication incompatibles, création d'effets de pile, corrosion des métaux,...). Usually, programmable fuse memories (PROM) contain nickel chromium-based elements as fuse elements. Thus, if one wants to combine in monolithic form a logic circuit and a PROM with fuses, it is necessary, in addition to the metallurgical steps specific to the formation of contacts of the logic circuit, to provide additional metallurgical operations to form layers of nickel chrome of desired configuration. This considerably complicates the manufacturing processes and eventually leads to solutions that are difficult to metallurgically compatible (incompatible manufacturing temperatures, creation of stack effects, corrosion of metals, etc.).

Ainsi, un objet de la présente invention est de prévoir un circuit intégré monolithique combinant un circuit logique et une PROM à fusibles sans exiger d'étape métallurgique supplémentaire par rapport à celles exigées pour la fabrication du seul circuit logique. Thus, an object of the present invention is to provide a monolithic integrated circuit combining a logic circuit and a fused PROM without requiring an additional metallurgical step compared to those required for the manufacture of the logic circuit alone.

D'autre part, il est souhaitable que les éléments fusibles soient isolés thermiquement aussi bien que possible. Pour ce faire, on propose de disposer dans l'air la portion de fusible portée à haute température. On the other hand, it is desirable that the fusible elements be thermally insulated as well as possible. To do this, it is proposed to arrange in the air the portion of fuse brought to high temperature.

Ainsi, un autre objet de la présente invention est de prévoir un procédé de fabrication d'une structure particulière de disposition dans l'air d'un fusible dans des structures intégrées monolithiques où il est prévu des couches de silicium polycristallin. Thus, another object of the present invention is to provide a method of manufacturing a particular structure for the arrangement in the air of a fuse in monolithic integrated structures where there are provided layers of polycrystalline silicon.

Pour atteindre ces objets, l'invention consiste à uti liser des portions de la couche d'arrêt existant entre une métallisation Schottky et une métallisation de contact comme éléments fusibles. Pour cela, la présente Invention prévoit de choisir une couche d'arrêt constituée d'un pseudo-alliage titane
tungstène dopé à l'azote. On entend par dopé à l'azote le fait que la couche de titane tungstène comprend des inclusions d'atomes d'azote par suite du processus de pulvérisation de cette métallisation de titane tungstène en présence d'azote, et de préférence dans une atmosphère d'argon et d'azote. Cette couche dopée sera appelée couche de TiW-N.
To achieve these objects, the invention consists in using portions of the barrier layer existing between a Schottky metallization and a contact metallization as fusible elements. For this, the present invention provides for choosing a barrier layer consisting of a titanium pseudo-alloy
nitrogen-doped tungsten. The term “doped with nitrogen” is understood to mean the fact that the layer of tungsten titanium comprises inclusions of nitrogen atoms as a result of the spraying process of this metallization of tungsten titanium in the presence of nitrogen, and preferably in an atmosphere of 'argon and nitrogen. This doped layer will be called TiW-N layer.

Selon un autre aspect, la présente invention consiste en un procédé de fabrication d'un circuit intégré comprenant une couche de TiW-N reposant sur une couche de silicium polycristallin découpée par attaque chimique selon le profil de la couche de TiW-N, cette attaque chimique etant poursuivie pour qu'il se produise une attaque supplémentaire du silicium polycristallin sous le TiW-N de sorte que les parties rétrécies de la couche de TiW-N, correspondant à des zones de fusible, se trouvent en l'air. According to another aspect, the present invention consists of a method of manufacturing an integrated circuit comprising a layer of TiW-N resting on a layer of polycrystalline silicon cut by chemical attack according to the profile of the layer of TiW-N, this attack chemical being continued so that there occurs an additional attack of polycrystalline silicon under the TiW-N so that the narrowed parts of the layer of TiW-N, corresponding to fuse zones, are in the air.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes-parmi lesquelles
- la figure 1 est une vue en coupe d'un premier mode de réalisation de la présente invention, et
- les figures 2A à 2F sont des vues en coupe et en perspective d'étapes successives de fabrication d'un deuxième mode de réalisation de la présente invention.
These objects, characteristics and advantages as well as others of the present invention will be explained in more detail in the following description of particular embodiments made in relation to the attached figures, among which
FIG. 1 is a sectional view of a first embodiment of the present invention, and
- Figures 2A to 2F are sectional and perspective views of successive stages of manufacture of a second embodiment of the present invention.

La figure 1 représente dans sa partie gauche (I) un con
tact Schottky sur une tranche semiconductrice et dans sa partie droite (II) un élément de fusible.
Figure 1 shows in its left part (I) a con
tact Schottky on a semiconductor wafer and in its right part (II) a fuse element.

La partie gauche (I) de la figure 1 représente des
couches métallurgiques typiques liées à l'existence de structures
à contact Schottky. La référence 1 désigne un substrat de sili
cium. La référence 2 désigne une couche d'oxyde. Dans une fenêtre ménagée dans la couche d'oxyde, on dépose et on allie éventuelle ment une couche d'un métal 3 destiné à établir le contact Schottky avec une portion peu dopée de la tranche de silicium 1. Cette couche 3 peut par exemple être constituée d'un alliage platine/silicium < PtSi) ou tout autre métal susceptible de former un siliciure tel que Pd, Ti, W, Mo, Cr, V. Il s'agit ensuite d'établir une connexion avec la couche de contact Schottky 3.Si l'on établit directement cette connexion avec une couche d'aluminium 4, l'aluminium étant l'un des matériaux les plus couramment utilisés en connectique de circuits intégrés, il se produit des phénomènes de diffusion de l'aluminium vers le silicium à travers la couche de PtSi et des remontées du silicium vers l'aluminium. Il en résulte une dégradation rapide du contact
Schottky don#t les caractéristiques se modifient. Ainsi, il est usuel de prévoir entre la couche de contact Schottky 3 et la couche de connexion 4 une couche d'arrêt 5 évitant les diffusions métalliques.
The left part (I) of figure 1 represents
typical metallurgical layers linked to the existence of structures
to Schottky contact. Reference 1 designates a sili substrate
cium. Reference 2 designates an oxide layer. In a window formed in the oxide layer, a layer of metal 3 intended to establish Schottky contact is deposited and optionally combined with a lightly doped portion of the silicon wafer 1. This layer 3 can for example be consisting of a platinum / silicon alloy (PtSi) or any other metal capable of forming a silicide such as Pd, Ti, W, Mo, Cr, V. It is then a question of establishing a connection with the Schottky contact layer 3.If this connection is made directly with an aluminum layer 4, aluminum being one of the most commonly used materials in integrated circuit connections, diffusion phenomena occur from aluminum to the silicon through the PtSi layer and from the silicon to the aluminum. This results in rapid degradation of contact
Schottky don # t the characteristics change. Thus, it is usual to provide between the Schottky contact layer 3 and the connection layer 4 a stop layer 5 avoiding metallic diffusions.

Parmi les couches d'arrêt 5 utilisables, on trouve dans des réalisations antérieures des~ couches de TiW (usuellement 10% en poids de titane et 90% en poids de tungstène déposés par pulvérisation cathodique sous atmosphère d'argon). De telles couches, pour présenter une capacité de blocage de diffusion métallique satisfaisante doivent avoir une épaisseur au moins égale à environ 1500 angströms. Cette épaisseur est trop importante, étant donné la résistivité du TiW (60 à 90 microhmscentimètres), pour permettre de fabriquer un fusible que l'on puisse détruire par un courant d'intensite raisonnable. Among the stop layers 5 which can be used, there are in previous embodiments ~ TiW layers (usually 10% by weight of titanium and 90% by weight of tungsten deposited by sputtering under an argon atmosphere). Such layers, in order to have a satisfactory metallic diffusion blocking capacity, must have a thickness at least equal to approximately 1500 angstroms. This thickness is too large, given the resistivity of the TiW (60 to 90 microhmscentimeters), to allow the manufacture of a fuse which can be destroyed by a current of reasonable intensity.

Par contre, il a été proposé par certains auteurs (Nowicki et al, Thin Solid Films,53 < 19,78) pages 195-205), d'améliorer les caractéristiques d'arret de la couche de TiW en effectuant la pulvérisation en présence d'argon et d'azote, ce qui introduit des inclusions d'azote dans la couche de TiW. On the other hand, it has been proposed by certain authors (Nowicki et al, Thin Solid Films, 53 <19.78) pages 195-205), to improve the stopping characteristics of the TiW layer by spraying in the presence argon and nitrogen, which introduces nitrogen inclusions in the TiW layer.

Toutefois un inconvénient de cette technique en ce qui concerne les diodes Schottky est que la résistivité du TiW augmente considérablement et passe à des valeurs de l'ordre de 100 a 500 microhms-centimètres, ce qui augmente la valeur de la résistance série de la diode. La présente invention vise précisément à tirer parti de cet inconvénient en utilisant une couche de TiW-N plus résistive pour former un fusible comme cela est représenté dans la partie droite de la figure 1. En outre cette couche de TiW-N peut être plus mince que les couches de
TiW classiques.On notera que la couche de TiW-N peut être gravée par attaque chimique avant le dépôt de la couche d'aluminium 4 mais, il est préféré selon la présente invention de déposer uniformément la couche de TiR 5 puis la couche d'aluminium 4, de graver ces deux couches ensemble pour former des bandes d'aluminium reposant sur du TiW et ensuite seulement de graver, aux emplacements 6 ou l'on souhaite former les fusibles, la couche d'aluminium au moyen d'un produit sélectif vis à vis de TiW et de Si02.
However, a disadvantage of this technique with regard to Schottky diodes is that the resistivity of TiW increases considerably and passes to values of the order of 100 to 500 microhms-centimeters, which increases the value of the series resistance of the diode. . The present invention aims precisely to take advantage of this drawback by using a more resistive TiW-N layer to form a fuse as shown in the right part of FIG. 1. In addition, this TiW-N layer can be thinner that the layers of
TiW classics. It will be noted that the TiW-N layer can be etched by chemical attack before the deposition of the aluminum layer 4 but, it is preferred according to the present invention to uniformly deposit the TiR 5 layer and then the layer of aluminum 4, to etch these two layers together to form aluminum strips resting on TiW and then only to etch, at locations 6 where it is desired to form the fuses, the aluminum layer by means of a selective product with respect to TiW and Si02.

En vue de dessus la portion de fusible 6 pourra par exemple avoir une longueur de l'ordre de 2 microns pour une largeur de 1 micron, ctest-à-dire que les bandes d'aluminium et de
TiW seront gravées à une largeur de tordre du micron et que les découpes dans l'aluminium seul auront les largeurs de l'ordre de 2 microns.
In top view, the portion of fuse 6 may for example have a length of the order of 2 microns for a width of 1 micron, that is to say that the strips of aluminum and
TiW will be engraved to a twist width of one micron and that the cuts in aluminum alone will have widths of the order of 2 microns.

Les figures 2A à 2F representent des étapes successives de fabrication d'un mode particulier de réalisation de la présente invention #dans lequel on vise à fabriquer un circuit intégré monolithique comprenant sur l'une au moins de ses faces des zones où l'on établit un contact ohmique avec le semiconducteur, des zones où-l'on établit un contact Schottky avec ce semiconducteur, et des fusibles. FIGS. 2A to 2F represent successive stages in the manufacture of a particular embodiment of the present invention #in which one aims to manufacture a monolithic integrated circuit comprising on at least one of its faces zones where one establishes ohmic contact with the semiconductor, areas where a Schottky contact is established with this semiconductor, and fuses.

La figure 2A représente très schématiquement une portion de la surface supérieure d'un circuit intégré monolithique. A titre d'exemple, on a représenté une couche 10 de type N représentée dans la figure comme un substrat, mais correspondant généralement en fait à une couche épitaxiée formée sur un substrat de type P. Dans cette couche 10, on a forme des zones de type P 11 et 12, par exemple par diffusion. De façon classique, dans les circuits intégrés bipolaires, il est prévu des diffusions profondes 13 de type P+ destinées à rejoindre le substrat sur lequel est formée la couche épitaxiée pour former des murs d'isolement. La surface semiconductrice est recouverte d'une couche de silice (SiO2) 14 ouverte en certains emplacements 15. FIG. 2A very schematically represents a portion of the upper surface of a monolithic integrated circuit. By way of example, a layer 10 of type N is represented in the figure as a substrate, but generally corresponding in fact to an epitaxial layer formed on a substrate of type P. In this layer 10, zones are formed P-type 11 and 12, for example by diffusion. Conventionally, in bipolar integrated circuits, deep diffusions 13 of the P + type are provided intended to join the substrate on which the epitaxial layer is formed to form isolation walls. The semiconductor surface is covered with a layer of silica (SiO2) 14 open at certain locations 15.

-Comme le représente la figure 2B, on dépose ensuite sur la tranche en cours de traitement une couche de silicium polycristallin 16, qui repose sur la couche de SiO2 14 et vient en contact avec le semiconducteur aux emplacements 15 ou cette couche de SiO2 a été ouverte. La couche de silicium polycristallin est généralement recouverte d'une mince couche de silice 17 et est localisée par photogravure et attaque chimique ou tout autre moyen connu (lift off...). Cette couche de silicium polycristallin 16 peut être fortement dopée de type Nf et servir de source de dopant pour former dans la tranche semiconductrice des zones 18 de type au au niveau des ouvertures 15. -As shown in FIG. 2B, a layer of polycrystalline silicon 16 is deposited on the wafer being treated, which rests on the layer of SiO2 14 and comes into contact with the semiconductor at locations 15 where this layer of SiO2 has been opened. The layer of polycrystalline silicon is generally covered with a thin layer of silica 17 and is localized by photogravure and chemical attack or any other known means (lift off ...). This polycrystalline silicon layer 16 can be heavily doped with the Nf type and serve as a source of dopant to form in the semiconductor wafer zones 18 of the type at the level of the openings 15.

Comme le représente la figure 2C, on peut ensuite former en certains emplacements choisis, des contacts Schottky, par exemple en déposant et en alliant une couche de platine avec la surface semiconductrice. Dans le cas de la figure, cette couche de siliciure de platine 19 est formée à la limite entre une couche 12 de type P et la couche 10 de type N. On peut ainsi obtenir un contact ohmique avec une base et un contact Schottky avec un collec- teur, la couche 10 de type N étant faiblement dopée. As shown in FIG. 2C, Schottky contacts can then be formed in certain selected locations, for example by depositing and alloying a layer of platinum with the semiconductor surface. In the case of the figure, this layer of platinum silicide 19 is formed at the boundary between a layer 12 of type P and layer 10 of type N. It is thus possible to obtain an ohmic contact with a base and a Schottky contact with a collector, the N-type layer 10 being lightly doped.

Lors des étapes dont le résultat est illustré en figure 2D, on enlève d'abord la couche de silice 17 formée sur la couche de silicium polycristallin 16 et lton dépose uniformément une couche de TiW 20. Comme cela a été exposé precedemment, cette couche peut être en fait du TiW-N qui présente de meilleures caractéristiques de couche d'arrêt dans les zones de diode
Schottky et de meilleures caractéristiques de résistivité dans leszones où l'on souhaite que cette couche soit utilisée comme fusible. En outre, on dépose et on découpe une couche d'aluminium dont trois bandes 21, 22 et 23 sont représentées sur la figure.
During the steps, the result of which is illustrated in FIG. 2D, the layer of silica 17 formed on the polycrystalline silicon layer 16 is first removed and a layer of TiW 20 is deposited uniformly. As has been explained above, this layer can actually be TiW-N which has better barrier layer characteristics in the diode areas
Schottky and better resistivity characteristics in areas where it is desired that this layer be used as a fuse. In addition, an aluminum layer is deposited and cut, three bands 21, 22 and 23 of which are shown in the figure.

Ensuite, comme le montre la figure 2E, on grave la couche 20 de TiW-N pour former notamment des emplacements rétrécis 25 au niveau desquels le fusible est susceptible de fondre. Dans la figure, cette zone de fusible 25 se trouve entre les bandes d'aluminium 21 et 22.  Then, as shown in FIG. 2E, the layer 20 of TiW-N is etched in particular to form narrowed locations 25 at the level of which the fuse is liable to melt. In the figure, this fuse zone 25 is located between the aluminum strips 21 and 22.

Enfin, dans une dernière étape illustrée en figure 2F, on grave le silicium polycristallin en utilisant comme masque la couche de TiW-N. Cette gravure est poursuivie suffisamment longtemps pour attaquer partiellement le silicium polycristallin sous les bords de la couche de TiW-N. Ainsi, au niveau du rétrécissement 25 de la couche 20 de TiW-N, le silicium polycristallin sousjacent est complètement enlevé. En conséquence, la zone rétrécie se trouve en l'air et forme un pont entre deux portions de silicium polycristallin 16. Finally, in a last step illustrated in FIG. 2F, the polycrystalline silicon is etched using the TiW-N layer as a mask. This etching is continued long enough to partially attack the polycrystalline silicon under the edges of the TiW-N layer. Thus, at the level of the shrinkage 25 of the layer 20 of TiW-N, the underlying polycrystalline silicon is completely removed. Consequently, the narrowed zone is in the air and forms a bridge between two portions of polycrystalline silicon 16.

Cette structure présente de nombreux avantages. D'une part, le fait que la partie rétrécie servant de fusible de la couche de Ti-N-W se trouve en l'air assure un meilleur isolement thermique de cette portion et favorise sa fusion quand cela est souhaite. D'autre part, aux autres emplacements, la couche de
TiW-N repose sur une couche de silicium polycristallin et ainsi on profite pour l'amenée de courant vers la zone fusible de la conductibilité du silicium polycristallin qui est meilleure que celle du TiW-N, notamment si on tient compte des ordres de grandeur pratique des épaisseurs des couches qui sont de l'ordre de 2000 angströms pour la couche de silicium polycristallin, et de 1000 angströms pour la couche de TiW-N. La largeur de la zone rétrécie servant de fusible peut être de l'ordre de 1 à 2 microns.
This structure has many advantages. On the one hand, the fact that the narrowed part serving as a fuse for the Ti-NW layer is in the air ensures better thermal insulation of this portion and promotes its melting when desired. On the other hand, at the other locations, the layer of
TiW-N rests on a layer of polycrystalline silicon and thus we take advantage of the conductivity of polycrystalline silicon which is better than that of TiW-N for current supply to the fusible zone, in particular if we take into account practical orders of magnitude layer thicknesses which are of the order of 2000 angstroms for the polycrystalline silicon layer, and 1000 angstroms for the TiW-N layer. The width of the narrowed area serving as a fuse can be of the order of 1 to 2 microns.

Ainsi, le TiW-N joue un double rôle de couche d'arrêt et de fusible et, de même, le silicium polycristallin joue un triple rôle, à savoir de source de diffusion pour la formation des zones de type N+, de contact ohmique sur les zones vers lesquelles on souhaite un contact ohmique tel que la zone 18 de la figure 2F, et de couche de conduction pour amener le courant vers les zones fusible 25. Thus, TiW-N plays a double role of barrier layer and fuse and, similarly, polycrystalline silicon plays a triple role, namely of diffusion source for the formation of N + type zones, of ohmic contact on the zones to which an ohmic contact such as zone 18 of FIG. 2F is desired, and of a conduction layer for bringing the current to the fuse zones 25.

La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits ci-dessus ; elle en inclut les diverses variantes et generalisations comprises dans le domaine des revendications ci-après.  The present invention is not limited to the embodiments which have been explicitly described above; it includes the various variants and generalizations thereof included in the field of claims below.

Claims (3)

REVENDICATIONS 1. Circuit intégré comprenant des contacts Schottky séparés d'une métallisation de connexion en aluminium par une métallisation de titane tungstène (TiW) servant de couche d'arrêt, caractérisé en ce que la couche de titane tungstène contient de l'azote et en ce qu'elle s'étend d'une part sur les contacts 1. Integrated circuit comprising Schottky contacts separated from an aluminum connection metallization by a metallization of tungsten titanium (TiW) serving as a stop layer, characterized in that the layer of tungsten titanium contains nitrogen and in this that it extends on the one hand to the contacts Schottky, d'autre part sur des parties isolées de la surface de la tranche où elle sert à former des fusibles.Schottky, on the other hand on isolated parts of the surface of the wafer where it is used to form fuses. 2. Circuit intégré selon-la revendication 1 caractérisé en ce que les contacts Schottky sont constitues de siliciure de platine formé sur du silicium peu dopé et en ce que la couche de connexion vis à vis de laquelle la couche d'arrêt sert de barrière de diffusion est constituée d'aluminium. 2. Integrated circuit according to claim 1 characterized in that the Schottky contacts consist of platinum silicide formed on lightly doped silicon and in that the connection layer with respect to which the stop layer serves as a barrier diffusion consists of aluminum. 3. Circuit intégré selon l'une des revendications 1 ou 2, caractérisé en ce que la couche de titane tungstène dopée à l'azote repose sur une couche de silicium polycristallin fortement dopé sauf aux emplacements où cette couche de TiW-N est rétrécie pour former fusible, emplacements auxquels cette couche de TiW-N est en l'air.  3. Integrated circuit according to one of claims 1 or 2, characterized in that the layer of tungsten titanium doped with nitrogen rests on a layer of highly doped polycrystalline silicon except at the locations where this layer of TiW-N is shrunk to form a fuse, locations where this layer of TiW-N is in the air.
FR8212287A 1982-07-13 1982-07-13 Monolithic integrated circuit comprising a Schottky logic section and a programmable memory with fuses Withdrawn FR2530383A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8212287A FR2530383A1 (en) 1982-07-13 1982-07-13 Monolithic integrated circuit comprising a Schottky logic section and a programmable memory with fuses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8212287A FR2530383A1 (en) 1982-07-13 1982-07-13 Monolithic integrated circuit comprising a Schottky logic section and a programmable memory with fuses

Publications (1)

Publication Number Publication Date
FR2530383A1 true FR2530383A1 (en) 1984-01-20

Family

ID=9275955

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8212287A Withdrawn FR2530383A1 (en) 1982-07-13 1982-07-13 Monolithic integrated circuit comprising a Schottky logic section and a programmable memory with fuses

Country Status (1)

Country Link
FR (1) FR2530383A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0092871A2 (en) * 1982-04-23 1983-11-02 Koninklijke Philips Electronics N.V. Semiconductor integrated circuits and method of manufacturing
EP0168828A2 (en) * 1984-07-18 1986-01-22 Hitachi, Ltd. Method for manufacturing a semiconductor device having wiring layers
EP0496637A2 (en) * 1991-01-25 1992-07-29 Kabushiki Kaisha Toshiba High purity conductive films and their use in semiconductors
EP0558176A1 (en) * 1992-02-26 1993-09-01 Actel Corporation Metal-to-metal antifuse with improved diffusion barrier layer
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209894A (en) * 1978-04-27 1980-07-01 Texas Instruments Incorporated Fusible-link semiconductor memory
GB2075751A (en) * 1980-05-08 1981-11-18 Philips Nv Programmable semiconductor devices and their manufacture
US4312046A (en) * 1979-10-04 1982-01-19 Harris Corporation Vertical fuse and method of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209894A (en) * 1978-04-27 1980-07-01 Texas Instruments Incorporated Fusible-link semiconductor memory
US4312046A (en) * 1979-10-04 1982-01-19 Harris Corporation Vertical fuse and method of fabrication
GB2075751A (en) * 1980-05-08 1981-11-18 Philips Nv Programmable semiconductor devices and their manufacture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS, vol. 53, no. 22, octobre 1980, NEW YORK (US) "Small PROMs access in 45 ns", pages 217-218 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0092871A2 (en) * 1982-04-23 1983-11-02 Koninklijke Philips Electronics N.V. Semiconductor integrated circuits and method of manufacturing
EP0092871A3 (en) * 1982-04-23 1985-09-04 N.V. Philips' Gloeilampenfabrieken Semiconductor integrated circuits and method of manufacturing
EP0168828A2 (en) * 1984-07-18 1986-01-22 Hitachi, Ltd. Method for manufacturing a semiconductor device having wiring layers
EP0168828A3 (en) * 1984-07-18 1987-08-12 Hitachi, Ltd. Semiconductor device having wiring layers and method for manufacturing the same
EP0496637A2 (en) * 1991-01-25 1992-07-29 Kabushiki Kaisha Toshiba High purity conductive films and their use in semiconductors
EP0496637A3 (en) * 1991-01-25 1994-07-27 Toshiba Kk High purity conductive films and their use in semiconductors
EP0558176A1 (en) * 1992-02-26 1993-09-01 Actel Corporation Metal-to-metal antifuse with improved diffusion barrier layer
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell

Similar Documents

Publication Publication Date Title
EP0697729B1 (en) Contact structure using barrier metal and method of manufacturing the same
EP0002165B1 (en) Method of manufacturing a conductor structure and application in a field effect transistor
EP0165085B1 (en) Method of manufacturing aluminium contacts through a thick insulating layer in a circuit
US4910578A (en) Semiconductor device having a metal electrode interconnection film with two layers of silicide
EP0325808B1 (en) Process for producing an electric connexion on a silicon semiconductor device
JPS61142739A (en) Manufacture of semiconductor device
JPH08191054A (en) Semiconductor device and manufacture thereof
US4518981A (en) Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
US5753528A (en) Method of fabricating metal-to-metal antifuse with improved diffusion barrier layer
US5739046A (en) Method of making a reliable barrier layer
EP0414618B1 (en) Thin film MOS transistor with the channel region connected to the source and method of fabrication
FR2530383A1 (en) Monolithic integrated circuit comprising a Schottky logic section and a programmable memory with fuses
US5846877A (en) Method for fabricating an Al-Ge alloy wiring of semiconductor device
EP0203012B1 (en) Photosensitive semiconductor device and its production method
FR2731841A1 (en) INSULATED GRID TYPE FIELD EFFECT TRANSISTORS AND METHOD FOR MANUFACTURING SAME
US4935805A (en) T-type undercut electrical contact on a semiconductor substrate
JPS62113421A (en) Manufacture of semiconductor device
IE54310B1 (en) Multilayer electrode of a semiconductor device
EP1650796A2 (en) Process for a contact plug on a region of an integrated circuit, in particular on the electrodes of a transistor
NL9201095A (en) Method of fabricating a semiconductor device
EP0230840B1 (en) Permeable base transistor and process for its manufacture
EP0096625B1 (en) Emitter finger structure in a switching transistor and manufacturing process
FR2814856A1 (en) Method for the production of an ohmic or quasi-ohmic contact on a substrate of silicon carbide by the deposition a layer of titanium silicide
JPH0283920A (en) Manufacture of semiconductor device
US5888899A (en) Method for copper doping of aluminum films

Legal Events

Date Code Title Description
ST Notification of lapse