FR2522158A1 - Dispositif de detection de presence ou d'absence d'une quantite de charge, et de memorisation du resultat de cette detection - Google Patents
Dispositif de detection de presence ou d'absence d'une quantite de charge, et de memorisation du resultat de cette detection Download PDFInfo
- Publication number
- FR2522158A1 FR2522158A1 FR8202952A FR8202952A FR2522158A1 FR 2522158 A1 FR2522158 A1 FR 2522158A1 FR 8202952 A FR8202952 A FR 8202952A FR 8202952 A FR8202952 A FR 8202952A FR 2522158 A1 FR2522158 A1 FR 2522158A1
- Authority
- FR
- France
- Prior art keywords
- capacitor
- potential
- output
- charge
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/24—Arrangements for measuring quantities of charge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
CE DISPOSITIF COMPORTE UN CONDENSATEUR 1, DES PREMIERS MOYENS 2 POUR PRENDRE EN COMPTE, SOUS FORME LOGIQUE, LE POTENTIEL DU CONDENSATEUR 1, DES DEUXIEMES MOYENS 9 POUR, DANS UN PREMIER TEMPS, FIXER LE POTENTIEL DU CONDENSATEUR 1 A UNE VALEUR DONNEE, DES TROISIEMES MOYENS POUR, DANS UN DEUXIEME TEMPS, MODIFIER OU NON LE POTENTIEL DU CONDENSATEUR 1 SUIVANT QU'IL Y A PRESENCE OU ABSENCE DE QUANTITE DE CHARGE A DETECTER, ET DES QUATRIEMES MOYENS POUR DANS UN TROISIEME TEMPS, REBOUCLER LA SORTIE DES PREMIERS MOYENS 2 SUR L'ENTREE DE CES PREMIERS MOYENS, LA SORTIE DES PREMIERS MOYENS 2 CONSTITUANT LA SORTIE DU DISPOSITIF DE DETECTION ET DE MEMORISATION. APPLICATION AUX FILTRES PROGRAMMABLES NUMERIQUEMENT.
Description
DISPOSITIF DE DETECTION DE PRESENCE OU D'ABSENCE
D'UNE QUANTITE DE CHARTE, DE MEMORISATION
DU RESULTAT DE CETTE DETECTION
La présente invention concerne un dispositif de détection de présence ou d'absence d'une quantité de charge, et de mémorisation du résultat de cette détection.
D'UNE QUANTITE DE CHARTE, DE MEMORISATION
DU RESULTAT DE CETTE DETECTION
La présente invention concerne un dispositif de détection de présence ou d'absence d'une quantité de charge, et de mémorisation du résultat de cette détection.
Un tel dispositif trouve notamment à s'appliquer dans les dispositifs à transfert de charge, et plus particulièrement dans les filtres utilisant la technique des dispositifs à transfert de charge et programmables numériquement. Dans ce type de filtre, les M coefficients utiles à l'élaboration de la fonction de transfert du filtre, codés dans un code à N éléments binaires, sont mémorisés dans N registres à transfert de charge à M étages, appelés registres coefficient, et le signal à filtrer est appliqué à l'entrée de N autres registres à transfert de charge à M étages, appelés registres signal.
Chacun des N registres signal est associé à l'un des N registres coefficient, (la taille des différents registres signal augmentant avec le poids des éléments binaires stockés dans les registres coefficient associés), et les étages de même rang de chaque couple de registres ainsi formé se correspondent.
A chaque couple de registres ainsi formé est associé un dispositif de prise en compte, ou de non prise en compte, de la quantité de charge obtenue en sortie de chacun des étages du registre signal, selon que l'élément binaire mémorisé dans l'étage correspondant du registre coefficient associé a la valeur binaire un ou la valeur binaire zéro.
Enfin, un système d'additionneurs, fournissant le signal de sortie du filtre, est prévu en sortie des différents dispositifs de prise en compte associés aux différents couples registre signal-registre coefficient.
Un filtre programmable numériquement de ce type est décrit dans la demande de brevet français déposée au nom de la deman deresse sous le numéro 78.32#38.
lI est donc nécessaire de prévoir entre la sortie de chacun des étages des différents registres coefficient et l'entrée correspondante de chacun des différents dispositifs de prise en compte, un dispositif de détection de présence ou d'absence de la quantité de charge obtenue en sortie de l'étage considéré du registre coefficient, le résultat de cette détection conditionnant en fait l'opération de prise en compte.
Les coefficients devant par ailleurs être mémorisés pendant toute la durée de traitement du signal, il est nécessaire que ce dispositif de détection de présence ou d'absence de quantité de charge assure également une fonction de mémorisation. Un dispositif de détection de présence ou d'absence de quantité de charge et de mémorisation du résultat de cette détection est décrit dans la demande de brevet français déposée au nom de la demanderesse sous le numéro 78.26552.
Ce dispositif comporte un substrat semi-conducteur sur lequel est disposé un ensemble de grilles commandées par des potentiels périodiques.
Parmi ces grilles se trouvent essentiellement une première et une deuxième grilles, situées dans le prolongement l'une de l'autre, et alimentées d'un premier côté, la première par la quantité de charge à détecter, la deuxième par une quantité de charge donnée et d'un deuxième côté, par la quantité de charge obtenue en sortie d'une série de troisièmes grilles disposées parallèlement aux deux grilles précédentes, la première grille de cette série étant alimentée par une quantité de charge donnée.
Toutes ces grilles sont commandées de telle sorte que dans un premier temps, la première et la deuxième grilles soient alterna- tivement bloquées puis passantes, permettant ainsi l'introduction d'un échantillon de la quantité de charge à détecter. On obtient alors en sortie de ces deux grilles, soit un signal présentant un niveau pratiquement constant, soit un signal carré, suivant qu'il y a présence ou absence de quantité de charge à détecter, ce qui permet bien de faire une distinction entre la présence et l'absence d'une quantité de charge.
Dans un deuxième temps, la première et la deuxième grilles sont simultanément isolées de leurs alimentations respectives situées du premier côté, permettant ainsi de mémoriser le résultat de cette détection.
Cependant la structure du dispositif de détection de présence ou d'absence de quantité de charge décrit dans la demande de brevet précitée est telle que le niveau du signal carré obtenu en sortie de la première et de la deuxième grille dans ce deuxième temps en cas de présence de quantité de charge à détecter, est identique au niveau constant du signal obtenu sur cette même sortie en cas d'absence de quantité de charges à détecter.Pour maintenir la distinction entre présence et absence de quantité de charge possible au cours de la mémorisation du résultat de cette détection, il est alors prévu pendant le premier temps, et en cas de présence de charges à détecter, de faire progresser sous la série des troisièmes grilles la quantité de charge donnée présente à l'entrée de la première d'entre elles, de la première à la dernière d'entre elles, de manière à créer, au cours du deuxième temps, une variation de niveau du signal de sortie de la première et de la deuxième grille en cas de présence de quantité de charge à détecter.
Le dispositif de détection de présence ou d'absence de quantité de charge et de mémorisation du résultat de cette détection, décrit dans la demande de brevet précitée, présente une structure et un fonctionnement complexes, se traduisant notamment par une grande complexité des signaux de commande appliqués sur les différentes grilles.
La présente invention a pour objet un dispositif de détection de présence ou d'absence de quantité de charge et de mémorisation du résultat de cette détection, permettant d'obtenir les mêmes résultats, mais présentant une structure et un fonctionnement très simplifiés.
Le dispositif conforme à l'invention présente en outre une grande sensibilité à la détection de faibles quantités de charge et une grande stabilité de mémorisation en dépit de variations de température ou d'écarts de polarisation.
Selon l'invention, le dispositif de détection de présence ou d'absence de quantité de charge et de mémorisation du résultat de cette détection, comporte:
- un condensateur,
- des premiers moyens pour prendre en compte, sous forme logique, le potentiel VE du condensateur, la sortie des premiers moyens constituant la sortie du dispositif de détection et de mémorisation, l'entrée et la sortie de ces premiers moyens étant respectivement haute et basse impédance, le potentiel Vs de cette sortie pouvant prendre deux états stables, et la courbe de réponse
V5 (VE) de ces premiers moyens présentant un gain supérieur à 1 dans la zone de transition entre les deux états stables,
- des deuxièmes moyens pour fixer, dans un premier temps, le potentiel du condensateur à une valeur donnée, de manière à avoir un point de fonctionnement situé dans une première zone de la courbe de réponse VS (VE) des premiers moyens où (VS/VE) - 1 a un premier signe,
- des troisièmes moyens pour, dans un deuxième temps, modifier ou non le potentiel du condensateur, selon qu'il y a présence ou absence de quantité de charge, de manière à amener le point de fonctionnement dans une deuxième zone de la courbe de réponse Vs (VE) des premiers moyens où (VS/VE) - I a un second signe, ou à le maintenir dans la première zone, selon qu'il y a présence ou absence de quantité de charge,
- des quatrièmes moyens pour dans un troisième temps, fixer le potentiel VE d'entrée des premiers moyens égal au potentiel Vs de sortie des premiers moyens, de manière que le potentiel Vs de sortie des premiers moyens se situe sur l'état stable de la courbe de réponse Vs (VE) coroespondant à la deuxième ou à la première zone, selon qu'il y a présence ou absence de quantité de charge.
- un condensateur,
- des premiers moyens pour prendre en compte, sous forme logique, le potentiel VE du condensateur, la sortie des premiers moyens constituant la sortie du dispositif de détection et de mémorisation, l'entrée et la sortie de ces premiers moyens étant respectivement haute et basse impédance, le potentiel Vs de cette sortie pouvant prendre deux états stables, et la courbe de réponse
V5 (VE) de ces premiers moyens présentant un gain supérieur à 1 dans la zone de transition entre les deux états stables,
- des deuxièmes moyens pour fixer, dans un premier temps, le potentiel du condensateur à une valeur donnée, de manière à avoir un point de fonctionnement situé dans une première zone de la courbe de réponse VS (VE) des premiers moyens où (VS/VE) - 1 a un premier signe,
- des troisièmes moyens pour, dans un deuxième temps, modifier ou non le potentiel du condensateur, selon qu'il y a présence ou absence de quantité de charge, de manière à amener le point de fonctionnement dans une deuxième zone de la courbe de réponse Vs (VE) des premiers moyens où (VS/VE) - I a un second signe, ou à le maintenir dans la première zone, selon qu'il y a présence ou absence de quantité de charge,
- des quatrièmes moyens pour dans un troisième temps, fixer le potentiel VE d'entrée des premiers moyens égal au potentiel Vs de sortie des premiers moyens, de manière que le potentiel Vs de sortie des premiers moyens se situe sur l'état stable de la courbe de réponse Vs (VE) coroespondant à la deuxième ou à la première zone, selon qu'il y a présence ou absence de quantité de charge.
Les objets et caractéristiques de la présente invention
d'un exemple de réalisation, ladite description étant faite en
relation avec les dessins ci-annexés dans lesquels
- la figure 1 est un schéma d'un dispositif de détection et de
mémorisation conforme à l'invention
- la figure 2 est un diagramme des temps des différents signaux utilisés pour la commande du dispositif représenté à la figure 1;
- la figure 3 représente la courbe de transfert VS (VE) des premiers moyens faisant partie du dispositif de détection et de mémorisation conforme à l'invention.
d'un exemple de réalisation, ladite description étant faite en
relation avec les dessins ci-annexés dans lesquels
- la figure 1 est un schéma d'un dispositif de détection et de
mémorisation conforme à l'invention
- la figure 2 est un diagramme des temps des différents signaux utilisés pour la commande du dispositif représenté à la figure 1;
- la figure 3 représente la courbe de transfert VS (VE) des premiers moyens faisant partie du dispositif de détection et de mémorisation conforme à l'invention.
Le dispositif de détection et de mémorisation représenté à la figure 1 comporte un condensateur 1, de capacité CE > muni d'une première borne reliée à la masse et d'une deuxième borne reliée à l'entrée E de premiers moyens 2 aptes à prendre en compte, sous forme logique, le potentiel VE du condensateur 1. Ces premiers moyens 2 sont munis d'une sortie S basse impédance, leur entrée E étant haute impédance. Le potentiel V5 de sortie des premiers moyens 2 peut prendre deux états stables, la courbe de réponse Vs (VE) des premiers moyens 2 présentant un gain supérieur à I dans la zone de transition entre ces deux états stables.
A titre d'exemple correspondant à l'illustration qui en est faite sur la figure 1, les premiers moyens 2 sont constitués par deux inverseurs en série. Un premier inverseur 3 est réalisé au moyen d'un transistor MOS 4 à canal enrichi et d'un transistor MOS 5 à canal déplété fonctionnant tous les deux en amplificateurs.
Le transistor MOS 4 est muni d'une électrode de commande G qui constitue l'entrée E des premiers moyens 2, d'une électrode E1 qui reçoit un potentiel continu Vss, et d'une électrode E2 qui est reliée à la source du transistor MOS 5.
L'électrode de commande G et l'électrode E2 du transistor
MOS 5 reçoivent un potentiel continu VDD. La sortie du premier inverseur 3 est prise au point commun constitué par l'électrode E2 du transistor MOS 4 et par l'électrode El du transistor MOS 5.
MOS 5 reçoivent un potentiel continu VDD. La sortie du premier inverseur 3 est prise au point commun constitué par l'électrode E2 du transistor MOS 4 et par l'électrode El du transistor MOS 5.
L'inverseur 6 est réalisé de manière identique au moyen d'un
L'inverseur 6 est réalisé de manière identique au moyen d'un transistor MOS 7 à canal enrichi et d'un transistor MOS 8 à canal déplété montés de manière identique aux transistors 4 et 5, à ceci près que l'électrode de commande G du transistor MOS 7 est reliée à la sortie S de l'inverseur 3. Le point commun à l'électrode E2 du transistor MOS 7 et à l'électrode E1 du transistor MOS 8 constitue la sortie S des premiers moyens 2.
L'inverseur 6 est réalisé de manière identique au moyen d'un transistor MOS 7 à canal enrichi et d'un transistor MOS 8 à canal déplété montés de manière identique aux transistors 4 et 5, à ceci près que l'électrode de commande G du transistor MOS 7 est reliée à la sortie S de l'inverseur 3. Le point commun à l'électrode E2 du transistor MOS 7 et à l'électrode E1 du transistor MOS 8 constitue la sortie S des premiers moyens 2.
La seconde borne du condensateur 1 est également reliée à la sortie de deuxièmes moyens 9 permettant, dans un premier temps, de fixer le potentiel VE du condensateur I à une valeur donnée Vl. A titre d'exemple correspondant à l'illustration qui en est faite sur la figure 1, les deuxièmes moyens 9 sont réalisés à l'aide d'un transistor
MOS 10 fonctionnant en commutation. Ce transistor MOS 10 est muni d'une électrode de commande G qui reçoit un signal de commande #, d'une électrode E1 qui reçoit le potentiel Vl donné et d'une électrode E2 qui est reliée à la deuxième borne du condensateur 1.
MOS 10 fonctionnant en commutation. Ce transistor MOS 10 est muni d'une électrode de commande G qui reçoit un signal de commande #, d'une électrode E1 qui reçoit le potentiel Vl donné et d'une électrode E2 qui est reliée à la deuxième borne du condensateur 1.
La seconde borne du condensateur 1 est également reliée à la sortie de troisièmes moyens 11 permettant, dans un deuxième temps, de modifier ou non le potentiel VE du condensateur 1 suivant qu'il y a présence ou absence de quantité de charge.Les troisièmes moyens Il sont représentés de manière symbolique sur la figure 1 à l'aide d'un interrupteur 12 muni d'une entrée de commande qui reçoit un signal de commande jp, d'une entrée qui reçoit la quantité de charge QO à détecter, et d'une sortie qui est reliée à la deuxième borne du condensateur 1.
Dans le cadre de l'application aux filtres programmables numériquement envisagée précédemment, l'entrée des troisièmes moyens 11 serait reliée à la portion de substrat semi-conducteur correspondant à un étage d'un registre coefficient, l'entrée de commande des troisièmes moyens 11 recevrait le signal de commande autorisant le transfert de charge vers l'étage considéré du registre coefficient, et la sortie des troisièmes moyens de commande 11 serait également reliée à la deuxième borne du condensateur 1.
Le dispositif de détection et de mémorisation comporte enfin des quatrièmes moyens 13 permettant, dans un troisième temps, de rendre le potentiel d'entrée des premiers moyens 2 égal au potentiel de sortie de ces premiers moyens.
A titre d'exemple correspondant à l'illustration qui en est faite sur la figure 1, les quatrièmes moyens 13 consistent en un transistor
MOS 14, muni d'une électrode de commande G sur laquelle est appliquée un signal de commande XLs d'une électrode E1 reliée à l'entrée E des premiers moyens 2 et d'une électrode E2 reliée à la sortie S des premiers moyens 2.
MOS 14, muni d'une électrode de commande G sur laquelle est appliquée un signal de commande XLs d'une électrode E1 reliée à l'entrée E des premiers moyens 2 et d'une électrode E2 reliée à la sortie S des premiers moyens 2.
Le condensateur I peut être constitué de manière avantageuse par la capacité parasite de diffusion drain et source des transistors 10 et 14 au point E.
Le fonctionnement du dispositif de détection et de mémorisation représenté à la figure 1 est maintenant expliqué en relation avec les figures 2 et 3.
La détection de quantité de charge et la mémorisation du résultat de cette détection font intervenir six instants successifs référencés tl, t2, t3, t4, t5 et t6 sur le diagramme des temps de la figure 2.
L'allure des signaux de commande est donnée à titre d'exemple pour des transistors MOS du type à canal N, mais des transistors
MOS du type à canal P pourraient également être utilisés en faisant simplement subir aux signaux de commande les modifications imposées par ce changement de signe.
MOS du type à canal P pourraient également être utilisés en faisant simplement subir aux signaux de commande les modifications imposées par ce changement de signe.
Au temps tl, la commande % passe de l'état haut à l'état bas, le transistor 14 passant alors de l'état passant à l'état bloqué. La bascule définie par les deux inverseurs 3 et 6 en série est alors en boucle ouverte.
Au temps t2, alors que la bascule définie par les deux inverseurs 3 et 6 en série est toujours en boucle ouverte, la commande @ passe de l'état bas à l'état haut, le transistor 10 devenant alors conducteur. Le condensateur 1 est alors préchargé au potentiel Vl.
Le choix du potentiel Vl est déterminé d'après les considérations suivantes, qui sont faites en se référant à la figure 3. Sur la figure 3 on a représenté en traits pointillés une courbe (a) qui est la courbe de réponse de l'inverseur 3, et en traits pleins une courbe (b) qui est la courbe de réponse VS (VE) des deux inverseurs 3 et 6 en série.
Sur la figure 3 on a également représenté en traits pointillés plus espacés la bissectrice (c), c'est à dire l'ensemble des points pour lesquels Vs est égal à VE.
Les courbes (a) et (b) présentent chacune deux états stables séparés par une zone de transistion.
Pour obtenir un fonctionnement correct du dispositif de détection et de mémorisation conforme à l'invention, il est nécessaire que la courbe de réponse Vs (VE) présente un gain supérieur à 1 dans la zone de transition, c'est à dire qu'elle coupe la bissectrice (c) en trois points. L'un de ces points, M, est situé dans la zone de transition, et les deux autres, B et H, sont situés sur les états stables, respectivement de niveau bas et de niveau haut.
Cette condition peut encore s'exprimer de la façon suivante. Si l'on désigne par L1 la longueur du canal des transistors 4 et 7, (c'està-dire la distance séparant les deux diffusions constituant le drain et la source de ces transistors), par W1 la largeur du canal des transistors 4 et 7 (c'est-à-dire la dimension du canal dans un sens transversal), par L2 et W2 respectivement la longueur et la largeur du canal des transistors 5 et 8, par Bl le rapport W1/L1 et par B2 le rapport W2/L2, il faut que B1 soit très supérieur à B2.
La bissectrice (c) délimite deux zones sur la courbe de réponse
VS (VE), une première zone où VS est supérieur à VE, c'est-à-dire où (VS/VE) - 1 est positif, et une seconde zone où Vs est inférieur à
VE, c'est-à-dire ou (VS/VE) - I est négatif.
VS (VE), une première zone où VS est supérieur à VE, c'est-à-dire où (VS/VE) - 1 est positif, et une seconde zone où Vs est inférieur à
VE, c'est-à-dire ou (VS/VE) - I est négatif.
Le potentiel V1 doit être tel que le point de fonctionnement correspondant sur la courbe de réponse Vs (VE) soit dans la zone où Vs) VE ou dans la zone où V5 < VE suivant que les charges à
En d'autres termes, suivant que les charges à détecter sont des électrons ou des trous, le potentiel Vl doit être supérieur ou inférieur au potentiel VM > c'est-à-dire au potentiel VE pour lequel le point de fonctionnement sur la courbe Vs (VE) est le point M défini précédemment.
En d'autres termes, suivant que les charges à détecter sont des électrons ou des trous, le potentiel Vl doit être supérieur ou inférieur au potentiel VM > c'est-à-dire au potentiel VE pour lequel le point de fonctionnement sur la courbe Vs (VE) est le point M défini précédemment.
A titre d'exemple on a représenté sur la figure 3 le cas ou les charges à détecter sont des électrons, ce qui donne un point de fonctionnement, correspondant au potentiel Vl, situé dans la zone de la courbe Vs (VE)où VS > VE Ce point de fonctionnement est référencé J sur la figure 3.
Au temps t3, la commande qiL étant toujours à l'état bas, la commande % repasse à l'état bas. Le potentiel du condensateur 1 devient alors flottant.
Puis au temps t4, la commande L étant toujours à l'état bas, la commande jp passe de l'état bas à l'état haut, provoquant la fermeture de l'interrupteur 12, et donc l'injection de la quantité de charge à détecter. Si la quantité de charge QO à détecter existe et est négative le potentiel du condensateur I decroît alors, à partir de la valeur Vl, d'une quantité VE égale à Qo / CE, définissant un nouveau point de fonctionnement K situé dans la zone de la courbe
VS (VE) où V5 < VE. En revanche, si la quantité de charge QO est nulle, le potentiel VE du condensateur 1 reste constant et égal à VI, et le point de fonctionnement se maintient en J.
VS (VE) où V5 < VE. En revanche, si la quantité de charge QO est nulle, le potentiel VE du condensateur 1 reste constant et égal à VI, et le point de fonctionnement se maintient en J.
Au temps t5, alors que la commande XL est encore à l'état bas, la commande jp repasse à l'état bas, stoppant ainsi l'injection
p des éventuelles charges à détecter.
p des éventuelles charges à détecter.
Au temps t6, la commande #L repasse à l'état haut. Le transistor 14 devient alors conducteur et la bascule formée par les deux inverseurs 3 et 6 en série est rebouclée. Comme la sortie S et l'entrée E de cette bascule sont respectivement basse et haute impédance, la sortie S impose alors son potentiel à l'entrée E.
Par conséquent, s'il existe une quantité de charge négative à détecter, comme le point de fonctionnement sur VS (VE) se situe dans la zone où Vs < VE entre les instants t4 et t6, VE a tendance à diminuer après l'instant t6. Le point de fonctionnement se stabilise donc dans la partie stable de niveau bas de la courbe VS (VE) et plus précisément au point B puisque le point de fonctionnement se situe alors nécessairement sur la bissectrice (c). En revanche, s'il n'existe pas de charges à détecter, comme le point de fonctionnement sur V5 (VE) se situe dans la zone où Vs > VE entre les instants t4 et t6, VE a tendance à augmenter après l'instant t6.Le point de fonctionnement se stabilise donc dans la partie stable de niveau haut de la courbe Vs (VE), et plus précisément au point H puisque le point de fonctionnement se situe alors nécessairement sur la bissectrice (c).
Ce raisonnement serait analogue en cas de détection de quantité de charge positive ; seuls les sens de déplacement sur la courbe V5 (VE) seraient inversés par rapport à la détection de quantité de charge négative.
Après l'instant t6 le résultat de la détection se trouve donc mémorisé et disponible sur la sortie 5 de la bascule formée par les inverseurs 3 et 6 en série.
On observe que le résultat complémentaire se trouve disponible sur la sortie 5 de l'inverseur 3, ce qui peut parfois présenter un intérêt.
Après l'instant t6, il est possible de procéder à la détection de présence ou d'absence d'une nouvelle quantité de charge, et à la mémorisation du résultat de cette détection.
En se référant à la figure 3, on observe que plus le potentiel Vl est proche du potentiel VM, plus la quantité de charge que l'on peut détecter est faible, car plus la chute de potentiel nécessaire au changement de zone sur la courbe Vs (VE) est faible. C'est donc l'un des avantages du dispositif conforme à l'invention que de pouvoir détecter une faible quantité de charge moyennant un réglage adéquat du potentiel de polarisation Vl.
Cette sensibilité à une faible quantité de charge est encore améliorée si l'on réduit la capacité du condensateur 1, ce qui se produit par exemple lorsque le condensateur 1 est reduit aux produit par exemple lorsque le condensateur 1 est reduit aux capacités parasites de diffusion drain et source des transistors 10 et 14 au point E.
De plus, le dispositif conforme à l'invention conserve une stabilité de mémorisation pour des écarts de polarisation sur VDD ou des variations de température accidentels.
Claims (6)
1. Dispositif de détection de présence ou d'absence d'une quantité de charge, et de mémorisation du résultat de cette détection, caractérisé en ce qu'il comporte:
- un condensateur (1),
- des premiers moyens (2) pour prendre en compte, sous forme logique, le potentiel VE du condensateur (1), la sortie des premiers moyens (2) constituant la sortie du dispositif de détection et de mémorisation, l'entrée et la sortie des premiers moyens (2) étant respectivement haute et basse impédance, le potentiel Vs de sortie des premiers moyens (2) pouvant prendre deux états stables, et la courbe de réponse Vs (VE) des premiers moyens (2) présentant un gain supérieur à 1 dans la zone de transition entre les deux états stables,
- des deuxièmes moyens (9) pour fixer, dans un premier temps, le potentiel du condensateur (I) à une valeur donnée, de manière à avoir un point de fonctionnement situé dans une première zone de la courbe de réponse Vs (VE) des premiers moyens (2) où (VS/VE) - I a un premier signe;
- des troisièmes moyens (11) pour, dans un deuxième temps, modifier ou non le potentiel du condensateur (1) selon qu'il y a présence ou absence de quantité de charge, de manière à amener le point de fonctionnement dans une deuxième zone de la courbe de réponse V5 (VE) des premiers moyens (2) où (VS/VE) - 1 à une second signe, ou a le maintenir dans la première zone, selon qu'il y a présence ou absence de quantité de charge,
- des quatrièmes moyens (13) pour, dans un troisième temps, fixer le potentiel VE d'entrée des premiers moyens (2) égal au potentiel Vs de sortie des premiers moyens (2), de manière que le potentiel V5 de sortie des premiers moyens (2) se situe sur l'état stable de la courbe de réponse Vs (VE) correspondant à la deuxième ou à la première zone, selon qu'il y a présence ou absence de quantité de charge.
2. Dispositif selon la revendication 1, caractérisé en ce que les premiers moyens (2) comportent un premier et un deuxième inverseurs (3, 6) en série, l'entrée du premier inverseur (3) étant reliée à l'une des bornes du condensateur (1), l'autre borne du condensateur (1) étant mise à un potentiel de référence, et la sortie du deuxième inverseur constituant la sortie du dispositif de détection et de mémorisation.
3. Dispositif selon la revendication 1, caractérisé en ce que les deuxièmes moyens (9) comportent un transistor (10) du type MOS, muni d'une première électrode qui reçoit un potentiel donné (xi), d'une deuxième électrode qui est reliée à l'une des bornes du condensateur (1), l'autre borne du condensateur (1) étant mise à un potentiel de référence, et d'une électrode de commande qui reçoit un signal de commande (#) tel que ce transistor MOS (10) soit passant pendant le premier temps et bloqué en dehors de ce premier temps.
4. Dispositif selon la revendication 1, caractérisé en ce que les troisièmes moyens (11) comportent un interrupteur (12) muni d'une entrée qui reçoit la quantité de charge à détecter, d'une sortie qui est reliée à l'une des bornes du condensateur (1), l'autre borne du condensateur (1) étant mise à un potentiel de référence, et d'une entrée de commande qui reçoit un signal de commande tel que cet interrupteur (12) soit fermé pendant le deuxième temps et ouvert en dehors de ce deuxième temps.
5. Dispositif selon la revendication 1, caractérisé en ce que les quatrièmes moyens (13) comportent un transistor du type MOS (14) muni d'une première électrode reliée à l'entrée des premiers moyens (2), d'une deuxième électrode reliée à la sortie des premiers moyens (2), et d'une entrée de commande qui reçoit un signal de commande tel que ce transistor MOS (14) soit passant pendant le troisième temps, et bloqué en dehors de ce troisième temps.
6.^Dispositif selon les revendications 1, 3 et 5, caractérisé en ce que le condensateur (1) est constitué par la capacité parasite de diffusion drain et source des deux transistors MOS (10, 14).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8202952A FR2522158A1 (fr) | 1982-02-23 | 1982-02-23 | Dispositif de detection de presence ou d'absence d'une quantite de charge, et de memorisation du resultat de cette detection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8202952A FR2522158A1 (fr) | 1982-02-23 | 1982-02-23 | Dispositif de detection de presence ou d'absence d'une quantite de charge, et de memorisation du resultat de cette detection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2522158A1 true FR2522158A1 (fr) | 1983-08-26 |
| FR2522158B1 FR2522158B1 (fr) | 1984-04-06 |
Family
ID=9271253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8202952A Granted FR2522158A1 (fr) | 1982-02-23 | 1982-02-23 | Dispositif de detection de presence ou d'absence d'une quantite de charge, et de memorisation du resultat de cette detection |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2522158A1 (fr) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR94536E (fr) * | 1967-02-20 | 1969-08-29 | Centre Nat Rech Scient | Électrodes a base de semi-conducteurs organiques et générateurs électrochimiques mettant en oeuvre de telles électrodes. |
| US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
| US3660163A (en) * | 1970-06-01 | 1972-05-02 | Catalyst Research Corp | Solid state lithium-iodine primary battery |
| US3949245A (en) * | 1974-10-24 | 1976-04-06 | Texas Instruments Incorporated | Method and system for sensing charges at distributed points on a charge coupled device |
| US3979603A (en) * | 1974-08-22 | 1976-09-07 | Texas Instruments Incorporated | Regenerative charge detector for charged coupled devices |
| US4039860A (en) * | 1975-02-28 | 1977-08-02 | U.S. Philips Corporation | Amplifier arrangement for detecting logic signals from a capacitance source |
| EP0036118A2 (fr) * | 1980-03-11 | 1981-09-23 | University Patents, Inc. | Batteries secondaires basées sur un dopage électrochimique réversible de polymères conjugués |
-
1982
- 1982-02-23 FR FR8202952A patent/FR2522158A1/fr active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR94536E (fr) * | 1967-02-20 | 1969-08-29 | Centre Nat Rech Scient | Électrodes a base de semi-conducteurs organiques et générateurs électrochimiques mettant en oeuvre de telles électrodes. |
| US3660163A (en) * | 1970-06-01 | 1972-05-02 | Catalyst Research Corp | Solid state lithium-iodine primary battery |
| US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
| US3979603A (en) * | 1974-08-22 | 1976-09-07 | Texas Instruments Incorporated | Regenerative charge detector for charged coupled devices |
| US3949245A (en) * | 1974-10-24 | 1976-04-06 | Texas Instruments Incorporated | Method and system for sensing charges at distributed points on a charge coupled device |
| US4039860A (en) * | 1975-02-28 | 1977-08-02 | U.S. Philips Corporation | Amplifier arrangement for detecting logic signals from a capacitance source |
| EP0036118A2 (fr) * | 1980-03-11 | 1981-09-23 | University Patents, Inc. | Batteries secondaires basées sur un dopage électrochimique réversible de polymères conjugués |
Non-Patent Citations (2)
| Title |
|---|
| EXBK/80 * |
| EXBK/81 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2522158B1 (fr) | 1984-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0591022B1 (fr) | Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrappe | |
| EP0237365A1 (fr) | Dispositif photosensible | |
| FR2635239A1 (fr) | Element a retard pour circuit numerique | |
| FR2544143A1 (fr) | Reseau logique programme comportant des moyens auxiliaires de connexion au potentiel positif pour augmenter la vitesse de precharge | |
| EP1263210A1 (fr) | Pixel actif CMOS à bruit reduit | |
| EP0573326B1 (fr) | Bascule bistable à commande de réinitialisation | |
| EP0211702B1 (fr) | Rétine intégrée à réseau de processeurs | |
| FR2473814A1 (fr) | Circuit mos dynamique ne dependant pas d'un rapport de resistances destine a constituer des circuits logiques divers | |
| EP0080395B1 (fr) | Bascule bistable à stockage non volatil et à repositionnement dynamique | |
| EP0442829B1 (fr) | Doubleur de fréquence d'horloge | |
| EP0695035A1 (fr) | Convertisseurs A/N à comparaison multiple utilisant le principe d'interpolation | |
| EP0323367B1 (fr) | Circuit de remise sous tension pour circuit intégré en technologie MOS | |
| FR2551917A1 (fr) | Dispositif de detection d'images a l'etat solide comportant des cellules a transistor d'induction statique disposees en matrice | |
| FR2522158A1 (fr) | Dispositif de detection de presence ou d'absence d'une quantite de charge, et de memorisation du resultat de cette detection | |
| EP0149948B1 (fr) | Perfectionnement aux dispositifs photosensibles à l'état solide | |
| FR2591789A1 (fr) | Circuit decodeur pour memoire ram statique | |
| CA1284359C (fr) | Reseau logique dynamique | |
| EP0148086A2 (fr) | Procédé de suppression de charge de fond d'un dispositif photosensible à l'état solide | |
| EP0323924B1 (fr) | Procédé et circuit de lecture à faible bruit pour matrice photosensible à transfert de ligne | |
| EP0757427B1 (fr) | Circuit générateur de phases pour circuit d'alimentation négative du type pompe de charge | |
| EP0182679A1 (fr) | Dispositif photosensible à transfert de ligne muni d'amplificateurs de contre-réaction | |
| EP0094265B1 (fr) | Corrélateur analogique-numérique à coefficients programmables de valeurs +1, -1 ou 0" | |
| FR2671207A1 (fr) | Reseau neuronal a operateurs binaires et procedes pour sa realisation. | |
| EP0012667A1 (fr) | Procédé de filtrage d'un signal électrique par transfert de charges dans un semi-conducteur et filtre à capacités commutées utilisant un tel procédé | |
| EP0275740B1 (fr) | Circuit de lecture d'un dispositif photosensible à transfert de ligne, dispositif photosensible à transfert de ligne comportant un tel circuit, et procédé de lecture d'un tel dispositif |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |