FR2516704A1 - Weak trigger current thyristor with noise tripping immunity - has gate layer raised to several sites of cathode at which they are insulated from overlying metallisation - Google Patents
Weak trigger current thyristor with noise tripping immunity - has gate layer raised to several sites of cathode at which they are insulated from overlying metallisation Download PDFInfo
- Publication number
- FR2516704A1 FR2516704A1 FR8121323A FR8121323A FR2516704A1 FR 2516704 A1 FR2516704 A1 FR 2516704A1 FR 8121323 A FR8121323 A FR 8121323A FR 8121323 A FR8121323 A FR 8121323A FR 2516704 A1 FR2516704 A1 FR 2516704A1
- Authority
- FR
- France
- Prior art keywords
- layer
- cathode
- trigger
- locations
- silica
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001465 metallisation Methods 0.000 title claims abstract description 21
- 230000036039 immunity Effects 0.000 title abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 4
- 230000003071 parasitic effect Effects 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 230000001960 triggered effect Effects 0.000 description 4
- 244000045947 parasite Species 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000586 desensitisation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
Description
THYRISTOR A FAIBLE COURANT DE CACHETTE IMMUNISE PAR RAPPORT
AUX DECLENCHEMENTS PARASITES.THYRISTOR WITH LOW CURRENT OF IMMUNITY RELATIVE
TO PARASITIC TRIGGERS.
la présente invention concerne le domaine des thyristors et, plus particulièrement, la fabrication de thyristors à forte sensibilité, c'est-à-dire declenchables par un faible courant de gâchette, ces thyristors étant néanmoins immunisés par rapport aux déclenchements parasites par effet thermique ou par variation brutale de la tension appliquée entre les bornes principales (déclenchement en dV/dt). the present invention relates to the field of thyristors and, more particularly, to the manufacture of thyristors with high sensitivity, that is to say which can be triggered by a low trigger current, these thyristors being nonetheless immune to parasitic tripping by thermal effect or by sudden variation of the voltage applied between the main terminals (tripping in dV / dt).
La figure LA représente une vue en coupe tres schématique d'une structure de thyristor. Conformément à l'usage dans le domaine de la représentation des semiconducteurs, cette figure ainsi que les autres figures attachées au présent texte ne sont pas tracées à l'échelle, mais certaines des dimensions ont été dilatées par rapport aux autres pour permettre une meilleure lisibilité. Le thyristor 10 de la figure 1A comprend une couche Il de type N très faiblement dopé correspondant a un substrat initial de silicium, une couche d'anode 12, une couche de gâchette 13 et une couche de cathode 14.Une métallisation d'anode 15 repose sur la couche d'anode 12, une métallisation de cathode 16 sur la couche de cathode 14 et une métallisation 17 permet d'établir un contact avec une portion de la couche de gachette. FIG. LA represents a very schematic sectional view of a thyristor structure. In accordance with the practice in the field of the representation of semiconductors, this figure as well as the other figures attached to the present text are not drawn to scale, but some of the dimensions have been expanded relative to the others to allow better readability. . The thyristor 10 of FIG. 1A comprises a very lightly doped N-type layer II corresponding to an initial silicon substrate, an anode layer 12, a trigger layer 13 and a cathode layer 14. An anode metallization 15 rests on the anode layer 12, a cathode metallization 16 on the cathode layer 14 and a metallization 17 makes it possible to establish contact with a portion of the trigger layer.
Ce thyristor 1G est représenté symboliquement de la façon illustrée en figure 1B ou l'on a également figure les bornes d'anode, de cathode et de gâchette A, K et C. L'inconvenient de cette structure est qu'elle est extremement sensible, c9est-à- dire, d'une part, qu'elle est déclenchable par un très faible courant de gâchette, d'autre part, qu'elle est également declenchable par divers parasites liés à des augmentations de température ou à des augmentations brutales de tension entre les bornes A et K. Four immuniser cette structure par rapport aux déclenchements parasites, on dispose généralement une résistance 18 entre les bornes G et K.Il est clair que, plus la valeur de cette résistance est faible, plus la sensibilité du transistor diminue, c'est-à-dire plus le courant de gâchette appliqué doit être important. Par contre, pour des thyristors de surface relativement importante, on s'aperçoit que cette désensibilisation du courant de gâchette n'entrain pas nécessairement une immunité importante par rapport aux déclenchements parasites. This thyristor 1G is symbolically represented in the manner illustrated in FIG. 1B where the anode, cathode and trigger terminals A, K and C are also shown. The drawback of this structure is that it is extremely sensitive , that is to say, on the one hand, that it is triggered by a very low trigger current, on the other hand, that it is also triggered by various parasites linked to temperature increases or to sudden increases voltage between terminals A and K. To immunize this structure with respect to parasitic trips, there is generally a resistor 18 between terminals G and K. It is clear that the lower the value of this resistance, the more the sensitivity of the transistor decreases, that is to say, the greater the trigger current applied must be large. On the other hand, for thyristors of relatively large surface area, it can be seen that this desensitization of the trigger current does not necessarily entail significant immunity with respect to parasitic trips.
Pour améliorer l'immunité aux déclenchements parasites, on a proposé depuis longtemps une structure dite à courts-circuits d'émetteur (brevet américain 3.476.993 correspondant au brevet français 1.267.417). Une telle structure est . représentée schématiquement en figure 2A. Dans cette figure, de mêmes références désignent de mêmes couches qu'en figure 1A. La couche de cathode 21 est interrompue par des ouvertures ou trous 22 par lesquels remonte la couche sàus-jacente 13 de type P qui vient en contact avec la métallisation de cathode 16. Cette structure présente une très bonne immunité aux déclenchements parasites. Son schéma équivalent est illustré en figure 2B.Le thyristor 20 équivaut à un thyristor idéal 23 correspondant au thyristor 10 de la figure 1B, mais avec addition d'une résistance supplémentaire 24 entre gâchette et cathode liée à 11 existence des trous de court-circuit. Dans la pratique, cette résistance n'est pas supérieure à 1000 ohms et est même souvent de l'ordre de 200 à 500 ohms. Il en résulte que la valeur du courant de déclenchement IG que l'on doit injecter dans la gâchette pour faire conduire le thyristor est nécessairement de l'ordre de quelques milliampères (par exemple, 2 milliampères pour une tension d'entrée de 1 volt sur une résistance de 500 ohms).Ainsi, la structure à courtscircuits d'émetteur de la figure 2A n'est pas utilisable quand on veut réaliser des thyristors extrêmement sensibles déclenchables par des courants de l'ordre de la centaine de microanperes. On est alors obligé de se rabattre sur la structure de base du type représenté en figure 1A avec l'inconvénient de la mauvaise immunité aux déclenchements parasites. To improve immunity to parasitic tripping, a so-called transmitter short-circuit structure has been proposed for a long time (American patent 3,476,993 corresponding to French patent 1,267,417). One such structure is. shown schematically in Figure 2A. In this figure, the same references designate the same layers as in FIG. 1A. The cathode layer 21 is interrupted by openings or holes 22 through which the overlying layer 13 of type P rises, which comes into contact with the cathode metallization 16. This structure has very good immunity to parasitic tripping. Its equivalent diagram is illustrated in FIG. 2B. The thyristor 20 is equivalent to an ideal thyristor 23 corresponding to the thyristor 10 of FIG. 1B, but with the addition of an additional resistance 24 between trigger and cathode linked to the existence of the short-circuit holes . In practice, this resistance is not greater than 1000 ohms and is often even of the order of 200 to 500 ohms. As a result, the value of the tripping current IG which must be injected into the trigger to drive the thyristor is necessarily of the order of a few milliamps (for example, 2 milliamps for an input voltage of 1 volt on a resistance of 500 ohms). Thus, the short-circuit emitter structure of FIG. 2A cannot be used when it is desired to produce extremely sensitive thyristors that can be triggered by currents of the order of a hundred microanperes. We are then forced to fall back on the basic structure of the type shown in Figure 1A with the disadvantage of poor immunity to parasitic trips.
La présente invention vise à réaliser une structure permettant à la fois d'obtenir une forte sensibilité au courant de gâchette et, d'autre part, une bonne immunité aux déclenchements parasites. The present invention aims to produce a structure which makes it possible both to obtain a high sensitivity to the trigger current and, on the other hand, good immunity to parasitic trips.
Pour atteindre cet objet ainsi que d'autres, la présente invention prévoit une structure de thyristor dans laquelle des portions de la couche de gâchette remontent en une pluralité d'emplacements de la couche de cathode sur une face principale du composant. Toutefois, ces portions sont revêtues d'une couche isolante et ne sont pas en contact avec la métallisatior. de cathode qui recouvre la couche isolante. Ces emplacements peuvent avoir des formes circulaires ou de bandes ou encore correspondre à une digitation. To achieve this object as well as others, the present invention provides a thyristor structure in which portions of the trigger layer go up in a plurality of locations of the cathode layer on a main face of the component. However, these portions are coated with an insulating layer and are not in contact with the metallisatior. cathode covering the insulating layer. These locations can have circular or striped shapes or even correspond to a digitation.
Pour fabriquer une structure selon la présente inven tlon, il est prévu, à partir d'un substrat de silicium de type N, de former, sur la face inférieure du substrat et sur les zones de la face supérieure autres que celle devant correspondre à la cathode, une couche de silice, ces zones correspondant d'une part à une région de gâchette, d'autre part, à une pluralité d'emplacements à l'intérieur de la région de cathode ; d'effectuer une diffusion simultanée d'arsenic et de gallium ; de protéger la couche de silice au niveau de la face supérieure sauf là où l'on souhaite pratiquer une métallisation de gâchette et d'attaquer la couche de silice aux emplacements non protégés ; et de procéder aux métallisations usuelles, la métallisaticn de cathode recouvrant notamment lesdits emplacements. To fabricate a structure according to the present invention, it is provided, from an N-type silicon substrate, to form, on the underside of the substrate and on the areas of the upper face other than that which must correspond to the cathode, a layer of silica, these zones corresponding on the one hand to a trigger region, on the other hand, to a plurality of locations inside the cathode region; to carry out a simultaneous diffusion of arsenic and gallium; to protect the silica layer at the level of the upper face except where it is desired to practice a trigger metallization and to attack the silica layer at unprotected locations; and to carry out the usual metallizations, the metallisaticn of cathode covering in particular said locations.
On notera qu'il existe des structures qui peuvent parattre analogues dans le domaine des transistors. Par exemple, la demande de brevet français n0 79/18682 de General Electric du 19 juillet 1979 représente, en figure 7, une zone dans laquelle une remontée de la couche de base 70 apparat à l'intérieur d'un doigt d'émetteur 72-74, cette remontée étant protégée par une couche de silice 76. Toutefois, deux différences fondamentales apparaissent : d'une part, la structure décrite n'a pas le manie objet étant donné qu'elle vise à améliorer les caractéristiques de blocage d'un transistor, problème qui ne se pose même pas pour un thyristor qui n'est normalement pas bloquable alors que la structure selon la présente invention vise à réduire l'immunité par rapport aux parasites et à améliorer la sensibilité au déclenchement (fermeture) d'un thyristor ; d'autre part, la struc ture n'est en fait pas la même étant donné que, selon la présente invention, il est prévu une pluralité d'ouvertures, alors que, selon la structure décrite dans le brevet General Electric, il est prévu une seule remontée en forme de doigt séparant en deux un doigt d'émetteur.En effet, dans une structure de transistor, il convient de prendre des contacts de base entre les doigts d'émetteur. It will be noted that there are structures which may appear similar in the field of transistors. For example, French patent application No. 79/18682 of General Electric of July 19, 1979 represents, in FIG. 7, an area in which a rise in the base layer 70 appears inside a transmitter finger 72 -74, this ascent is protected by a layer of silica 76. However, two fundamental differences appear: on the one hand, the structure described does not have the object handling since it aims to improve the blocking characteristics of a transistor, a problem which does not even arise for a thyristor which is not normally blockable while the structure according to the present invention aims to reduce immunity with respect to parasites and to improve the sensitivity to tripping (closing) of a thyristor; on the other hand, the structure is in fact not the same since, according to the present invention, a plurality of openings is provided, whereas, according to the structure described in the General Electric patent, it is provided a single finger-shaped rise separating an emitter finger in two. Indeed, in a transistor structure, basic contacts should be made between the emitter fingers.
Les objets, caractéristiques et avantages de la présente invention seront exposés plus en détail dans la description suivante d'un mode de réalisation particulier, faite en relation avec les figures jointes parmi lesquelles
les figures 1A, 1B, 2A et 2B, qui étaient destinées à illustrer l'état de l'art antérieur et le problème posé, ont ete décrites précédemment
les figures 3 et 4 représentent respectivement une vue en coupe partielle et schématique et une vue de dessus de modes de réalisation de la présente invention.The objects, characteristics and advantages of the present invention will be explained in more detail in the following description of a particular embodiment, made in relation to the attached figures among which
FIGS. 1A, 1B, 2A and 2B, which were intended to illustrate the state of the prior art and the problem posed, have been described previously
Figures 3 and 4 respectively show a partial and schematic sectional view and a top view of embodiments of the present invention.
La figure 3 représente, avec les mêmes références que celles employées en figure 2A pour les couches identiques, une structure selon l'invention. la différence essentielle entre la structure selon l'invention de la figure 3 et la structure selon l'art antérieur de la figure 2A est que les zones d'affleurement 22 de la couche de gâchette 13 à travers la couche de cathode 21 sont surmontées d'une couche isolante 30 interposée entre ces affleurements et la métallisation de cathode 16. On a également représenté en figure 3 une couche isolante 31 aux emplacements autres que ceux de la métallisation de cathode 16, cette couche isolante 31 étant ouverte en un emplacement pour permettre le contact entre la métallisation de gâchette 17 et la couche de gâchette 13. Figure 3 shows, with the same references as those used in Figure 2A for identical layers, a structure according to the invention. the essential difference between the structure according to the invention of FIG. 3 and the structure according to the prior art of FIG. 2A is that the outcrop areas 22 of the trigger layer 13 through the cathode layer 21 are surmounted by an insulating layer 30 interposed between these outcrops and the cathode metallization 16. FIG. 3 also shows an insulating layer 31 at locations other than those of the cathode metallization 16, this insulating layer 31 being open at a location to allow the contact between the trigger metallization 17 and the trigger layer 13.
Les emplacements 22, au niveau desquels la couche de gâchette 13 remonte pour affleurer à la surface de la tranche de silicium semiconducteur à l'intérieur de la couche de gâchette 20, peuvent avoir toutes formes choisies. Il peut s'agir de trous circulaires, de bandés, ou encore de digitations comme cela est représenté dans la vue de dessus de la figure 4. Dans cette figure 4, représentant une vue de dessus partielle d'un dispositif du type de celui illustré en figure 3, les traits pleins désignent des limites de la zone de diffusion de la couche N, les traits pointillés les limites de la métallisation de cathode 16 et les traits mixtes les limites de la couche isolante 30, généralement une couche de silice. The locations 22, at which the trigger layer 13 rises to be flush with the surface of the semiconductor silicon wafer inside the trigger layer 20, can have any chosen shape. It can be circular holes, bandages, or even digitations as shown in the top view of Figure 4. In this Figure 4, showing a partial top view of a device of the type illustrated in FIG. 3, the solid lines denote the limits of the diffusion region of the layer N, the dotted lines the limits of the cathode metallization 16 and the dashed lines the limits of the insulating layer 30, generally a layer of silica.
Pour fabriquer un dispositif du type de celui de la figure 3, on procède par exemple de la façon suivante. En partant d'un substrat de silicium faiblement dopé de type N, correspondant au niveau de dopage que l'on souhaite pour la couche 11, on dépose sur la face inférieure (face d'anode) une couche uniforme de silice, puis sur la face supérieure une couche de silice ouverte pour laisser en place des zones telles que representees en figure 3 sous les références 30 et 31. Après cela, on place la plaquette dans un tube scellé de diffusion et l'on procede à une diffusion simultanée d'arsenic et de gallium. On obtient ainsi des zones de type P sous la couche de silice, et des zones de type P surmontées d'une zone de type N aux emplacements où il n'y a pas de silice et où l'on souhaite former la couche de cathode.Ensuite, on masque la silice sur la face supérieure pour laisser seulement une ouverture à l'emplacement de la région de silice 31 où l'on souhaite former l'ouverture pour la métallisation de gâchette 17 et on soumet l'ensemble à un bain d'attaque de la silice n'attaquant pas le produit de masquage. On procède ensuite aux diverses métallisations de façon usuelle. To manufacture a device of the type of that of FIG. 3, the procedure is for example as follows. Starting from a lightly doped silicon substrate of type N, corresponding to the level of doping that is desired for the layer 11, a uniform layer of silica is deposited on the lower face (anode face), then on the upper side a layer of open silica to leave in place areas as shown in Figure 3 under references 30 and 31. After that, the wafer is placed in a sealed diffusion tube and we proceed to a simultaneous diffusion of arsenic and gallium. P-type zones are thus obtained under the silica layer, and P-type zones surmounted by an N-type zone at the locations where there is no silica and where it is desired to form the cathode layer. . Then mask the silica on the upper side to leave only an opening at the location of the silica region 31 where you want to form the opening for the trigger metallization 17 and the whole is subjected to a bath. attacking silica does not attack the masking product. The various metallizations are then carried out in the usual manner.
Bien entendu, la structure selon la présente invention est susceptible de recevoir les divers perfectionnements employés classiquement pour les thyristors classiques ; par exemple, ils peuvent avoir diverses formes de cathodes (gâchette en coin ou gâchette centrale), comprendre une diffusion supplémentaire d'or pour accélérer la rapidité de commutatîon du dispositif, etc... De même, la présente invention s'applique non seulement aux thyristors classiques mais à tous les composants de cette famille, par exemple aux thyristors a conduction bidirectionnelle ou triacs dans les revendications ci-après, le terme thyristor devra s'entendre avec ce niveau de generalite. Dans le cas d'un triac, il faudra alors interpréter cathode et anode comme désignant une première et une seconde électrode principale. Of course, the structure according to the present invention is capable of receiving the various improvements conventionally used for conventional thyristors; for example, they can have various forms of cathodes (corner trigger or central trigger), include an additional diffusion of gold to accelerate the speed of switching of the device, etc. Similarly, the present invention applies not only conventional thyristors but all components of this family, for example bidirectional conduction thyristors or triacs in the claims below, the term thyristor should be understood with this level of generality. In the case of a triac, it will then be necessary to interpret cathode and anode as designating a first and a second main electrode.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8121323A FR2516704B1 (en) | 1981-11-13 | 1981-11-13 | THYRISTOR WITH LOW TRIGGER CURRENCY IMMUNIZED IN RELATION TO TRIGGERING |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8121323A FR2516704B1 (en) | 1981-11-13 | 1981-11-13 | THYRISTOR WITH LOW TRIGGER CURRENCY IMMUNIZED IN RELATION TO TRIGGERING |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2516704A1 true FR2516704A1 (en) | 1983-05-20 |
| FR2516704B1 FR2516704B1 (en) | 1985-09-06 |
Family
ID=9263989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8121323A Expired FR2516704B1 (en) | 1981-11-13 | 1981-11-13 | THYRISTOR WITH LOW TRIGGER CURRENCY IMMUNIZED IN RELATION TO TRIGGERING |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2516704B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3091021A1 (en) * | 2018-12-20 | 2020-06-26 | Stmicroelectronics (Tours) Sas | Vertical thyristor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2050289A1 (en) * | 1969-10-13 | 1971-04-22 | Tokyo Shibaura Electric Co | |
| DE2145956A1 (en) * | 1970-12-07 | 1972-06-15 | Silec Semi Conducteurs | Process for the simultaneous diffusion of several impurities into a semiconductor base material |
| FR2211758A1 (en) * | 1972-12-20 | 1974-07-19 | Int Rectifier Corp | |
| EP0035841A2 (en) * | 1980-03-06 | 1981-09-16 | Westinghouse Brake And Signal Company Limited | A shorted-emitter thyristor device |
-
1981
- 1981-11-13 FR FR8121323A patent/FR2516704B1/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2050289A1 (en) * | 1969-10-13 | 1971-04-22 | Tokyo Shibaura Electric Co | |
| DE2145956A1 (en) * | 1970-12-07 | 1972-06-15 | Silec Semi Conducteurs | Process for the simultaneous diffusion of several impurities into a semiconductor base material |
| FR2211758A1 (en) * | 1972-12-20 | 1974-07-19 | Int Rectifier Corp | |
| EP0035841A2 (en) * | 1980-03-06 | 1981-09-16 | Westinghouse Brake And Signal Company Limited | A shorted-emitter thyristor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3091021A1 (en) * | 2018-12-20 | 2020-06-26 | Stmicroelectronics (Tours) Sas | Vertical thyristor |
| CN111354781A (en) * | 2018-12-20 | 2020-06-30 | 意法半导体(图尔)公司 | Vertical thyristor |
| US11362204B2 (en) | 2018-12-20 | 2022-06-14 | Stmicroelectronics (Tours) Sas | Vertical thyristor |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2516704B1 (en) | 1985-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0963608B1 (en) | Subscriber interface protection circuit | |
| EP0022388B1 (en) | Method of making a vertical dmos type field effect transistor | |
| FR2550013A1 (en) | DEVICE FOR SUPPRESSING SEMICONDUCTOR OVERVOLTAGES, OF WHICH THE PRIMING VOLTAGE CAN BE PREDETERMINED, AND ITS MANUFACTURING METHOD | |
| EP1672699A1 (en) | Voltage controlled bidirectional switch | |
| EP0742591B1 (en) | Complete protection component for interface circuit of subscriber lines | |
| FR2762445A1 (en) | INTERFACE PROTECTION COMPONENT OF TELEPHONE LINES | |
| FR2606214A1 (en) | BIPOLAR HETEROJUNCTION TRANSISTOR | |
| FR2797525A1 (en) | TWO-WAY SWITCH WITH IMPROVED SWITCHING PERFORMANCE | |
| EP0022687B1 (en) | Integrated monolithic circuit equivalent to a transistor associated with three antisaturation diodes, and method for making it | |
| FR2797524A1 (en) | SENSITIVE BIDIRECTIONAL STATIC SWITCH | |
| FR2516704A1 (en) | Weak trigger current thyristor with noise tripping immunity - has gate layer raised to several sites of cathode at which they are insulated from overlying metallisation | |
| FR2818805A1 (en) | SENSITIVE BIDIRECTIONAL STATIC SWITCH | |
| EP1098355A1 (en) | Powerdetector component | |
| EP0599739A1 (en) | Thyristor and assembly of thyristors with common cathode | |
| EP0055644B1 (en) | Mos transistor with bipolar operation in saturation | |
| EP0820135B1 (en) | Static self-holding micro-switch | |
| EP0462029B1 (en) | Process of fabricating a bipolar transistor sustaining a reverse bias | |
| FR2864343A1 (en) | TRIAC WORKING IN QUADRANTS Q1 AND Q4 | |
| US6037602A (en) | Photovoltaic generator circuit and method of making same | |
| WO1998015982A1 (en) | Normally conducting dual thyristor | |
| EP0015835B1 (en) | High-frequency semiconductor switching device and process for its manufacture | |
| EP0164292B1 (en) | Turn-off thyristor with an anode-sided gate | |
| EP0186567B1 (en) | Diac with coplanar electrodes | |
| EP0004219A1 (en) | Integrated circuit with a two-level interconnection structure; method of making such a circuit | |
| FR2488046A1 (en) | DMOS controlled semiconductor power device - uses DMOS FET to drive thyristor with photodiodes deposited on insulating layer with power device using most of substrate area |